JPH03129721A - 化合物半導体の結晶成長法 - Google Patents
化合物半導体の結晶成長法Info
- Publication number
- JPH03129721A JPH03129721A JP7618089A JP7618089A JPH03129721A JP H03129721 A JPH03129721 A JP H03129721A JP 7618089 A JP7618089 A JP 7618089A JP 7618089 A JP7618089 A JP 7618089A JP H03129721 A JPH03129721 A JP H03129721A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- crystal
- temperature
- gaas
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＳｔ基板上に化合物半導体の単結晶を結晶成長
させる方法に係り、特に、表面が平滑で且つ結晶性の優
れた化合物半導体を結晶成長させる結晶成長法に関する
ものである。
させる方法に係り、特に、表面が平滑で且つ結晶性の優
れた化合物半導体を結晶成長させる結晶成長法に関する
ものである。
従来の技術
Ｓｔ基板上にＧａＡｓ等の化合物半導体を結晶成長させ
て、０ＥＩＣ（光電子集積回路）や太陽電池１発光ダイ
オード、半導体レーザなどの半導体素子を製造すること
が従来から提案されているが、Ｓｉと化合物半導体とで
はその格子定数や熱膨張係数等が異なるため、優れた結
晶性の化合物半導体をＳｔ基機上に直接成長さ廿ること
はできなかった。このため、そのようなＳｉと化合物半
導体との不整合を緩和するための中間層をＳｔ基板上に
形成した後、その中間層の上に目的とする化合物半導体
の単結晶を高温度で結晶成長させるようにしているのが
普通である。上記中間層としては、例えば、低温度で化
合物半導体を結晶成長させたものや歪超格子などが知ら
れている。
て、０ＥＩＣ（光電子集積回路）や太陽電池１発光ダイ
オード、半導体レーザなどの半導体素子を製造すること
が従来から提案されているが、Ｓｉと化合物半導体とで
はその格子定数や熱膨張係数等が異なるため、優れた結
晶性の化合物半導体をＳｔ基機上に直接成長さ廿ること
はできなかった。このため、そのようなＳｉと化合物半
導体との不整合を緩和するための中間層をＳｔ基板上に
形成した後、その中間層の上に目的とする化合物半導体
の単結晶を高温度で結晶成長させるようにしているのが
普通である。上記中間層としては、例えば、低温度で化
合物半導体を結晶成長させたものや歪超格子などが知ら
れている。
発明が解決しようとする課題
しかしながら、このようにして得られる単結晶化合物半
導体の表面状態は必ずしも平滑でなく、その上に作製さ
れる半導体素子の特性が損なわれることがあった。すな
わち、凹凸の表面上に更に薄膜を作製した場合、その薄
膜は表面形状に対応して波形状となるため、素子を作製
した際に充分な性能が得られなくなることがあるのであ
る。
導体の表面状態は必ずしも平滑でなく、その上に作製さ
れる半導体素子の特性が損なわれることがあった。すな
わち、凹凸の表面上に更に薄膜を作製した場合、その薄
膜は表面形状に対応して波形状となるため、素子を作製
した際に充分な性能が得られなくなることがあるのであ
る。
一方、化合物半導体の結晶成長温度と表面状態との関係
は、−ｇに、結晶成長温度が低い桟表面状態は平滑とな
る傾向がある。このため、結晶成長温度を比較的低い温
度に設定すれば、平滑な表面状態の化合物半導体を得る
ことができるが、反面、化合物半導体の結晶性が損なわ
れるという別の問題を生じるのである。
は、−ｇに、結晶成長温度が低い桟表面状態は平滑とな
る傾向がある。このため、結晶成長温度を比較的低い温
度に設定すれば、平滑な表面状態の化合物半導体を得る
ことができるが、反面、化合物半導体の結晶性が損なわ
れるという別の問題を生じるのである。
本発明は以上の事情を背景として為されたもので、その
目的とするところは、表面が平滑で且つ結晶性の優れた
化合物半導体が得られるようにすることにある。
目的とするところは、表面が平滑で且つ結晶性の優れた
化合物半導体が得られるようにすることにある。
課題を解決するための手段
かかる目的を達成するために、本発明は、目的とする化
合物半導体とＳｉとの不整合を緩和するための中間層が
設けられたＳｉ基板のその中間層の上に前記化合物半導
体の単結晶を結晶成長させる方法において、（ａ）前記
化合物半導体の単結晶を、平滑な表面状態が得られる比
較的低温の第１結晶成長温度で結晶成長させる第１成長
工程と、［ｂ）その第１７ｆｆｌ長工程に連続して行わ
れるとともに、前記第１結晶成長温度よりも高くて良好
な結晶性が得られる第２結晶成長温度で前記化合物半導
体の単結晶を結晶成長させる第２成長工程とを有するこ
とを特徴とする。
合物半導体とＳｉとの不整合を緩和するための中間層が
設けられたＳｉ基板のその中間層の上に前記化合物半導
体の単結晶を結晶成長させる方法において、（ａ）前記
化合物半導体の単結晶を、平滑な表面状態が得られる比
較的低温の第１結晶成長温度で結晶成長させる第１成長
工程と、［ｂ）その第１７ｆｆｌ長工程に連続して行わ
れるとともに、前記第１結晶成長温度よりも高くて良好
な結晶性が得られる第２結晶成長温度で前記化合物半導
体の単結晶を結晶成長させる第２成長工程とを有するこ
とを特徴とする。
ここで、かかる結晶成長法は、化合物半導体としてＧａ
Ａｓ、ＡｌＧａＡｓ、ＡｆｆＰ、ＧａＳｂ。
Ａｓ、ＡｌＧａＡｓ、ＡｆｆＰ、ＧａＳｂ。
ＩｎＰなどの■−Ｖ族化合物半導体をＳｉ基板上に結晶
成長させる際に好適に適用され得る。
成長させる際に好適に適用され得る。
また、例えば化合物半導体としてＧａＡｓを結晶成長さ
せる場合には、前記第１結晶成長温度を５５０乃至７５
０℃に、前記第２結晶成長温度を７００乃至９００ ℃
にそれぞれ設定することが望ましい。
せる場合には、前記第１結晶成長温度を５５０乃至７５
０℃に、前記第２結晶成長温度を７００乃至９００ ℃
にそれぞれ設定することが望ましい。
また、かかる化合物半導体を結晶成長させる手段として
は、有機金属化学気相成長（ＭＯＣＶＤ；ＭｅｔａｌＯ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｆｔｆｏｎ）法や分子線エピタキシー（ＭＢＥ；Ｍ
ｏ１ｅｃｕｌｅｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法など
が好適に用いられる。
は、有機金属化学気相成長（ＭＯＣＶＤ；ＭｅｔａｌＯ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｆｔｆｏｎ）法や分子線エピタキシー（ＭＢＥ；Ｍ
ｏ１ｅｃｕｌｅｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法など
が好適に用いられる。
作用および発明の効果
このような結晶成長法によれば、第１成長工程において
比較的低温の第１結晶成長温度で化合物半導体が結晶成
長させられることにより、平滑な表面状態の化合物半導
体が得られ、第２成長工程において高温の第２結晶成長
温度で上記平滑な表面上に化合物半導体が結晶成長させ
られることにより、表面状態が平滑で且つ結晶性の優れ
た化合物半導体が形成される。これにより、その上に作
製される半導体素子の性能が向上させられる等の利点が
得られる。
比較的低温の第１結晶成長温度で化合物半導体が結晶成
長させられることにより、平滑な表面状態の化合物半導
体が得られ、第２成長工程において高温の第２結晶成長
温度で上記平滑な表面上に化合物半導体が結晶成長させ
られることにより、表面状態が平滑で且つ結晶性の優れ
た化合物半導体が形成される。これにより、その上に作
製される半導体素子の性能が向上させられる等の利点が
得られる。
また、上記化合物半導体としてＧａＡｓを結晶成長させ
る場合に、前記第１結晶成長温度を５５０乃至７５０°
Ｃに、前記第２結晶成長温度を７００乃至９００°Ｃに
それぞれ設定すれば、表面状態が平滑で且つ結晶性の優
れたＧａＡｓがＳｉ基板上に形成され、その上にＡ１．
ＧａＡｓとの組合せによるヘテロ接合等を形成すること
により、高性能の太陽電池や半導体レーザ等の半導体素
子を作製することができる。
る場合に、前記第１結晶成長温度を５５０乃至７５０°
Ｃに、前記第２結晶成長温度を７００乃至９００°Ｃに
それぞれ設定すれば、表面状態が平滑で且つ結晶性の優
れたＧａＡｓがＳｉ基板上に形成され、その上にＡ１．
ＧａＡｓとの組合せによるヘテロ接合等を形成すること
により、高性能の太陽電池や半導体レーザ等の半導体素
子を作製することができる。
実施例
以下、本発明の一実施例を図面に基づいて詳細に説明す
る。
る。
先ず、第１図は本発明方法を好適に実施し得るＭＯＣＶ
Ｄ装置の構成を説明する図で、これは有機金属化学気相
成長法に従って半導体結晶をエピタキシャル成長させる
ものである。かかる第１図において、反応炉１０内には
原料ガス供給設備１２から所定の原料ガスが導入される
ようになっている。この原料ガス供給設備１２は、本実
施例ではＡｆ−Ｇａ−Ａｓ系の半導体結晶を結晶成長さ
せるための原料ガスを供給するように構成されており、
３つの有機金属原料タンク１４ａ、１４ｂ。
Ｄ装置の構成を説明する図で、これは有機金属化学気相
成長法に従って半導体結晶をエピタキシャル成長させる
ものである。かかる第１図において、反応炉１０内には
原料ガス供給設備１２から所定の原料ガスが導入される
ようになっている。この原料ガス供給設備１２は、本実
施例ではＡｆ−Ｇａ−Ａｓ系の半導体結晶を結晶成長さ
せるための原料ガスを供給するように構成されており、
３つの有機金属原料タンク１４ａ、１４ｂ。
１４ｃと、２つの原料ガスタンク１６ａ、１６ｂとを備
えている。タンク１４ａ、１４ｂ、１４ｃには、それぞ
れＴＭＧ〔トリメチルガリウム：Ｇａ（Ｃ）（ｚ）ｚ３
、 ＴＭＡ （）リメチルアルミニウム：Ａｊ！（Ｃ
Ｈｓ）３）、Ｐ型ドーピングのためのＤＥＺ〔ジエチル
亜鉛： Ｚｎ（ＣｚＨｓ）ｚ ）が収容されており、キ
ャリヤガスとしてのＨｚガスが導入されることによって
それ等有０機金属の蒸気がＨ２ガスと共に反応炉１０内
へ供給される。また、タンク１６ａ、１６ｂには、それ
ぞれアルシン（ＡｓＨ，、）、ｎ型ドーピングのための
セレン化水素〔Ｈ，Ｓ ｅ ）が収容されており、Ｈ２
ガスと共に反応炉１０内へ供給される。これ等の原料ガ
スは、図中○゛印で示されているバルブやＭＦＣ（流量
コントローラ）が制御装置１８によってそれぞれ制御さ
れることにより、形成すべき半導体の組成に応じて予め
定められた原料ガスがそれぞれ予め定められた流量で供
給される。また、その供給時間は、それぞれの半導体の
膜厚に応じて予め設定される。
えている。タンク１４ａ、１４ｂ、１４ｃには、それぞ
れＴＭＧ〔トリメチルガリウム：Ｇａ（Ｃ）（ｚ）ｚ３
、 ＴＭＡ （）リメチルアルミニウム：Ａｊ！（Ｃ
Ｈｓ）３）、Ｐ型ドーピングのためのＤＥＺ〔ジエチル
亜鉛： Ｚｎ（ＣｚＨｓ）ｚ ）が収容されており、キ
ャリヤガスとしてのＨｚガスが導入されることによって
それ等有０機金属の蒸気がＨ２ガスと共に反応炉１０内
へ供給される。また、タンク１６ａ、１６ｂには、それ
ぞれアルシン（ＡｓＨ，、）、ｎ型ドーピングのための
セレン化水素〔Ｈ，Ｓ ｅ ）が収容されており、Ｈ２
ガスと共に反応炉１０内へ供給される。これ等の原料ガ
スは、図中○゛印で示されているバルブやＭＦＣ（流量
コントローラ）が制御装置１８によってそれぞれ制御さ
れることにより、形成すべき半導体の組成に応じて予め
定められた原料ガスがそれぞれ予め定められた流量で供
給される。また、その供給時間は、それぞれの半導体の
膜厚に応じて予め設定される。
一方、前記反応炉１０内には、略垂直な中心線まわりに
回転駆動されるサセプタ２０が配設されており、そのサ
セプタ２０上にはＳｉ基板２２が保持されるようになっ
ている。また、反応炉１０の周囲には、誘導コイル２４
を備えた加熱装置２６が配設されており、上記サセプタ
２０を誘導加熱することによってＳｉ基板２２を加熱す
るようになっている。この加熱装？Ｉ２６によるＳｉ基
板２２の加熱温度および加熱時間は、前記原料ガスの供
給制御と関連して前記制御装置１８によって制御される
ようになっている。すなわち、形成すべき半導体の種類
および膜厚に応じて予め定められた温度および時間でＳ
ｉ基板２２を加熱するように制御されるのである。第２
図は、所望する半導体素子を形成するための下地として
ＧａＡｓ半導体をＳｉ基板２２上に形成する際のＳｉ基
板２２の加熱温度を示すタイムチャートである。
回転駆動されるサセプタ２０が配設されており、そのサ
セプタ２０上にはＳｉ基板２２が保持されるようになっ
ている。また、反応炉１０の周囲には、誘導コイル２４
を備えた加熱装置２６が配設されており、上記サセプタ
２０を誘導加熱することによってＳｉ基板２２を加熱す
るようになっている。この加熱装？Ｉ２６によるＳｉ基
板２２の加熱温度および加熱時間は、前記原料ガスの供
給制御と関連して前記制御装置１８によって制御される
ようになっている。すなわち、形成すべき半導体の種類
および膜厚に応じて予め定められた温度および時間でＳ
ｉ基板２２を加熱するように制御されるのである。第２
図は、所望する半導体素子を形成するための下地として
ＧａＡｓ半導体をＳｉ基板２２上に形成する際のＳｉ基
板２２の加熱温度を示すタイムチャートである。
以下、上記第２図のタイムチャートを参照しつつ、Ｓｉ
基板２２の表面２８上にＧａＡｓを結晶成長させる手順
を説明する。なお、この実施例で使用したＳｉ基板２２
は直径が２インチで、表面２８の面方位は（１００）か
ら２°オフさせられている。
基板２２の表面２８上にＧａＡｓを結晶成長させる手順
を説明する。なお、この実施例で使用したＳｉ基板２２
は直径が２インチで、表面２８の面方位は（１００）か
ら２°オフさせられている。
先ず、上記Ｓｉ基板２２を、表面２８が上向きとなる姿
勢でサセプタ２０上に保持させ、反応炉１０内にアルシ
ンを導入しつつ加熱装置２６により９５０°Ｃ程度の高
温度で加熱する。これにより、Ｓｉ基板２２の表面２８
に付着している酸化物等が除去され、清浄化される。こ
の工程が清浄化工程で、第２図の時間ｔ、〜ｔ２はこの
清浄化工程を表している。
勢でサセプタ２０上に保持させ、反応炉１０内にアルシ
ンを導入しつつ加熱装置２６により９５０°Ｃ程度の高
温度で加熱する。これにより、Ｓｉ基板２２の表面２８
に付着している酸化物等が除去され、清浄化される。こ
の工程が清浄化工程で、第２図の時間ｔ、〜ｔ２はこの
清浄化工程を表している。
次に、加熱温度を４５０℃程度まで降下させるとともに
、反応炉ｌＯ内にアルシンおよびＴＭＧを導入し、上記
清浄化された表面２８上に０．１μｍ程度の厚さのＧａ
Ａｓを結晶成長させる。これは、ＳｔとＧａＡｓとの不
整合を緩和するための中間層を威すもので、結晶成長温
度が４５０℃程度と低いため、アモルファス状態若しく
は多結晶と考えられる単結晶でないＧａＡｓが形成され
る。
、反応炉ｌＯ内にアルシンおよびＴＭＧを導入し、上記
清浄化された表面２８上に０．１μｍ程度の厚さのＧａ
Ａｓを結晶成長させる。これは、ＳｔとＧａＡｓとの不
整合を緩和するための中間層を威すもので、結晶成長温
度が４５０℃程度と低いため、アモルファス状態若しく
は多結晶と考えられる単結晶でないＧａＡｓが形成され
る。
この工程が中間層形成工程で、第２図の時間ｔ３〜ｔ４
はこの中間層形成工程を表している。
はこの中間層形成工程を表している。
続いて、加熱温度を６５０°Ｃ程度まで上昇させると、
上記中間層はアニールされて単結晶となり、その温度で
アルシンおよびＴＭＧの導入を続行することにより、中
間層の上に０．５μｍ程度の厚さのＧａＡｓを結晶成長
させる。この場合には、結晶成長温度が６５０ ℃程度
であるため、単結晶のＧａＡｓが形成されるが、ＧａＡ
ｓ単結晶の結晶成長温度としては比較的低温であるとこ
ろから、その結晶性は悪いものの表面状態は平滑となる
。
上記中間層はアニールされて単結晶となり、その温度で
アルシンおよびＴＭＧの導入を続行することにより、中
間層の上に０．５μｍ程度の厚さのＧａＡｓを結晶成長
させる。この場合には、結晶成長温度が６５０ ℃程度
であるため、単結晶のＧａＡｓが形成されるが、ＧａＡ
ｓ単結晶の結晶成長温度としては比較的低温であるとこ
ろから、その結晶性は悪いものの表面状態は平滑となる
。
すなわち、ＧａＡｓの結晶成長温度とその結晶性および
表面状態との関係は、概ね第３図に示されているように
、実線で示されている結晶性については７５０°Ｃ程度
の高温度となる程良くなる一方、−点鎖線で示されてい
る表面状態については６５０℃程度の低温度となる程良
くなる傾向があるのである。この工程が第１成長工程で
、第２図の時間ｔ、〜ｔ６はこの第１成長工程を表して
いる。
表面状態との関係は、概ね第３図に示されているように
、実線で示されている結晶性については７５０°Ｃ程度
の高温度となる程良くなる一方、−点鎖線で示されてい
る表面状態については６５０℃程度の低温度となる程良
くなる傾向があるのである。この工程が第１成長工程で
、第２図の時間ｔ、〜ｔ６はこの第１成長工程を表して
いる。
また、上記加熱温度６５０°Ｃは第１結晶成長温度に相
当する。なお、第３図は、前記中間層の上に一定温度で
ＧａＡｓを結晶成長させた場合のものである。
当する。なお、第３図は、前記中間層の上に一定温度で
ＧａＡｓを結晶成長させた場合のものである。
その後、アルシンおよびＴＭＧの導入を続行しつつ加熱
温度を７５０°Ｃ程度まで上昇させて、所望する厚さ、
この実施例では１．５μｍ程度の厚さのＧａＡｓを結晶
成長させる。この場合には、結晶成長温度が７５０°Ｃ
程度と比較的高温であるため、優れた結晶性のＧａＡｓ
が形成される。また、第１成長工程において表面状態が
平滑なＧａＡｓが形成されているため、その上に形成さ
れるＧａＡｓの表面状態も平滑となり、結局、表面状態
が平滑で且つ優れた結晶性のＧａＡｓが形成されること
となる。この工程が第２成長工程で、第２図の時間ｔ、
〜ｔ、はこの第２成長工程を表している。また、上記加
熱温度７５０°Ｃは第２結晶成長温度に相当する。なお
、かかる第２成長工程においては、前記中間層形成工程
や第１成長工程において形成されたＧａＡｓ層の結晶性
も改善される。
温度を７５０°Ｃ程度まで上昇させて、所望する厚さ、
この実施例では１．５μｍ程度の厚さのＧａＡｓを結晶
成長させる。この場合には、結晶成長温度が７５０°Ｃ
程度と比較的高温であるため、優れた結晶性のＧａＡｓ
が形成される。また、第１成長工程において表面状態が
平滑なＧａＡｓが形成されているため、その上に形成さ
れるＧａＡｓの表面状態も平滑となり、結局、表面状態
が平滑で且つ優れた結晶性のＧａＡｓが形成されること
となる。この工程が第２成長工程で、第２図の時間ｔ、
〜ｔ、はこの第２成長工程を表している。また、上記加
熱温度７５０°Ｃは第２結晶成長温度に相当する。なお
、かかる第２成長工程においては、前記中間層形成工程
や第１成長工程において形成されたＧａＡｓ層の結晶性
も改善される。
第４図は、このようにしてＳｉ基板２２上に形成された
ＧａＡｓの成長断面を示す電子顕微鏡写真であり、Ｇａ
Ａｓの表面状態が極めて平滑であることが判る。これに
対し、第５図は、比較的低温度で結晶成長させる上記第
１成長工程を実施することなく、中間層の上に直ちに結
晶成長温度７５０°Ｃ程度でＧａＡｓを結晶成長させた
場合の電子顕微鏡写真で、第４図に比較してその表面が
凹凸となっていることが判る。
ＧａＡｓの成長断面を示す電子顕微鏡写真であり、Ｇａ
Ａｓの表面状態が極めて平滑であることが判る。これに
対し、第５図は、比較的低温度で結晶成長させる上記第
１成長工程を実施することなく、中間層の上に直ちに結
晶成長温度７５０°Ｃ程度でＧａＡｓを結晶成長させた
場合の電子顕微鏡写真で、第４図に比較してその表面が
凹凸となっていることが判る。
そして、このようにして形成されたＧａＡｓの上には、
更に、ＡＩ！、ＧａＡｓとの組合せによるヘテロ接合等
が設けられ、太陽電池や半導体レーザ等の半導体素子が
作製される。
更に、ＡＩ！、ＧａＡｓとの組合せによるヘテロ接合等
が設けられ、太陽電池や半導体レーザ等の半導体素子が
作製される。
ここで、かかる本実施例の結晶成長法によれば、Ｓｉ基
板２２上に表面状態が平滑″で且つ結晶性の優れたＧａ
Ａｓが形成されるため、その上に作製される太陽電池や
半導体レーザ等の半導体素子の性能が向上させられる等
の利点が得られるのである。
板２２上に表面状態が平滑″で且つ結晶性の優れたＧａ
Ａｓが形成されるため、その上に作製される太陽電池や
半導体レーザ等の半導体素子の性能が向上させられる等
の利点が得られるのである。
以上、本発明の一実施例を図面に基づいて詳細に説明し
たが、本発明は他の態様で実施することもできる。
たが、本発明は他の態様で実施することもできる。
例えば、前記実施例ではＳｉ基板２２上にＧａＡｓを結
晶成長させる場合について説明したが、他の化合物半導
体を結晶成長させる場合にも本発明は同様に適用され得
る。
晶成長させる場合について説明したが、他の化合物半導
体を結晶成長させる場合にも本発明は同様に適用され得
る。
また、前記中間層形成工程、第１成長工程、第２成長工
程における各結晶成長温度や時間は、目的とする化合物
半導体の種類等に応して適宜設定され得る。
程における各結晶成長温度や時間は、目的とする化合物
半導体の種類等に応して適宜設定され得る。
また、前記実施例では目的とする化合物半導体すなわち
ＧａＡｓを低温で結晶成長させることによって中間層が
設けられるようになっているが、他の化合物半導体を用
いたり歪超格子を形成したりするなど、その他の中間層
を設けることも可能である。
ＧａＡｓを低温で結晶成長させることによって中間層が
設けられるようになっているが、他の化合物半導体を用
いたり歪超格子を形成したりするなど、その他の中間層
を設けることも可能である。
また、前記実施例ではＭＯＣＶＤ装置を用いて有機金属
化学気相成長法によりＧａＡｓを結晶成長させる場合に
ついて説明したが、分子線エピタキシー法によるものな
ど、他のエピタキシャル成長装置を用いて本発明を実施
することも可能である２゜ また、前記第１図のＭＯＣＶ Ｄ装置はあくまでも一例
であり、原料ガス供給設備１２の配管系統を変更したり
、加熱装置２６の替わりに別の加熱手段を採用したりす
るなど、本発明の実施に際しては種々の構成から成るＭ
ＯＣＶＤ装置を用いることができる。
化学気相成長法によりＧａＡｓを結晶成長させる場合に
ついて説明したが、分子線エピタキシー法によるものな
ど、他のエピタキシャル成長装置を用いて本発明を実施
することも可能である２゜ また、前記第１図のＭＯＣＶ Ｄ装置はあくまでも一例
であり、原料ガス供給設備１２の配管系統を変更したり
、加熱装置２６の替わりに別の加熱手段を採用したりす
るなど、本発明の実施に際しては種々の構成から成るＭ
ＯＣＶＤ装置を用いることができる。
また、Ｓｉ基板２２の表面２８の面方位としては、Ｇａ
Ａｓとの不整合を緩和する上で（１００）から２〜３°
オフさせられていることが望ましいが、本発明が目的と
する効果を得る上においては必ずしもこれに限定される
ものではない。
Ａｓとの不整合を緩和する上で（１００）から２〜３°
オフさせられていることが望ましいが、本発明が目的と
する効果を得る上においては必ずしもこれに限定される
ものではない。
その他−々例示はしないが、本発明は当業者の知識に基
づいて種々の変更、改良を加えた態様で実施することが
できる。
づいて種々の変更、改良を加えた態様で実施することが
できる。
【図面の簡単な説明】
第１図は本発明方法を好適に実施できるＭ ＯＣＶＤ装
置の一例を説明する構成国である。第２図は第１図の装
置を用いて本発明に従ってＳｉ基板上にＧａＡｓを結晶
成長させる際の加熱温度の変化を示すタイムチャートで
ある。第３図はＧａＡＳの結晶成長温度とその結晶性お
よび表面状態との関係を示す図である。第４図は本発明
方法に従って形成されたＧａＡｓの成長断面を示す電子
顕微鏡写真である。第５図は従来の結晶成長法に従って
形成されたＧａＡｓの成長断面を示す電子顕微鏡写真で
ある。 ２２：Ｓｉ基板 ｔ３〜ｔ４ ：中間層形成工程 む、〜ｔ６ ：第１成長工程 ｔ、〜ｔ８ ：第２成長工程
置の一例を説明する構成国である。第２図は第１図の装
置を用いて本発明に従ってＳｉ基板上にＧａＡｓを結晶
成長させる際の加熱温度の変化を示すタイムチャートで
ある。第３図はＧａＡＳの結晶成長温度とその結晶性お
よび表面状態との関係を示す図である。第４図は本発明
方法に従って形成されたＧａＡｓの成長断面を示す電子
顕微鏡写真である。第５図は従来の結晶成長法に従って
形成されたＧａＡｓの成長断面を示す電子顕微鏡写真で
ある。 ２２：Ｓｉ基板 ｔ３〜ｔ４ ：中間層形成工程 む、〜ｔ６ ：第１成長工程 ｔ、〜ｔ８ ：第２成長工程
Claims (2)
- （１）目的とする化合物半導体とＳｉとの不整合を緩和
するための中間層が設けられたＳｉ基板の該中間層の上
に前記化合物半導体の単結晶を結晶成長させる方法にお
いて、 前記化合物半導体の単結晶を、平滑な表面状態が得られ
る比較的低温の第１結晶成長温度で結晶成長させる第１
成長工程と、 該第１成長工程に連続して行われるとともに、前記第１
結晶成長温度よりも高くて良好な結晶性が得られる第２
結晶成長温度で前記化合物半導体の単結晶を結晶成長さ
せる第２成長工程と を有することを特徴とする化合物半導体の結晶成長法。 - （２）前記化合物半導体はＧａＡｓであり、前記第１結
晶成長温度は５５０乃至７５０℃であり、前記第２結晶
成長温度は７００乃至９００℃である請求項１に記載の
化合物半導体の結晶成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7618089A JPH03129721A (ja) | 1989-03-28 | 1989-03-28 | 化合物半導体の結晶成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7618089A JPH03129721A (ja) | 1989-03-28 | 1989-03-28 | 化合物半導体の結晶成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129721A true JPH03129721A (ja) | 1991-06-03 |
Family
ID=13597916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7618089A Pending JPH03129721A (ja) | 1989-03-28 | 1989-03-28 | 化合物半導体の結晶成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3255653A1 (en) | 2016-06-10 | 2017-12-13 | Fujitsu Limited | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector |
-
1989
- 1989-03-28 JP JP7618089A patent/JPH03129721A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3255653A1 (en) | 2016-06-10 | 2017-12-13 | Fujitsu Limited | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector |
| US10720455B2 (en) | 2016-06-10 | 2020-07-21 | Fujitsu Limited | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector |
| US11043517B2 (en) | 2016-06-10 | 2021-06-22 | Fujitsu Limited | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019529A (en) | Heteroepitaxial growth method | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| JP2008531458A (ja) | 格子不整合基板のための単一工程の高温核生成方法 | |
| KR100331447B1 (ko) | ＧａＮ 후막 제조 방법 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JP2003212694A (ja) | 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法 | |
| JPH03129721A (ja) | 化合物半導体の結晶成長法 | |
| KR20150035413A (ko) | 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 | |
| GB2395839A (en) | MBE growth of p-type nitride semiconductor materials | |
| JP2704223B2 (ja) | 半導体素子 | |
| JPH0822800B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法 | |
| JP3005281B2 (ja) | 半導体素子の製造方法 | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| JP2763560B2 (ja) | 半導体素子の製造方法 | |
| CN103548114A (zh) | 制造III/V Si模板的方法 | |
| JPH0719756B2 (ja) | 化合物半導体層の形成方法 | |
| JPH02252695A (ja) | 化合物半導体の結晶成長法 | |
| JP2736417B2 (ja) | 半導体素子の製法 | |
| JP2704224B2 (ja) | 半導体素子及びその製法 | |
| JPH03278426A (ja) | 化合物半導体の結晶成長法 | |
| JP3756044B2 (ja) | ＩｎＧａＰ層又はＩｎＡｌＰ層のエピタキシャル成長方法 | |
| JP2668236B2 (ja) | 半導体素子の製法 | |
| JPH0442898A (ja) | 化合物半導体の結晶成長方法 |