JPH03129778A - 一次元量子細線の製造方法 - Google Patents
一次元量子細線の製造方法Info
- Publication number
- JPH03129778A JPH03129778A JP2091587A JP9158790A JPH03129778A JP H03129778 A JPH03129778 A JP H03129778A JP 2091587 A JP2091587 A JP 2091587A JP 9158790 A JP9158790 A JP 9158790A JP H03129778 A JPH03129778 A JP H03129778A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- doped
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/812—Single quantum well structures
- H10D62/813—Quantum wire structures
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、超高速の１次元電子トランジスタ等に利用さ
れる１次元量子細線の製造方法に関するものである。
れる１次元量子細線の製造方法に関するものである。
（従来の技術）
１次元量子細線は、電子の量子力学的波長と同程度の断
面（−辺が約１ｏｏＡ）を持つ量子井戸細線に電子を閉
じ込めて散乱を抑制することにより、電子の移動度を飛
櫂的に向上させる技術である。このため、超高速デバイ
スへの応用を目的として、各所で活発に研究されている
。
面（−辺が約１ｏｏＡ）を持つ量子井戸細線に電子を閉
じ込めて散乱を抑制することにより、電子の移動度を飛
櫂的に向上させる技術である。このため、超高速デバイ
スへの応用を目的として、各所で活発に研究されている
。
１次元量子細線の作製で最も困難なことは、電子を微小
な領域に閉じ込めるためのきわめて制御性の高い加工法
が必要とされることである。
な領域に閉じ込めるためのきわめて制御性の高い加工法
が必要とされることである。
従来の１次元量子細線の製造方法には、次の２つの方法
がある。桐材としてＡｌＧａＡｓ／ＧａＡｓを例にとる
と、１つの方法は、基板上にＡｌＧａＡｓ／ＧａＡｓを
戊長し、ＡｌＧａＡｓにｎ型ドーパントをドーピングす
ることにより、ＧａＡｓ中に２次元電子ガスを生じる構
造を成長しておき、集束イオンビーム（ＦＩＢ）、反応
性イオンビーム（ＲＩＢＥ）、あるいは反応性水溶液に
よる化学エツチングを用いて、微小な部分を残してエツ
チングし、２次元電子ガスから細線中に閉じ込められた
１次元の電子状態を形成する方法である。
がある。桐材としてＡｌＧａＡｓ／ＧａＡｓを例にとる
と、１つの方法は、基板上にＡｌＧａＡｓ／ＧａＡｓを
戊長し、ＡｌＧａＡｓにｎ型ドーパントをドーピングす
ることにより、ＧａＡｓ中に２次元電子ガスを生じる構
造を成長しておき、集束イオンビーム（ＦＩＢ）、反応
性イオンビーム（ＲＩＢＥ）、あるいは反応性水溶液に
よる化学エツチングを用いて、微小な部分を残してエツ
チングし、２次元電子ガスから細線中に閉じ込められた
１次元の電子状態を形成する方法である。
また他の方法は、絶縁膜などで基板上に細長い開口部を
作製し、その上に有機金属気相成長法（ＭＯＶＰＥ）を
用いて選択的にＡｌＧａＡｓ／ＧａＡｓを成長する方法
である。
作製し、その上に有機金属気相成長法（ＭＯＶＰＥ）を
用いて選択的にＡｌＧａＡｓ／ＧａＡｓを成長する方法
である。
後者の製造方法は、例えば特開昭６３−２９９１１１号
公報に開示されており、第１２図はその製造方法により
作製された量子細線の基本ｌｎ造を示すものであるが、
量子細線は点線で囲まれた界面の部分に存在する。図に
おいて、１は半絶縁性ＧａＡｓ基板、１３は選択成長マ
スク、１１はノンドープＡｌＧａＡｓ成長層、８はノン
ドープＧａＡｓ成長層、７はノンドープＡｌＧａＡｓ成
長層、１２はノンドープＡｌＧａＡｓ成長層、９はノン
ドープＡｌＧａＡｓのスペーサ層、１０はＳｉドープＡ
ｌＧａＡｓ戒長層である。
公報に開示されており、第１２図はその製造方法により
作製された量子細線の基本ｌｎ造を示すものであるが、
量子細線は点線で囲まれた界面の部分に存在する。図に
おいて、１は半絶縁性ＧａＡｓ基板、１３は選択成長マ
スク、１１はノンドープＡｌＧａＡｓ成長層、８はノン
ドープＧａＡｓ成長層、７はノンドープＡｌＧａＡｓ成
長層、１２はノンドープＡｌＧａＡｓ成長層、９はノン
ドープＡｌＧａＡｓのスペーサ層、１０はＳｉドープＡ
ｌＧａＡｓ戒長層である。
（発明が解決しようとする課題）
しかし従来の作製方法には、次のような問題点がある。
エツチングにより細線を形成する方法において、反応性
水溶液による化学エツチングを用いた場合、エツチング
側面か凹凸になり、電子の散乱要因になる。さらに、細
線幅の制御性が低く、例えば１００Ａ程度の細線を作製
するのはきわめて困難である。
水溶液による化学エツチングを用いた場合、エツチング
側面か凹凸になり、電子の散乱要因になる。さらに、細
線幅の制御性が低く、例えば１００Ａ程度の細線を作製
するのはきわめて困難である。
これに対して、ＦＩＢやＲＩＢＥを用いた場合、エツチ
ング面の平坦性や加工性、細線幅の制御性には優れてい
るが、エネルギーの高い粒子を衝突させるので、加工面
および加工側面に結晶欠陥が生じ、ダメージ層ができる
。これは、電子の散乱要因や再結合中心になり、移動度
低下や電子濃度の低下をひきおこし、細線を作製した場
合に細線におけるコヒーレント長の低下等の問題となる
。
ング面の平坦性や加工性、細線幅の制御性には優れてい
るが、エネルギーの高い粒子を衝突させるので、加工面
および加工側面に結晶欠陥が生じ、ダメージ層ができる
。これは、電子の散乱要因や再結合中心になり、移動度
低下や電子濃度の低下をひきおこし、細線を作製した場
合に細線におけるコヒーレント長の低下等の問題となる
。
一方、第１２図に示したようにＭＯＶＰＥの選択成長を
用いて細線を形成する場合には、ダメージや汚染はない
が、その形状および細線幅などは、成長条件や基板面方
位に強く存在しており、作製上の制約が多い。特に開口
面積により膜厚が変化する問題があり、制御性が十分で
ない。
用いて細線を形成する場合には、ダメージや汚染はない
が、その形状および細線幅などは、成長条件や基板面方
位に強く存在しており、作製上の制約が多い。特に開口
面積により膜厚が変化する問題があり、制御性が十分で
ない。
本発明の目的は、上述のような問題点を解決して、加工
ダメージや汚染を受けるなく制御性よく量子細線を作製
することができる１次元量子細線の製造方法を提供する
ことにある。
ダメージや汚染を受けるなく制御性よく量子細線を作製
することができる１次元量子細線の製造方法を提供する
ことにある。
（課題を）惺決するための手段）
本発明の１次元量子細線の製造方法は（１００）面方位
の化合物半導体基板上に少なくとも低不純物濃度の半導
体層とドナー不純物を含む半導体層を含む半導体積層構
造を結晶成長する工程と前記半導体積層高層表面に＜ｏ
ｉｉ＞方向のストライブ状の絶縁膜あるいは高融点金属
膜のエツチングマスクを形成する工程と基板温度３００
℃以上４５０℃以下で塩素ガスによりエツチングする工
程を備えることを特徴とする。
の化合物半導体基板上に少なくとも低不純物濃度の半導
体層とドナー不純物を含む半導体層を含む半導体積層構
造を結晶成長する工程と前記半導体積層高層表面に＜ｏ
ｉｉ＞方向のストライブ状の絶縁膜あるいは高融点金属
膜のエツチングマスクを形成する工程と基板温度３００
℃以上４５０℃以下で塩素ガスによりエツチングする工
程を備えることを特徴とする。
あるいは、（１００）面方位の化合物半導体基板上に低
不純物の第１の半導体層と、第１の半導体層より電子親
和力か小さくかつドナー不純物を含む第２の半導体層を
成長する工程と、前記成長構造を有した半導体基板上に
絶縁膜あるいは高融点金属膜を堆積し、＜ｏｎ＞軸に対
し向かい合った２辺が平行になるようにストライブ状の
マスクを形成する工程と、次いで基板温度３００℃以上
４５０℃以下で、塩素ガスによりエツチングする工程と
を含むことを特徴とする請 水環１または２の１次元量子細線の製造方法において、
半導体積層構造が異なる電子親和力をもつ、低不糺物半
導体層とドナー不純物を含む半導体層を、隣接してある
いは間にスペーサ層を介在させて隣接して、備えること
を特徴とする。
不純物の第１の半導体層と、第１の半導体層より電子親
和力か小さくかつドナー不純物を含む第２の半導体層を
成長する工程と、前記成長構造を有した半導体基板上に
絶縁膜あるいは高融点金属膜を堆積し、＜ｏｎ＞軸に対
し向かい合った２辺が平行になるようにストライブ状の
マスクを形成する工程と、次いで基板温度３００℃以上
４５０℃以下で、塩素ガスによりエツチングする工程と
を含むことを特徴とする請 水環１または２の１次元量子細線の製造方法において、
半導体積層構造が異なる電子親和力をもつ、低不糺物半
導体層とドナー不純物を含む半導体層を、隣接してある
いは間にスペーサ層を介在させて隣接して、備えること
を特徴とする。
あるいは、前記半導体積層構造の中に量子井戸層を形成
することを特徴とする製造方法である。
することを特徴とする製造方法である。
また前記ドナー不純物を含む半導体層を１分子層のみに
ドーピングするδドープにより形成することを特徴とす
る。
ドーピングするδドープにより形成することを特徴とす
る。
（作用）
本発明の製造方法では、塩素ガスを用いて化学的にエツ
チングするため、エツチング加工面、加工側虱の結晶に
ダメージや汚染はなく、電子の散乱中心や再結合中心は
生じない。従って移動度の低下や電子濃度の低下は引き
起こされず、細線を製作した場合のコヒーレント長の低
下の問題はなくなる。また（１００）基板の＜ＯＴｒ＞
軸に対し向かい合った２辺が平行になるようにエツチン
グマスクを形成すると、３００℃以上４５０℃以下でエ
ツチングした場合、このエツチング面はサイドエツチン
グされて（ＯＩＴ）面が現れ、垂直になる。サイドエツ
チングのエツチング速度は一定であるから、適当なガス
圧とエツチング時間とを選ぶことにより、細線幅を自由
に変化させることができる。
チングするため、エツチング加工面、加工側虱の結晶に
ダメージや汚染はなく、電子の散乱中心や再結合中心は
生じない。従って移動度の低下や電子濃度の低下は引き
起こされず、細線を製作した場合のコヒーレント長の低
下の問題はなくなる。また（１００）基板の＜ＯＴｒ＞
軸に対し向かい合った２辺が平行になるようにエツチン
グマスクを形成すると、３００℃以上４５０℃以下でエ
ツチングした場合、このエツチング面はサイドエツチン
グされて（ＯＩＴ）面が現れ、垂直になる。サイドエツ
チングのエツチング速度は一定であるから、適当なガス
圧とエツチング時間とを選ぶことにより、細線幅を自由
に変化させることができる。
（実施例）
材料としてＡｌＧａＡｓ／ＧａＡｓを例にとって本発明
の一実施例を説明する。
の一実施例を説明する。
第１図は請求項１及び２の本発明の方法によって作製さ
れた量子細線の基本構造を示すものであり、図において
、１は半絶縁性ＧａＡｓ基板、２はノンドープＧａＡｓ
成長層、３はノンドープＡｌＧａＡｓスペーサ層、４は
ＳｉドープＡＩＧａＡｓｔ７．長層、５は５ｉ０２絶縁
膜である。図面の矢印は方位を示し、紙面に垂直上向き
が＜ｏ’ｒｒ＞方向である。
れた量子細線の基本構造を示すものであり、図において
、１は半絶縁性ＧａＡｓ基板、２はノンドープＧａＡｓ
成長層、３はノンドープＡｌＧａＡｓスペーサ層、４は
ＳｉドープＡＩＧａＡｓｔ７．長層、５は５ｉ０２絶縁
膜である。図面の矢印は方位を示し、紙面に垂直上向き
が＜ｏ’ｒｒ＞方向である。
次にこの構造の量子細線を作製する手順を述べる。まず
（１００）ＧａＡｓ基Ｆｉ、１上に分子線エピタキシー
（ＭＢＥ）法により、ノンドープＧａＡｓ層２をｌｐｍ
、ノンドープＡｌＧａＡｓスペーサ層３を５ｏＡ、ｓｉ
ドープ（２Ｘ１０１８ｃｍ−３）ＡＩＧａＡｓ層４を３
００Ａ成長した。
（１００）ＧａＡｓ基Ｆｉ、１上に分子線エピタキシー
（ＭＢＥ）法により、ノンドープＧａＡｓ層２をｌｐｍ
、ノンドープＡｌＧａＡｓスペーサ層３を５ｏＡ、ｓｉ
ドープ（２Ｘ１０１８ｃｍ−３）ＡＩＧａＡｓ層４を３
００Ａ成長した。
次に、この成長構造を有した基板上に、ＣＶＤ法により
５ｉ０２絶縁膜５を１０００人ｉｌｌ積させ、第２図に
示すようにくＯｎ〉方向に向かい合う２辺が平行になる
ように、ストライブ状の細長いエツチングマスク６を形
成する。本実施例では電子ビーム露光法を用いて、線幅
２００ＯＡの開口部を作製した。
５ｉ０２絶縁膜５を１０００人ｉｌｌ積させ、第２図に
示すようにくＯｎ〉方向に向かい合う２辺が平行になる
ように、ストライブ状の細長いエツチングマスク６を形
成する。本実施例では電子ビーム露光法を用いて、線幅
２００ＯＡの開口部を作製した。
次に、この試別を塩素ガス（ＣＩ２）によりエツチング
する。このときの０１２？ｆｆｉ量は５ｃｃ／ｍｉｎ、
基板温度は３５０℃である。これにより、成長層２．３
．４は５ｉ０２絶縁膜５を残して垂直にエツチングされ
、＠１図に示すような細線が形成された。本実施例では
、幅５００Ａの細線を形成した。
する。このときの０１２？ｆｆｉ量は５ｃｃ／ｍｉｎ、
基板温度は３５０℃である。これにより、成長層２．３
．４は５ｉ０２絶縁膜５を残して垂直にエツチングされ
、＠１図に示すような細線が形成された。本実施例では
、幅５００Ａの細線を形成した。
なお上記実施例では、基板温度を３５０℃に設定したが
、３０００Ｃから４５０℃の間であ−わ、ば、どの温度
でも垂直にエツチングできる。また、材料も ＡｌＧａＡｓ／ＧａＡｓ系だけでなく 、ＩｎＧａｐ／
ＧａＡｓ 。
、３０００Ｃから４５０℃の間であ−わ、ば、どの温度
でも垂直にエツチングできる。また、材料も ＡｌＧａＡｓ／ＧａＡｓ系だけでなく 、ＩｎＧａｐ／
ＧａＡｓ 。
ＩｎＧａＡｓ／ＩｎＰ等の他のＩＩＩ−Ｖ族化合物半導
体およびその混晶でも実現できる。また、５ｉ０２絶縁
膜の代わりに、高融点金属膜を用いることもできる。
体およびその混晶でも実現できる。また、５ｉ０２絶縁
膜の代わりに、高融点金属膜を用いることもできる。
次に、材料としてＧａＡｓを用い、請求項１の本発明の
製造方法の一実施例を以下に説明する。
製造方法の一実施例を以下に説明する。
第３図は、本発明の方法によって作製された量子細線の
基本構造を示す。
基本構造を示す。
この構造の量子、（，１１１線を作製する工程を説明す
る。まず（１００）ＧａＡｓ半絶縁性基板２１上に分子
線エピタキシャル成長性により、ノンドープＧａＡｓ層
２２を５００ＯＡ、 ｓｒドープＧａＡｓ層２３を２０
Ａ（不純物濃度２Ｘ１０１８ｃｍ−３）、ノンドープＧ
ａＡｓ層２４を３００Ａ、順に成長した。
る。まず（１００）ＧａＡｓ半絶縁性基板２１上に分子
線エピタキシャル成長性により、ノンドープＧａＡｓ層
２２を５００ＯＡ、 ｓｒドープＧａＡｓ層２３を２０
Ａ（不純物濃度２Ｘ１０１８ｃｍ−３）、ノンドープＧ
ａＡｓ層２４を３００Ａ、順に成長した。
次に、この成長構造を有した基板上に、熱ＣＶＤ法によ
りエツチングマスクとなる５ｉ０２膜２５をｔｏｏｏＡ
ｊｔ積させ、第２図に示すように＜ＯＴＩ＞方向に向か
い合う２辺がほぼ平行になるようなストライブ状のマス
クを形成した。本実施例では電子ビーム露光法を用いて
、線幅２００ＯＡの開口部を設けた。
りエツチングマスクとなる５ｉ０２膜２５をｔｏｏｏＡ
ｊｔ積させ、第２図に示すように＜ＯＴＩ＞方向に向か
い合う２辺がほぼ平行になるようなストライブ状のマス
クを形成した。本実施例では電子ビーム露光法を用いて
、線幅２００ＯＡの開口部を設けた。
次に、パターニングした該基板を塩素ガス（Ｃ１２）に
よりエツチングした。この時、良好なエツチングを行う
ためエツチング室はあらかじめ２Ｘ１０−８Ｔｏｒｒ以
下に排気され残留ガスを除去した。ガス導入後の圧力は
、ｌＸｌ０−’Ｔｏｒｒであった。ＣＩ２流量は、５ｃ
ｃ／ｍｉｎ、基板温度は、３５０℃に設定した。このよ
うな条件でエツチングすることにより、成長層２２．２
３．２４は５ｉ０２絶縁膜２５だけを残して垂直にエツ
チングされ、第３図に示すような細線が形成された。
よりエツチングした。この時、良好なエツチングを行う
ためエツチング室はあらかじめ２Ｘ１０−８Ｔｏｒｒ以
下に排気され残留ガスを除去した。ガス導入後の圧力は
、ｌＸｌ０−’Ｔｏｒｒであった。ＣＩ２流量は、５ｃ
ｃ／ｍｉｎ、基板温度は、３５０℃に設定した。このよ
うな条件でエツチングすることにより、成長層２２．２
３．２４は５ｉ０２絶縁膜２５だけを残して垂直にエツ
チングされ、第３図に示すような細線が形成された。
本実施例では、線幅５００Ａのａ線を作製した。この方
法により形成された量子細線の電子の移動度を、低温ホ
ール測定法により測定したところ、顕著な移動度の増加
がみられ、本発明の製造方法により、エツチング面での
凹凸がなくなり、かつ、ダメージ層が著しく低減されて
いることが実証された。
法により形成された量子細線の電子の移動度を、低温ホ
ール測定法により測定したところ、顕著な移動度の増加
がみられ、本発明の製造方法により、エツチング面での
凹凸がなくなり、かつ、ダメージ層が著しく低減されて
いることが実証された。
本発明ではエツチング時にエツチング側面が基板面に垂
直な（ＯＩＩＸあるいは（０■１）面）が出て、その後
均−なサイドエツチングがおこるので、凹凸のない滑ら
かな面が形成される。つまりリソグラフィによって作ら
れたマスクパターンのエツジでの微細な凹凸、ストライ
プ幅の不均一性の影響を受けず、平行なストライプ状メ
サのエツチングが可能となった。これにより量子細線の
特性を十分に生かすことができる。
直な（ＯＩＩＸあるいは（０■１）面）が出て、その後
均−なサイドエツチングがおこるので、凹凸のない滑ら
かな面が形成される。つまりリソグラフィによって作ら
れたマスクパターンのエツジでの微細な凹凸、ストライ
プ幅の不均一性の影響を受けず、平行なストライプ状メ
サのエツチングが可能となった。これにより量子細線の
特性を十分に生かすことができる。
なお本実施例では、半導体層２３に２０人のＳｉドープ
ＧａＡｓ層を用いたが請求項５の発明によれば第４図に
示すような、ドナー不純物を一分子層にだけドーピング
する、いわゆるδドープ型にすればより狭い領域にキャ
リアが閉じこめられるのでさらに効果的である。尚メサ
の方位は第１図に同じである。
ＧａＡｓ層を用いたが請求項５の発明によれば第４図に
示すような、ドナー不純物を一分子層にだけドーピング
する、いわゆるδドープ型にすればより狭い領域にキャ
リアが閉じこめられるのでさらに効果的である。尚メサ
の方位は第１図に同じである。
また請求項３の発明によれば第５図に示すように半導体
層２７と２９に、半導体層２８より電子親和力の小さな
半導体（例えば半導体層２８がＧａＡｓならばＡＩＧａ
Ａｓ）を用いれば、さらに電子の閉じ込め効果が増加す
る。
層２７と２９に、半導体層２８より電子親和力の小さな
半導体（例えば半導体層２８がＧａＡｓならばＡＩＧａ
Ａｓ）を用いれば、さらに電子の閉じ込め効果が増加す
る。
さらに請求項３の第２の実施例として第６図に示すペテ
ロ接合を用いて２次元電子を利用してもよい。
ロ接合を用いて２次元電子を利用してもよい。
この場合は、ノンドープＡｌＧａＡｓのようなスペーサ
層３１をいれたほうがよい。これも第５図と同様に、請
求項３の第３の実施例として第７図に示すように、半３
１１＝ｊｌｌ−，Ｎｊ３０（この場合はノンドープＧａ
Ａｓ）を半導体層３０より電子親和力の小さな半導体層
で、両側をはさんだほうがより効果的である。本実施例
においては、ＧａＡｓについて述べたが、他のＩＩＬＶ
族化合物半導体を用いても製造可能なことはいうまでも
ない。
層３１をいれたほうがよい。これも第５図と同様に、請
求項３の第３の実施例として第７図に示すように、半３
１１＝ｊｌｌ−，Ｎｊ３０（この場合はノンドープＧａ
Ａｓ）を半導体層３０より電子親和力の小さな半導体層
で、両側をはさんだほうがより効果的である。本実施例
においては、ＧａＡｓについて述べたが、他のＩＩＬＶ
族化合物半導体を用いても製造可能なことはいうまでも
ない。
細線の幅５０ｎｍとしたが５０ｎｍ以下であれば効果が
ある。
ある。
第８図は請求項４の本発明の方法によって製作され々量
子細線の第一の基本構造を示すものである。面方位等は
第１図に同じである。
子細線の第一の基本構造を示すものである。面方位等は
第１図に同じである。
この量子細線を製作する工程を述べる。まず（１００）
ＧａＡｓ基板４１上に分子線エピタキシ（ＭＢＥ）法に
より、ノンドープＧａＡｓ層４２をｌｐｍ、Ｓｉドープ
（２Ｘ １０１８ｃｍ＝）ＡＩ１０ｌ８層４３を３０ｎ
ｍ、ノンドープＡｌＧａＡｓスペー−ＩＪ−層４４を５
ｎｍ、ノンドープＧａＡｓ量子井戸層４５を１０ｎｍ、
ノンドープＡｌＧａＡｓ層４６を５０ｎｍ戒長じた。
ＧａＡｓ基板４１上に分子線エピタキシ（ＭＢＥ）法に
より、ノンドープＧａＡｓ層４２をｌｐｍ、Ｓｉドープ
（２Ｘ １０１８ｃｍ＝）ＡＩ１０ｌ８層４３を３０ｎ
ｍ、ノンドープＡｌＧａＡｓスペー−ＩＪ−層４４を５
ｎｍ、ノンドープＧａＡｓ量子井戸層４５を１０ｎｍ、
ノンドープＡｌＧａＡｓ層４６を５０ｎｍ戒長じた。
次に、この成長構造を有した基板上に、ＣＶＤ法によ’
） ５ｉ０２絶縁膜４７を４０ｎｍ堆積させ、前述の実
施例のように＜ｏＴＩ＞軸に対し向かい合った二辺がほ
ぼ平行になるようにストライプ状の細長いエツチングマ
スクを形成する。本実施例では電子ビーム露光法を用い
て、線幅２５０ｎｍのマスクを製作した。
） ５ｉ０２絶縁膜４７を４０ｎｍ堆積させ、前述の実
施例のように＜ｏＴＩ＞軸に対し向かい合った二辺がほ
ぼ平行になるようにストライプ状の細長いエツチングマ
スクを形成する。本実施例では電子ビーム露光法を用い
て、線幅２５０ｎｍのマスクを製作した。
次にこの試料を塩素ガス（ＣＩ２）によりエツチングす
る。このときＣＩ２の流量は１．ＯＳＣＣＭ基板温度は
３５０℃である。これにより成長層を５ｉ０２あるいは
ＳｉＮの絶縁膜をマスクとして垂直に１１００ｎエツチ
ングする。このとき第８図に示すように左右から横方向
に１１００ｎづつエツチングされ輻５０ｎｍの細線が形
成される。この方法によって形成された細線は従来のド
ライエツチングに見らる加工ダメージ移動度の低下、キ
ャリア濃度の゛低下が見られず、しかも量子井戸構造に
したことで量子効果が更によく践察された。
る。このときＣＩ２の流量は１．ＯＳＣＣＭ基板温度は
３５０℃である。これにより成長層を５ｉ０２あるいは
ＳｉＮの絶縁膜をマスクとして垂直に１１００ｎエツチ
ングする。このとき第８図に示すように左右から横方向
に１１００ｎづつエツチングされ輻５０ｎｍの細線が形
成される。この方法によって形成された細線は従来のド
ライエツチングに見らる加工ダメージ移動度の低下、キ
ャリア濃度の゛低下が見られず、しかも量子井戸構造に
したことで量子効果が更によく践察された。
次にこの発明の第２の実施例を述べる。第９図に示すよ
うにまず（１００）ＧａＡｓ基板４１上に、ノンドーブ
ＧａＡｓ層４２を１１１ｍ、ノンドープ（ｐ型３Ｘ１０
’ｃｍ−３）ＡＩＧａＡｓ層４８を３５ｎｍ、ノンドー
プＧａＡｓ量子井戸層４５を１０ｎｍ、ノンドープ（ｐ
型３ Ｘ １０１４ｃｍ−３）ＡＩＧａＡｓスペーサ層
４４を５ｎｍ、 Ｓｉドープ（２Ｘ１０１８ｃｍ−３）
ＡＩＧａＡｓ層４９を３５ｎｍ成長じた。後の工程は前
の実施例と同じである。この場合は第８図と同様の効果
があった。
うにまず（１００）ＧａＡｓ基板４１上に、ノンドーブ
ＧａＡｓ層４２を１１１ｍ、ノンドープ（ｐ型３Ｘ１０
’ｃｍ−３）ＡＩＧａＡｓ層４８を３５ｎｍ、ノンドー
プＧａＡｓ量子井戸層４５を１０ｎｍ、ノンドープ（ｐ
型３ Ｘ １０１４ｃｍ−３）ＡＩＧａＡｓスペーサ層
４４を５ｎｍ、 Ｓｉドープ（２Ｘ１０１８ｃｍ−３）
ＡＩＧａＡｓ層４９を３５ｎｍ成長じた。後の工程は前
の実施例と同じである。この場合は第８図と同様の効果
があった。
また別の実施例として井戸層の両側にＳｉドープ層を形
成したものを第１０図に示す。この製造工程は（１００
）ＧａＡｓ基板４１上にノンドープＧａＡｓ層４２をｉ
ｐ！Ｔｌｚ、 Ｓｉドープ（２Ｘ１０１８ｃｍ−３）Ａ
ＩＧａＡｓ層４３を３０ｎｍ、ノンドープＡｌＧａＡｓ
スペーサ層４４を５ｎｍｓノンドープＧａＡｓ井戸層４
５を１０ｎｍ、ノンドープ（ｐ型３Ｘ１０１４ｃｍ−３
）ＡＩＧａＡｓスペーサ層４４を５ｎｍ、Ｓｉドープ（
２Ｘ １０１８ｃｍ＝）ＡＩ１０ｌ８層４９を３５ｎｍ
成長じた。後の工程は前の実施例と同じでこの構造でも
同様の効果があった。
成したものを第１０図に示す。この製造工程は（１００
）ＧａＡｓ基板４１上にノンドープＧａＡｓ層４２をｉ
ｐ！Ｔｌｚ、 Ｓｉドープ（２Ｘ１０１８ｃｍ−３）Ａ
ＩＧａＡｓ層４３を３０ｎｍ、ノンドープＡｌＧａＡｓ
スペーサ層４４を５ｎｍｓノンドープＧａＡｓ井戸層４
５を１０ｎｍ、ノンドープ（ｐ型３Ｘ１０１４ｃｍ−３
）ＡＩＧａＡｓスペーサ層４４を５ｎｍ、Ｓｉドープ（
２Ｘ １０１８ｃｍ＝）ＡＩ１０ｌ８層４９を３５ｎｍ
成長じた。後の工程は前の実施例と同じでこの構造でも
同様の効果があった。
第１１図は請求項４の本発明の第４の実施例によって製
作された量子細線の構造を示すものである。
作された量子細線の構造を示すものである。
この量子細線を製作する手順を述べる。まず（１００）
ＧａＡｓ基板４１上に分子線エピタキシ（ＭＢＥ）法に
より、ノンドープＧａＡｓ層４２を１￥１ｍ、ノンドー
プＡｌＧａＡｓ層５０を５０ｎｍ、 Ｓｉｔ’−ブ（２
Ｘ１０１８ｃｍ−３）ＧａＡｓ井戸層５１を１０ｎｍ、
ノンドープ（ｐ型３Ｘ１０１４ｃｍ−３）ＡＩＧａＡｓ
層５２を３０ｎｍ成長じた。後の工程は前述したものと
同じである。この方法によって形成された細線も加工ダ
メージ移動度の低下、キャリア濃度の低下が見られず量
子効果がよく競測された。
ＧａＡｓ基板４１上に分子線エピタキシ（ＭＢＥ）法に
より、ノンドープＧａＡｓ層４２を１￥１ｍ、ノンドー
プＡｌＧａＡｓ層５０を５０ｎｍ、 Ｓｉｔ’−ブ（２
Ｘ１０１８ｃｍ−３）ＧａＡｓ井戸層５１を１０ｎｍ、
ノンドープ（ｐ型３Ｘ１０１４ｃｍ−３）ＡＩＧａＡｓ
層５２を３０ｎｍ成長じた。後の工程は前述したものと
同じである。この方法によって形成された細線も加工ダ
メージ移動度の低下、キャリア濃度の低下が見られず量
子効果がよく競測された。
更に、この井戸層４５にドーピングしているのでキャリ
ア密度が高められる利点がある。例えば大電流のＦＥＴ
等に適している。
ア密度が高められる利点がある。例えば大電流のＦＥＴ
等に適している。
尚上記実施例では、基板温度を３５０℃に設定したが、
３００℃から４５０℃の間であれば、どの温度でも垂直
にエツチングできる。また井戸層厚は、１０ｎｍとした
が２０ｎｍ以下であれば十分効果がある。また、材料を
ＡｌＧａＡｓ／ＧａＡ１１系だけでなく、ＩｎＧａＰ／
ＧａＡｓ 、 ＩｎＧａＡｓ／ＩｎＰ系等の他の１１１
＋ Ｖ灰化合物半導体及びその混晶でも実現できる。
３００℃から４５０℃の間であれば、どの温度でも垂直
にエツチングできる。また井戸層厚は、１０ｎｍとした
が２０ｎｍ以下であれば十分効果がある。また、材料を
ＡｌＧａＡｓ／ＧａＡ１１系だけでなく、ＩｎＧａＰ／
ＧａＡｓ 、 ＩｎＧａＡｓ／ＩｎＰ系等の他の１１１
＋ Ｖ灰化合物半導体及びその混晶でも実現できる。
また５ｉ０２絶縁膜の代わりに、窒化シリコン膜（Ｓｉ
Ｎ）や高融点金属膜例えばタングステンを用いることも
できる。
Ｎ）や高融点金属膜例えばタングステンを用いることも
できる。
（発明の効果）
本発明の製造方法によれば、加工ダメージや汚染を受け
ることなく、制御性よく量子細線を作製することができ
る。
ることなく、制御性よく量子細線を作製することができ
る。
第１図は本発明の製造方法による１次元量子細線の構造
図。第２図はエツチングマスクの形成法を示す模式図。 第３図〜第１１図はそれぞれ本発明の製造方法の一実施
例による１次元量子細線の構造図。第１２図は有機金属
気相成長法を用いて作製された従来例の量子細線の構造
図。 各国において １・・・半絶縁性ＧａＡｓ基板、２・・・ノンドープＧ
ａＡｓ層、３・・・ノンドープＡｌＧａＡｓスペーサ層
、４・・・ＳｉドープＡｌＧａＡｓ層、５・・・絶縁膜
、６・・・エツチングマスク、７．１１．１２・・・ノ
ンドープＡｌＧａＡｓ層、８・・・ノンドープＧａ＊ｓ
ｔｊ、長層、９・・・ノンドープＡｌＧａＡｓスペーサ
層、１０・・・ＳｉドープＡｌＧａＡｓ層、１３・・・
選択成長マスク、２１・・・半絶縁性基板、２２．２４
・・・ノンドープＧａＡｓ層、２３．２８・・・Ｓｉド
ープＧａＡｓ層、２５・・・絶縁膜、２６・・・Ｓｉδ
ドープ層、２７．２９・・・ノンドープＡｌＧａＡｓ層
、３０・・・ノンドープＧａＡｓ層、３１−・・ノンド
ープＡｌＧａＡｓスペーサ層、３２．３４・Ｓｉドープ
ＡｌＧａＡｓ層、４１・・・半絶縁性基板、４２−・・
ノンドープＧａＡｓ層、４３．４９−８ｉド一プＡｌＧ
ａＡｓ層、４４・・・ノンドープＡｌＧａＡｓスペーサ
層、４５・・・ノンドープＧａＡｓ井戸層、４６．４８
．５０．５２・・・ノンドープＡｌＧａＡｓ層、４７−
８ｉ０２絶縁膜、５１−・・ＳｉドープＧａＡｓ井戸層
。
図。第２図はエツチングマスクの形成法を示す模式図。 第３図〜第１１図はそれぞれ本発明の製造方法の一実施
例による１次元量子細線の構造図。第１２図は有機金属
気相成長法を用いて作製された従来例の量子細線の構造
図。 各国において １・・・半絶縁性ＧａＡｓ基板、２・・・ノンドープＧ
ａＡｓ層、３・・・ノンドープＡｌＧａＡｓスペーサ層
、４・・・ＳｉドープＡｌＧａＡｓ層、５・・・絶縁膜
、６・・・エツチングマスク、７．１１．１２・・・ノ
ンドープＡｌＧａＡｓ層、８・・・ノンドープＧａ＊ｓ
ｔｊ、長層、９・・・ノンドープＡｌＧａＡｓスペーサ
層、１０・・・ＳｉドープＡｌＧａＡｓ層、１３・・・
選択成長マスク、２１・・・半絶縁性基板、２２．２４
・・・ノンドープＧａＡｓ層、２３．２８・・・Ｓｉド
ープＧａＡｓ層、２５・・・絶縁膜、２６・・・Ｓｉδ
ドープ層、２７．２９・・・ノンドープＡｌＧａＡｓ層
、３０・・・ノンドープＧａＡｓ層、３１−・・ノンド
ープＡｌＧａＡｓスペーサ層、３２．３４・Ｓｉドープ
ＡｌＧａＡｓ層、４１・・・半絶縁性基板、４２−・・
ノンドープＧａＡｓ層、４３．４９−８ｉド一プＡｌＧ
ａＡｓ層、４４・・・ノンドープＡｌＧａＡｓスペーサ
層、４５・・・ノンドープＧａＡｓ井戸層、４６．４８
．５０．５２・・・ノンドープＡｌＧａＡｓ層、４７−
８ｉ０２絶縁膜、５１−・・ＳｉドープＧａＡｓ井戸層
。
Claims (5)
- （１）（１００）面方位の化合物半導体基板上に少なく
とも低不純物濃度の半導体層とドナー不純物を含む半導
体層を含む半導体積層構造を結晶成長する工程と前記半
導体積層構造表面に＜０＠１＠＠１＠＞方向のストライ
プ状の絶縁膜あるいは高融点金属膜のエッチングマスク
を形成する工程と基板温度３００℃以上４５０℃以下で
塩素ガスによりエッチングする工程を備えることを特徴
とする１次元量子細線の製造方法。 - （２）（１００）面方位の化合物半導体基板上に低不純
物の第１の半導体層と、第１の半導体層より電子親和力
が小さくかつドナー不純物を含む第２の半導体層を成長
する工程と、前記成長構造を有した半導体基板上に絶縁
膜あるいは高融点金属膜を堆積し、＜０＠１＠＠１＠＞
軸に対し向かい合った２辺が平行になるようにストライ
プ状のマスクを形成する工程と、次いで基板温度３００
℃以上４５０℃以下で、塩素ガスによりエッチングする
工程とを含むことを特徴とする１次元量子細線の製造方
法。 - （３）請求項１または２の１次元量子細線の製造方法に
おいて、半導体積層構造が異なる電子親和力をもつ、低
不純物半導体層とドナー不純物を含む半導体層を、隣接
してあるいは間にスペーサ層を介在させて隣接して、備
えることを特徴とする請求項１または２記載の１次元量
子細線の製造方法。 - （４）前記半導体積層構造が少なくとも３層から成り、
量子井戸層が形成されていることを特徴とする請求項１
または２または３に記載の１次元量子細線の製造方法。 - （５）前記ドナー不純物を含む半導体層が、１分子層の
みにドーピングしたδドープ層を有することを特徴とす
る請求項１または２または３または４記載の１次元量子
細線の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-184471 | 1989-07-19 | ||
| JP18447189 | 1989-07-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129778A true JPH03129778A (ja) | 1991-06-03 |
Family
ID=16153743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091587A Pending JPH03129778A (ja) | 1989-07-19 | 1990-04-06 | 一次元量子細線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129778A (ja) |
-
1990
- 1990-04-06 JP JP2091587A patent/JPH03129778A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| JPH08293505A (ja) | 化合物半導体装置及びその製造方法 | |
| US5346581A (en) | Method of making a compound semiconductor device | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| US4939102A (en) | Method of growing III-V semiconductor layers with high effective hole concentration | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JPH03129778A (ja) | 一次元量子細線の製造方法 | |
| JPH09246527A (ja) | 半導体装置 | |
| JP2654828B2 (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JPH01128423A (ja) | 半導体装置 | |
| JPH01286487A (ja) | 半導体レーザの製造方法 | |
| US5190891A (en) | Method for fabricating a semiconductor laser device in which the p-type clad layer and the active layer are grown at different rates | |
| JP2533777B2 (ja) | 一次元量子細線の製造方法 | |
| JPH07105490B2 (ja) | 半導体装置 | |
| JPH04280629A (ja) | 微細階段状構造体の製造方法およびそれを用いた半導 体装置 | |
| JP2726851B2 (ja) | 一次元量子細線の製造方法 | |
| JPH023222A (ja) | 半導体量子細線の製造方法 | |
| JP3399042B2 (ja) | ホール素子 | |
| JPH04275479A (ja) | 半導体レーザ及びその製造方法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| JPH02122682A (ja) | 超格子素子の製造方法 | |
| JPH06151881A (ja) | 量子効果デバイスの製造方法 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 |