JPH03134781A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH03134781A JPH03134781A JP1271745A JP27174589A JPH03134781A JP H03134781 A JPH03134781 A JP H03134781A JP 1271745 A JP1271745 A JP 1271745A JP 27174589 A JP27174589 A JP 27174589A JP H03134781 A JPH03134781 A JP H03134781A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- counter
- signals
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000002911 Salvia sclarea Nutrition 0.000 description 1
- 244000182022 Salvia sclarea Species 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、蛍光表示装置をはじめとする文字・図形等の
表示装置に関するものである。
表示装置に関するものである。
（従来の技術〕
第３図に、従来の表示装置の構成を示す一例として、従
来の蛍光表示装置のブロック図を示した。
来の蛍光表示装置のブロック図を示した。
この蛍光表示装置の表示部である蛍光表示管３０９は、
互いに交差して設けられた複数の制御電極と陽極電極を
有しており、これら画電極によってマトリクス状の表示
画面が構成されている。そして、制御電極及び陽極電極
は駆動部である制御電極駆動回路３０５及び陽極電極駆
動回路３０８によってそれぞれ駆動されるようになって
おり、表示画面において任意の文字・図形表示を行なう
ことができる。
互いに交差して設けられた複数の制御電極と陽極電極を
有しており、これら画電極によってマトリクス状の表示
画面が構成されている。そして、制御電極及び陽極電極
は駆動部である制御電極駆動回路３０５及び陽極電極駆
動回路３０８によってそれぞれ駆動されるようになって
おり、表示画面において任意の文字・図形表示を行なう
ことができる。
カウンタ３０１は、垂直同期信号の反転信号ＶＳＹＮＣ
の立上がりに応答して、水平同期信号の反転１８号Ｈ３
ＹＮＣを計数し、その計数値に対応する計数信号を順次
出力する。ＲＯＭ３０３には、その各アドレスにデータ
が書込まれており、前記カウンタ３０１から入力される
計数信号に対応したアドレスのデータが制御電極駆動回
路３０５へ人力されるようになっている。例えば、ＲＯ
Ｍ３０３の１つの出力端子の出力データかｉ ｏ ｉ
ｏ−・・であれば、Ｈ，Ｌレベルの繰返し信号が得られ
ることになる。ＲＯＭ３０３の出力信号には、グリッド
クロック信号、該クロックをどの時点から有効なものと
して取扱うかを決めるクロック有効信号、そして制御電
極駆動回路３０５から表示部駆動信号を出力させる時点
を決めるグリッドクリア信号が含まれている。そして、
前記ＲＯＭ３０３からのグリッドクロック信号に基づい
て制御電極駆動回路３０５で駆動信号が形成され、ＲＯ
Ｍ３０３からのクリア信号に応答して該駆動信号がＶＦ
Ｄ３０９に出力されるようになっている。
の立上がりに応答して、水平同期信号の反転１８号Ｈ３
ＹＮＣを計数し、その計数値に対応する計数信号を順次
出力する。ＲＯＭ３０３には、その各アドレスにデータ
が書込まれており、前記カウンタ３０１から入力される
計数信号に対応したアドレスのデータが制御電極駆動回
路３０５へ人力されるようになっている。例えば、ＲＯ
Ｍ３０３の１つの出力端子の出力データかｉ ｏ ｉ
ｏ−・・であれば、Ｈ，Ｌレベルの繰返し信号が得られ
ることになる。ＲＯＭ３０３の出力信号には、グリッド
クロック信号、該クロックをどの時点から有効なものと
して取扱うかを決めるクロック有効信号、そして制御電
極駆動回路３０５から表示部駆動信号を出力させる時点
を決めるグリッドクリア信号が含まれている。そして、
前記ＲＯＭ３０３からのグリッドクロック信号に基づい
て制御電極駆動回路３０５で駆動信号が形成され、ＲＯ
Ｍ３０３からのクリア信号に応答して該駆動信号がＶＦ
Ｄ３０９に出力されるようになっている。
カウンタ３０２はＨＳＹＮＣの立上がりに応答してクロ
ック信号の計数を開始する。ＲＯＭ３０４は、このカウ
ンタ３０２からの計数信号に応答して対応するアドレス
のデータを出力する。
ック信号の計数を開始する。ＲＯＭ３０４は、このカウ
ンタ３０２からの計数信号に応答して対応するアドレス
のデータを出力する。
即ち、シリアル−パラレル（Ｓ／Ｐ）変換回路３０６に
はアノードクロック信号が供給され、ラッチ回路３０７
にはラッチ信号が供給され、ラッチ回路３０７にラッチ
された信号に対応する陽極電極へ駆動信号を出力するた
めのアノードクリア信号が陽極電極駆動回路３０８に供
給される。
はアノードクロック信号が供給され、ラッチ回路３０７
にはラッチ信号が供給され、ラッチ回路３０７にラッチ
された信号に対応する陽極電極へ駆動信号を出力するた
めのアノードクリア信号が陽極電極駆動回路３０８に供
給される。
そして、前記Ｓ／Ｐ変換回路３０６はアノードクロック
信号に同期して表示信号ＶＳをとり入れ、陽極電極数と
同じ数のデータ（例えば６４０個）を順次ストアし、そ
の後並列信号としてラッチ回路３０７に入力する。ラッ
チ回路３０７はラッチ信号に同期して前記並列信号をラ
ッチし、ラッチされた該信号はアノードクリア信号に応
答して所定電圧の駆動信号として陽極電極駆動回路３０
８からＶＦＤ３０９に出力される。
信号に同期して表示信号ＶＳをとり入れ、陽極電極数と
同じ数のデータ（例えば６４０個）を順次ストアし、そ
の後並列信号としてラッチ回路３０７に入力する。ラッ
チ回路３０７はラッチ信号に同期して前記並列信号をラ
ッチし、ラッチされた該信号はアノードクリア信号に応
答して所定電圧の駆動信号として陽極電極駆動回路３０
８からＶＦＤ３０９に出力される。
ＶＦＤ３０９においては、隣接する２木の制御電極が１
本づつシフトしながら順次走査され、これに同期して陽
極電極に駆動信号が供給されて、表示信号に応じた所望
の表示が得られるものである。
本づつシフトしながら順次走査され、これに同期して陽
極電極に駆動信号が供給されて、表示信号に応じた所望
の表示が得られるものである。
（発明が解決しようとする課題〕
ｍｌ記表示装置をパソコン等の表示装置として使用した
場合、パソコン等の機種によってはクロック信号、ＶＳ
ＹＮＣ，ＨＳＹＮＣ及び表示信号のタイミングか異なる
ことがある。前記従来の表示装置では表示位置が固定さ
れているため、このように各信号のタイミングか異なる
と表示が画面の中央になされなかったり、表示欠けが生
じてしまうという問題点があった。従来は、画面トの適
切な位置に表示させるためにＲＯＭ３０３，３０４を他
のＲＯＭと置換える必要かあった。
場合、パソコン等の機種によってはクロック信号、ＶＳ
ＹＮＣ，ＨＳＹＮＣ及び表示信号のタイミングか異なる
ことがある。前記従来の表示装置では表示位置が固定さ
れているため、このように各信号のタイミングか異なる
と表示が画面の中央になされなかったり、表示欠けが生
じてしまうという問題点があった。従来は、画面トの適
切な位置に表示させるためにＲＯＭ３０３，３０４を他
のＲＯＭと置換える必要かあった。
本発明の表示装置は、垂直同期信号に応答して水平同期
信号を計数し第１計数信号を出力する第１カウンタと、
面記第！計数信号に対応するアドレスに記憶された信号
を出力する第１記憶部と、水平同期信号に応答してクロ
ック信−号を計数し第２計数信号を出力する第２カウン
タと、前記第２計数信号に対応するアドレスに記憶され
た信号を出力する第２記憶部と、面記第１．第２記憶部
がらの信号に応答して、表示信号に応じた表示を行なう
ように表示部を駆動する駆動部とを備えた表示装置にお
いて、第１．第２カウンタの初期値をプリセットするプ
リセット部を備えたことを特徴としている。
信号を計数し第１計数信号を出力する第１カウンタと、
面記第！計数信号に対応するアドレスに記憶された信号
を出力する第１記憶部と、水平同期信号に応答してクロ
ック信−号を計数し第２計数信号を出力する第２カウン
タと、前記第２計数信号に対応するアドレスに記憶され
た信号を出力する第２記憶部と、面記第１．第２記憶部
がらの信号に応答して、表示信号に応じた表示を行なう
ように表示部を駆動する駆動部とを備えた表示装置にお
いて、第１．第２カウンタの初期値をプリセットするプ
リセット部を備えたことを特徴としている。
（作 用）
表示装置に供給される水平及び垂直同期（３号・表示信
号・クロック信号のタイミングが互いに異なる場合には
、プリセット部によって第１カウンタと第２カウンタの
初期値を適宜に設定する。各カウンタが計数して各記憶
部に出力する各計数信号のパルス数は、前記プリセット
部での設定によって所望の値に補正される。そして、各
記憶部からは、各計数信号に対応したアドレスに記憶さ
れている信号が出力される。駆動部はこの信号に応答し
、表示信号に応じて表示部の適切な位置に表示を行なう
。
号・クロック信号のタイミングが互いに異なる場合には
、プリセット部によって第１カウンタと第２カウンタの
初期値を適宜に設定する。各カウンタが計数して各記憶
部に出力する各計数信号のパルス数は、前記プリセット
部での設定によって所望の値に補正される。そして、各
記憶部からは、各計数信号に対応したアドレスに記憶さ
れている信号が出力される。駆動部はこの信号に応答し
、表示信号に応じて表示部の適切な位置に表示を行なう
。
本発明の一実施例を第１図及び第２図によって説明する
。
。
第１図において、１０１及び１０２は、それぞれプリセ
ット部としてのデジタルコードスイッチであり、図示し
ないロータリスイッチを回転させることによって４ビツ
トの出力信号か「００００」からｒｌ １１１Ｊまで１
６通りに変化するようになっている。このデジタルコー
ドスイッチ１０１．１０２としては例えばケル■’ＩＫ
Ｄｓ１６−２２が使用てきる。
ット部としてのデジタルコードスイッチであり、図示し
ないロータリスイッチを回転させることによって４ビツ
トの出力信号か「００００」からｒｌ １１１Ｊまで１
６通りに変化するようになっている。このデジタルコー
ドスイッチ１０１．１０２としては例えばケル■’ＩＫ
Ｄｓ１６−２２が使用てきる。
１０３及び１０４は、それぞれ第１カウンタ及び第２カ
ウンタであり、それぞれ−日ケ製作所製バイナリカウン
タであるＨＤ７４ＬＳ１６１を２段及び３段に構成した
ものである。第３図と同様、第１カウンタ１０３はＶＳ
ＹＮＣの立上りに応答してＨＳＹＮＣを計数し、その計
数値に対応して第１計数信号を順次出力する。また、第
２カウンタ１０４はＨＳＹＮＣの立上りに応答してクロ
ック信号の計数を開始し、その計数値に対応して第２計
数信号を順次出力するようになっている。そして、両カ
ウンタ１０３，１０４の各先頭バイナリカウンタには、
各プリセット端子ａ〜ｄに前記デジタルコードスイッチ
１０１，１０２の出力端子がそれぞれ接続されている。
ウンタであり、それぞれ−日ケ製作所製バイナリカウン
タであるＨＤ７４ＬＳ１６１を２段及び３段に構成した
ものである。第３図と同様、第１カウンタ１０３はＶＳ
ＹＮＣの立上りに応答してＨＳＹＮＣを計数し、その計
数値に対応して第１計数信号を順次出力する。また、第
２カウンタ１０４はＨＳＹＮＣの立上りに応答してクロ
ック信号の計数を開始し、その計数値に対応して第２計
数信号を順次出力するようになっている。そして、両カ
ウンタ１０３，１０４の各先頭バイナリカウンタには、
各プリセット端子ａ〜ｄに前記デジタルコードスイッチ
１０１，１０２の出力端子がそれぞれ接続されている。
即ち、各デジタルコードスイッチ１０１，１０２の２値
信号が、それぞれ各カウンタ１０３，１０４の先頭バイ
ナリカウンタの初期値となり、各カウンタ１０３．１０
４はそれぞれ該初期値から計数を始める。各カウンタ１
０３，１０４の上位のバイナリカウンタのプリセット端
子ａ〜ｄはすべて接地されており、その初期値は常に「
０」である。
信号が、それぞれ各カウンタ１０３，１０４の先頭バイ
ナリカウンタの初期値となり、各カウンタ１０３．１０
４はそれぞれ該初期値から計数を始める。各カウンタ１
０３，１０４の上位のバイナリカウンタのプリセット端
子ａ〜ｄはすべて接地されており、その初期値は常に「
０」である。
第１記憶部としてのＲＯＭ１０５及び第２記憶部として
のＲＯＭ１０６から先の回路構成、即ち駆動部としての
制御電極駆動回路１０７．Ｓ／Ｐ変換回路１０８．ラッ
チ回路１０９及び陽極電極駆動回路１１０と表示部であ
る蛍光表示管（ＶＦＤ）１１１は第３図と同様である。
のＲＯＭ１０６から先の回路構成、即ち駆動部としての
制御電極駆動回路１０７．Ｓ／Ｐ変換回路１０８．ラッ
チ回路１０９及び陽極電極駆動回路１１０と表示部であ
る蛍光表示管（ＶＦＤ）１１１は第３図と同様である。
次に、以上の構成における作用を第１図及び第２図を用
いて説明する。
いて説明する。
（１）ｒｊ：ｊ極電極の駆動
パソコンから与えられるクロック信号は第２カウンタ１
０４で計数され、その計数信号はＲＯＭ１０６に人力さ
れる。ここで、デジタルコードスイッチ１０２のプリセ
ット値を７とし、ラッチ信号ＡＯがＲＯＭ１０６のアド
レス９３に記憶されているとすれば、ラッチ信号ＡＯは
クロック信号か８６ケ人力された時にＲＯＭ１０６から
ラッチ回路１０９へ出力される。
０４で計数され、その計数信号はＲＯＭ１０６に人力さ
れる。ここで、デジタルコードスイッチ１０２のプリセ
ット値を７とし、ラッチ信号ＡＯがＲＯＭ１０６のアド
レス９３に記憶されているとすれば、ラッチ信号ＡＯは
クロック信号か８６ケ人力された時にＲＯＭ１０６から
ラッチ回路１０９へ出力される。
アノードクリア信号は前記ラッチ信号と同時又は多少遅
れて陽極電極駆動回路１１０に人力される信号であるが
、前記ラッチ信号の場合と同様に、クロック信号の計数
値とプリセット値の合計に対応するＲＯＭ１０６のアド
レス（例えば９４）に記憶されている。
れて陽極電極駆動回路１１０に人力される信号であるが
、前記ラッチ信号の場合と同様に、クロック信号の計数
値とプリセット値の合計に対応するＲＯＭ１０６のアド
レス（例えば９４）に記憶されている。
従って、ＲＯＭ１０６からのアノードクロック信号に同
期して、シフトレジスタから成るＳ／Ｐ変換回路１０８
に表示信号Ｖｓを順次ストアし、これをラッチ回路１０
９に並列信号として出力する。ラッチ信号がラッチ回路
１０９に入力すると、該ラッチ回路１０９は前記並列信
号をラッチし、陽極電極駆動回路１１０へ入力させる。
期して、シフトレジスタから成るＳ／Ｐ変換回路１０８
に表示信号Ｖｓを順次ストアし、これをラッチ回路１０
９に並列信号として出力する。ラッチ信号がラッチ回路
１０９に入力すると、該ラッチ回路１０９は前記並列信
号をラッチし、陽極電極駆動回路１１０へ入力させる。
そして、アノードクリア信号が陽極電極駆動回路１１０
に入力されると、該陽極電極駆動回路１１０はＶＦＤＩ
１１に陽極駆動信号を出力する。
に入力されると、該陽極電極駆動回路１１０はＶＦＤＩ
１１に陽極駆動信号を出力する。
前記デジタルコートスイッチ１０２のプリセット値を変
えることにより、アノードクリア信号及びラッチ信号の
発生時点をクロック信号に対して相対的に変えることが
できる。本実施例では左右へ計１５クロック分の移動調
整が可能である。
えることにより、アノードクリア信号及びラッチ信号の
発生時点をクロック信号に対して相対的に変えることが
できる。本実施例では左右へ計１５クロック分の移動調
整が可能である。
（２）制御電極の駆動
ＶＳＹＮＣの立上りに同期して第１カウンタ１０３がＨ
ＳＹＮＣを計数し、デジタルコードスイッチ１０１のプ
リセット値と該計数値との合計値をＲＯＭ１０５に入力
する。ＲＯＭ１０５は、この合計値に対応するアドレス
のデータを制御電極駆動回路１０７に入力する。ＲＯＭ
１０５の出力信号には、クロック有効信号、グリッドク
ロック信号、グリッドクリア信号が含まれる。制御電極
駆動回路１０７は、これらの信号に応答して、ＶＦＤＩ
ＩＩが有する線状制御電極Ｇ１．Ｇ２゜Ｇ ３ 、 ・
・・の隣接する２本を選択し、１本づつ順次シフトしな
がら駆動していく。
ＳＹＮＣを計数し、デジタルコードスイッチ１０１のプ
リセット値と該計数値との合計値をＲＯＭ１０５に入力
する。ＲＯＭ１０５は、この合計値に対応するアドレス
のデータを制御電極駆動回路１０７に入力する。ＲＯＭ
１０５の出力信号には、クロック有効信号、グリッドク
ロック信号、グリッドクリア信号が含まれる。制御電極
駆動回路１０７は、これらの信号に応答して、ＶＦＤＩ
ＩＩが有する線状制御電極Ｇ１．Ｇ２゜Ｇ ３ 、 ・
・・の隣接する２本を選択し、１本づつ順次シフトしな
がら駆動していく。
前記デジタルコードスイッチ１０１のプリセット値を変
えることにより、制御電極の駆動開始時点を変えること
ができる。例えば、第１カウンタ１０３が計数するＨ３
ＹＮＣが３２の時にグリッドクリア信号がＲＯＭ１０５
から出力されるようにデータを記憶させておき、デジタ
ルコードスイッチ１０１のプリセット値を７とす呑れば
、Ｈ３ＹＮＣが２５カウントされた時にグリッドクリア
イ８号が出力して駆動が開始される。そしてデジタルコ
ードスイッチ１０１のプリセット値を変えることによっ
て、駆動開始時点を１５ケの範囲で変化させることがで
きる。
えることにより、制御電極の駆動開始時点を変えること
ができる。例えば、第１カウンタ１０３が計数するＨ３
ＹＮＣが３２の時にグリッドクリア信号がＲＯＭ１０５
から出力されるようにデータを記憶させておき、デジタ
ルコードスイッチ１０１のプリセット値を７とす呑れば
、Ｈ３ＹＮＣが２５カウントされた時にグリッドクリア
イ８号が出力して駆動が開始される。そしてデジタルコ
ードスイッチ１０１のプリセット値を変えることによっ
て、駆動開始時点を１５ケの範囲で変化させることがで
きる。
このように、本実施例によれば、デジタルコードスイッ
チ１０１，１０２のプリセット値を変えて陽極電極及び
−制御電極の駆動開始時点を変化させることにより、Ｖ
ＦＤＩＩＩの表示画面一ヒでの表示位置を調整すること
ができる。
チ１０１，１０２のプリセット値を変えて陽極電極及び
−制御電極の駆動開始時点を変化させることにより、Ｖ
ＦＤＩＩＩの表示画面一ヒでの表示位置を調整すること
ができる。
また、一実施例では表示部として蛍光表示管１１１を例
示したが、他の原理・構造による表示部についても同様
の構成で効果をあげることができる。
示したが、他の原理・構造による表示部についても同様
の構成で効果をあげることができる。
本発明の表示装置によれば、カウンタの計数信号に対応
した記憶部のアドレスに駆動用のデータを格納しておき
、前記カウンタの初期値をプリセット部で設定できるよ
うにしである。従って本発明によれば、水平・垂直同期
信号、クロック信号１表来信号のタイミングが異なる場
合であっても、各カウンタのプリセット値を変えること
により、表示装置のずわを調整し、適切な表示を得るこ
とができる。
した記憶部のアドレスに駆動用のデータを格納しておき
、前記カウンタの初期値をプリセット部で設定できるよ
うにしである。従って本発明によれば、水平・垂直同期
信号、クロック信号１表来信号のタイミングが異なる場
合であっても、各カウンタのプリセット値を変えること
により、表示装置のずわを調整し、適切な表示を得るこ
とができる。
第１図は本発明の一実施例である蛍光表示装置の構成を
示すブロック図、第２図は同実施例の表示装置の駆動タ
イミングチャート図、第３図は従来の蛍光表示装置の構
成を示すブロック図である。 １０１．１０２−・・プリセット部としてのデジタルコ
ードスイッチ、 ０３・・・第１カウンタ、 ０４−・・第２カウンタ、 ０５・・・第１記憶部、 ０６−・・第２記憶部、 ０７−・・駆動部としてのル制御電極駆動回路、０８・
・・駆動部としてのＳ／Ｐ変換回路、０９・−駆動部と
してのラッチ回路、
示すブロック図、第２図は同実施例の表示装置の駆動タ
イミングチャート図、第３図は従来の蛍光表示装置の構
成を示すブロック図である。 １０１．１０２−・・プリセット部としてのデジタルコ
ードスイッチ、 ０３・・・第１カウンタ、 ０４−・・第２カウンタ、 ０５・・・第１記憶部、 ０６−・・第２記憶部、 ０７−・・駆動部としてのル制御電極駆動回路、０８・
・・駆動部としてのＳ／Ｐ変換回路、０９・−駆動部と
してのラッチ回路、
Claims (1)
- 垂直同期信号に応答して水平同期信号を計数し第１計数
信号を出力する第１カウンタと、前記第１計数信号に対
応するアドレスに記憶された信号を出力する第１記憶部
と、水平同期信号に応答してクロック信号を計数し第２
計数信号を出力する第２カウンタと、前記第２計数信号
に対応するアドレスに記憶された信号を出力する第２記
憶部と、前記第１、第２記憶部からの信号に応答して、
表示信号に応じた表示を行なうように表示部を駆動する
駆動部とを備えた表示装置において、第１、第２カウン
タの初期値をプリセットするプリセット部を備えたこと
を特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271745A JPH03134781A (ja) | 1989-10-20 | 1989-10-20 | 表示装置 |
| US08/024,835 US5298920A (en) | 1989-10-20 | 1993-03-01 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271745A JPH03134781A (ja) | 1989-10-20 | 1989-10-20 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03134781A true JPH03134781A (ja) | 1991-06-07 |
Family
ID=17504242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1271745A Pending JPH03134781A (ja) | 1989-10-20 | 1989-10-20 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5298920A (ja) |
| JP (1) | JPH03134781A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692636B2 (ja) * | 1995-03-22 | 1997-12-17 | 日本電気株式会社 | 状態表示回路 |
| JP3636141B2 (ja) * | 2002-02-06 | 2005-04-06 | 双葉電子工業株式会社 | 蛍光表示管用多重アノードドライバ回路及びそれを用いた蛍光表示管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6228089A (ja) * | 1985-07-31 | 1987-02-06 | Honda Motor Co Ltd | 自動シ−ム溶接用ロボツトの教示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676850A (en) * | 1971-02-11 | 1972-07-11 | Columbia Broadcasting Syst Inc | Video display system |
| US4777483A (en) * | 1982-10-12 | 1988-10-11 | Robertshaw Controls Company | Solid state rotary entry control system |
| JPS6048090A (ja) * | 1983-08-26 | 1985-03-15 | 伊勢電子工業株式会社 | 螢光表示装置 |
| JPH0654960B2 (ja) * | 1983-10-20 | 1994-07-20 | シチズン時計株式会社 | 液晶表示装置の駆動方法 |
| US4626837A (en) * | 1983-11-17 | 1986-12-02 | Wyse Technology | Display interface apparatus |
-
1989
- 1989-10-20 JP JP1271745A patent/JPH03134781A/ja active Pending
-
1993
- 1993-03-01 US US08/024,835 patent/US5298920A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6228089A (ja) * | 1985-07-31 | 1987-02-06 | Honda Motor Co Ltd | 自動シ−ム溶接用ロボツトの教示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5298920A (en) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0254805B1 (en) | Method and apparatus for multi-gradation display | |
| DE69221815T2 (de) | Anzeigesteuergerät und ein ein Anzeigesteuergerät enthaltendes Anzeigegerät | |
| JPS63298287A (ja) | 液晶表示装置 | |
| CA1250974A (en) | Display terminal having multiple character display formats | |
| CN101105931A (zh) | 显示驱动装置及显示装置 | |
| JPH02291521A (ja) | 中間調表示方式および中間調表示制御装置 | |
| US5119083A (en) | Matrix display apparatus and display data supply circuit for storing display data to be supplied to matrix display apparatus | |
| US5298920A (en) | Display device | |
| JP2000098334A (ja) | 液晶表示装置 | |
| KR100256502B1 (ko) | 피디피 텔레비전의 데이터분리처리장치 | |
| US6195071B1 (en) | Timing control circuit of AC type plasma display panel system | |
| KR100462014B1 (ko) | 중간 계조 표시법을 이용한 액정 표시 장치 | |
| JP2534479B2 (ja) | 液晶表示装置 | |
| JPH0769674B2 (ja) | 複数パネル表示装置のアドレス回路 | |
| JP2733052B2 (ja) | 液晶表示装置の駆動方法及び駆動装置 | |
| KR100480559B1 (ko) | 색블링킹기능을구비한문자표시장치 | |
| JP2889258B2 (ja) | スクロール表示装置 | |
| JPH05265400A (ja) | 液晶表示装置の駆動方法、及びその装置 | |
| KR100403512B1 (ko) | 피디피 티브이의 데이터 인터페이스 회로 | |
| KR950003980B1 (ko) | 인터페이스 | |
| KR940007499B1 (ko) | 평판형 표시판넬의 데이타 처리방법 | |
| JPS62150290A (ja) | 文字表示装置 | |
| JPH08251517A (ja) | 表示制御回路及び画像表示装置 | |
| KR20040054031A (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 방법 | |
| KR960010569Y1 (ko) | 고해상도 문자 발생기 |