JPH03136112A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH03136112A JPH03136112A JP27676189A JP27676189A JPH03136112A JP H03136112 A JPH03136112 A JP H03136112A JP 27676189 A JP27676189 A JP 27676189A JP 27676189 A JP27676189 A JP 27676189A JP H03136112 A JPH03136112 A JP H03136112A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電圧の制御素子としてＰＮＰ型トランジスタ
を用いた直列制御型の安定化電源回路に関するものであ
る。
を用いた直列制御型の安定化電源回路に関するものであ
る。
従来の直列制御型の安定化電源回路は、例えば、第４図
に示すように、直列制御素子としてＮＰＮ型のトランジ
スタＴｒ３．が用いられている。トランジスタＴｒ３．
は、コレクタが入力端子■、に接続され、エミッタがト
ランジスタＴｒ３□のベースに接続されるとともに、抵
抗Ｒ３＋を介して出力端子■。に接続されており、さら
にベースが差動アンプ３１の出力端子とトランジスタＴ
ｒ３２のコレクタとに接続されている。トランジスタＴ
ｒＢは、エミッタが抵抗Ｒ３１と出力端子■。との間に
接続され、コレクタがトランジスタＴｒ、、のコレクタ
との間に電流源３２が設けられている。上記抵抗Ｒ２１
およびトランジスタＴｒ、２により安定化電源回路にお
ける過電流保護回路３３が構成されている。
に示すように、直列制御素子としてＮＰＮ型のトランジ
スタＴｒ３．が用いられている。トランジスタＴｒ３．
は、コレクタが入力端子■、に接続され、エミッタがト
ランジスタＴｒ３□のベースに接続されるとともに、抵
抗Ｒ３＋を介して出力端子■。に接続されており、さら
にベースが差動アンプ３１の出力端子とトランジスタＴ
ｒ３２のコレクタとに接続されている。トランジスタＴ
ｒＢは、エミッタが抵抗Ｒ３１と出力端子■。との間に
接続され、コレクタがトランジスタＴｒ、、のコレクタ
との間に電流源３２が設けられている。上記抵抗Ｒ２１
およびトランジスタＴｒ、２により安定化電源回路にお
ける過電流保護回路３３が構成されている。
抵抗Ｒ３ｚ−Ｒ，３が直列接続されてなる分圧回路３４
は、抵抗Ｒ３！の一端が出力端子■。に接続され、抵抗
Ｒ３３の一端が接地されており、出力端子■。に現れる
出力電圧を抵抗Ｒｆｆ２・Ｒ３３による分圧比で分圧し
、差動アンプ３１に帰還させるようになっている。また
、差動アンプ３１は、反転入力端子が抵抗Ｒ０と抵抗Ｒ
３３との接続点に接続されるとともに、非反転入力端子
が基準電圧源３５に接続されている。
は、抵抗Ｒ３！の一端が出力端子■。に接続され、抵抗
Ｒ３３の一端が接地されており、出力端子■。に現れる
出力電圧を抵抗Ｒｆｆ２・Ｒ３３による分圧比で分圧し
、差動アンプ３１に帰還させるようになっている。また
、差動アンプ３１は、反転入力端子が抵抗Ｒ０と抵抗Ｒ
３３との接続点に接続されるとともに、非反転入力端子
が基準電圧源３５に接続されている。
上記の安定化電源回路において、トランジスタＴｒ、、
は、電流源３２によりベース電流が供給されるとオンし
てコレクターエミッタ間に電流を流す。トランジスタＴ
ｒ３．のエミッタから抵抗Ｒ３１を介して出力端子ｖ０
に現れる出力電圧は、分圧回路３４により分圧され帰還
電圧として差動アンプ３１に入力される。差動アンプ３
１は、上記帰還電圧が基準電圧源３５により与えられた
一定の基準電圧と等しくなるようにトランジスタＴｒ。
は、電流源３２によりベース電流が供給されるとオンし
てコレクターエミッタ間に電流を流す。トランジスタＴ
ｒ３．のエミッタから抵抗Ｒ３１を介して出力端子ｖ０
に現れる出力電圧は、分圧回路３４により分圧され帰還
電圧として差動アンプ３１に入力される。差動アンプ３
１は、上記帰還電圧が基準電圧源３５により与えられた
一定の基準電圧と等しくなるようにトランジスタＴｒ。
のベース電流を制御する。従って、出力電圧は、基準電
圧源３５の基準電圧に応じた一定電圧に保持される。
圧源３５の基準電圧に応じた一定電圧に保持される。
また、過負荷や出力短絡などで出力電流が増大すると、
抵抗Ｒ３１の両端に発生する電圧がそれに伴って上昇す
る。そして、この電圧が約０．７ Ｖになると、トラン
ジスタＴｒ３□がオンして電流源３２からトランジスタ
Ｔｒ３．のベースに供給される電流の一部がトランジス
タＴｒ３２のコレクターエミッタ間を流れる。これによ
って、トランジスタＴｒ、、のベースに流れ込む電流が
減少し、トランジスタＴ ｒ３．のコレクターエミッタ
間を流れる電流が制限される。トランジスタＴｒ、、お
よび図示しない負荷は、このようにして出力電流が制限
されることにより、過電流から保護されるようになって
いる。
抵抗Ｒ３１の両端に発生する電圧がそれに伴って上昇す
る。そして、この電圧が約０．７ Ｖになると、トラン
ジスタＴｒ３□がオンして電流源３２からトランジスタ
Ｔｒ３．のベースに供給される電流の一部がトランジス
タＴｒ３２のコレクターエミッタ間を流れる。これによ
って、トランジスタＴｒ、、のベースに流れ込む電流が
減少し、トランジスタＴ ｒ３．のコレクターエミッタ
間を流れる電流が制限される。トランジスタＴｒ、、お
よび図示しない負荷は、このようにして出力電流が制限
されることにより、過電流から保護されるようになって
いる。
ところで、上記の安定化電源回路は、トランジスタＴｒ
３＋により電圧を一定に保持することができるものの、
そのために入出力間に３ｖ以上の電圧差を確保する必要
があり、この電圧差によって生じる損失により効率が低
下するという欠点を有している。そこで、近年では、第
５図に示すように、直列制御素子としてＰＮＰ型のトラ
ンジスタＴｒ’ｓ＋を用いて、入出力間の電圧差が１ｖ
以下という小さい電圧差で電圧制御を行うことができる
安定化電源回路が考案され、普及し始めている。
３＋により電圧を一定に保持することができるものの、
そのために入出力間に３ｖ以上の電圧差を確保する必要
があり、この電圧差によって生じる損失により効率が低
下するという欠点を有している。そこで、近年では、第
５図に示すように、直列制御素子としてＰＮＰ型のトラ
ンジスタＴｒ’ｓ＋を用いて、入出力間の電圧差が１ｖ
以下という小さい電圧差で電圧制御を行うことができる
安定化電源回路が考案され、普及し始めている。
ところが、この安定化電源回路では、過電流検出のため
に過電流保護回路３３の抵抗Ｒ３１をトランジスタＴｒ
：＋＋のエミッタに直列に接続すると、この抵抗による
電圧降下により入出力間の電圧差が増大し、上記のよう
な利点が損なわれてしまう。
に過電流保護回路３３の抵抗Ｒ３１をトランジスタＴｒ
：＋＋のエミッタに直列に接続すると、この抵抗による
電圧降下により入出力間の電圧差が増大し、上記のよう
な利点が損なわれてしまう。
このため、以下に説明する安定化電源回路は、過電流保
護回路３３の配置が考慮されており、上記のような問題
を解消している。なお、説明の便宜上、第４図に示した
安定化電源回路と同様の機能を有する部材には同一の符
号を付記する。
護回路３３の配置が考慮されており、上記のような問題
を解消している。なお、説明の便宜上、第４図に示した
安定化電源回路と同様の機能を有する部材には同一の符
号を付記する。
第５図に示すように、直列制御素子としてのトランジス
タＴｒｚｓは、エミッタが入力端子Ｖ、に接続され、ベ
ースがトランジスタＴｒ、、・Ｔｒ、、ｓのコレクタに
接続されており、さらにコレクタが出力端子■。に接続
されるとともに、抵抗Ｒ３Ｚ・Ｒ３，からなる分圧回路
３４を介して接地されている。差動アンプ３１は、反転
入力端子が抵抗Ｒ８と抵抗Ｒ３３との接続点に接続され
るとともに、非反転入力端子が基準電圧源３５に接続さ
れ、出力端子がトランジスタＴｒ、、のベースおよび過
電流保護回路３３におけるトランジスタＴｒ３２のコレ
クタに接続されている。基準電圧源３５は、入力端子Ｖ
、に接続されるとともに接地されており、入力電圧から
一定の基準電圧を得るようになっている。トランジスタ
Ｔｒ３．は、エミッタがトランジスタＴｒｚｓのベース
に接続され、トランジスタＴｒ、、とてダーリントン回
路を形成している。トランジスタＴｒ３．は、エミッタ
が過電流保護回路３３の抵抗Ｒ３１を介して接地される
とともに、トランジスタＴｒ、＋２のベースに接続され
ており、トランジスタＴｒｓｚは、エミ・ンタが接地さ
れている。
タＴｒｚｓは、エミッタが入力端子Ｖ、に接続され、ベ
ースがトランジスタＴｒ、、・Ｔｒ、、ｓのコレクタに
接続されており、さらにコレクタが出力端子■。に接続
されるとともに、抵抗Ｒ３Ｚ・Ｒ３，からなる分圧回路
３４を介して接地されている。差動アンプ３１は、反転
入力端子が抵抗Ｒ８と抵抗Ｒ３３との接続点に接続され
るとともに、非反転入力端子が基準電圧源３５に接続さ
れ、出力端子がトランジスタＴｒ、、のベースおよび過
電流保護回路３３におけるトランジスタＴｒ３２のコレ
クタに接続されている。基準電圧源３５は、入力端子Ｖ
、に接続されるとともに接地されており、入力電圧から
一定の基準電圧を得るようになっている。トランジスタ
Ｔｒ３．は、エミッタがトランジスタＴｒｚｓのベース
に接続され、トランジスタＴｒ、、とてダーリントン回
路を形成している。トランジスタＴｒ３．は、エミッタ
が過電流保護回路３３の抵抗Ｒ３１を介して接地される
とともに、トランジスタＴｒ、＋２のベースに接続され
ており、トランジスタＴｒｓｚは、エミ・ンタが接地さ
れている。
上記の安定化電源回路では、出力電流が増大すると、ト
ランジスタＴｒ３３のベース電流がトランジスタＴｒ３
ａ・Ｔｒ、、を介して抵抗Ｒ３１に流れる。そして、こ
の抵抗Ｒ３１の両端に発生する電圧が約０．７ Ｖにな
ると、前記の安定化電源回路と同様トランジスタＴｒ＋
□がオンし、トランジスタＴｒ３゜のベース電流を減少
させる。これによって、トランジスタＴｒ、３のベース
電流が減少し、トランジスタＴｒ、、のコレクターエミ
ッタ間を流れる電流が制限される。
ランジスタＴｒ３３のベース電流がトランジスタＴｒ３
ａ・Ｔｒ、、を介して抵抗Ｒ３１に流れる。そして、こ
の抵抗Ｒ３１の両端に発生する電圧が約０．７ Ｖにな
ると、前記の安定化電源回路と同様トランジスタＴｒ＋
□がオンし、トランジスタＴｒ３゜のベース電流を減少
させる。これによって、トランジスタＴｒ、３のベース
電流が減少し、トランジスタＴｒ、、のコレクターエミ
ッタ間を流れる電流が制限される。
ところが、上記の安定化電源回路では、トランジスタＴ
ｒ、、、、のベース電流がいかに精度良く制御されても
、トランジスタＴｒ３３の直流電流増幅率のばらつきに
より、過電流保護回路３３によって決定される出力電流
の制限レベルが大きくばらついてしまい、このために過
電流保護の精度が低下するという問題点を有していた。
ｒ、、、、のベース電流がいかに精度良く制御されても
、トランジスタＴｒ３３の直流電流増幅率のばらつきに
より、過電流保護回路３３によって決定される出力電流
の制限レベルが大きくばらついてしまい、このために過
電流保護の精度が低下するという問題点を有していた。
本発明に係る安定化電源回路は、上記の課題を解決する
ために、入力電圧を制御する直列制御素子としてのＰＮ
Ｐ型トランジスタと、負帰還させた出力電圧を一定の基
準電圧と等しくなるようにＰＮＰ型トランジスタのベー
ス電流を制御する制御手段とを備えた安定化電源回路に
おいて、ＰＮＰ型トランジスタには、エミッタ−コレク
タ間に流れる電流を検出する電流検出抵抗がエミッタに
直列に接続され−ζおり、この電流検出抵抗は、上記過
電流検出電圧がＰＮＰ型トランジスタのエミッタ−コレ
クタ間飽和電圧より十分低い電圧となるような抵抗値に
設定され、かつ異なる抵抗値を選択しうるようになされ
る一方、電流検出抵抗の両端の電位差が、電流検出抵抗
に過大な電流が流れていることを検出する過電流検出電
圧に達すると、制御手段により制御されるＰＮＰ型トラ
ンジスタのベース電流を制限する電流制限手段を備えて
いることを特徴としている。
ために、入力電圧を制御する直列制御素子としてのＰＮ
Ｐ型トランジスタと、負帰還させた出力電圧を一定の基
準電圧と等しくなるようにＰＮＰ型トランジスタのベー
ス電流を制御する制御手段とを備えた安定化電源回路に
おいて、ＰＮＰ型トランジスタには、エミッタ−コレク
タ間に流れる電流を検出する電流検出抵抗がエミッタに
直列に接続され−ζおり、この電流検出抵抗は、上記過
電流検出電圧がＰＮＰ型トランジスタのエミッタ−コレ
クタ間飽和電圧より十分低い電圧となるような抵抗値に
設定され、かつ異なる抵抗値を選択しうるようになされ
る一方、電流検出抵抗の両端の電位差が、電流検出抵抗
に過大な電流が流れていることを検出する過電流検出電
圧に達すると、制御手段により制御されるＰＮＰ型トラ
ンジスタのベース電流を制限する電流制限手段を備えて
いることを特徴としている。
上記の構成において、通常の電圧制御を行う場合、入力
電圧は、制御手段によりベース電流が制御されたＰＮＰ
型トランジスタにより制御され、基準電圧に応じた一定
電圧となって出力される。
電圧は、制御手段によりベース電流が制御されたＰＮＰ
型トランジスタにより制御され、基準電圧に応じた一定
電圧となって出力される。
一方、ＰＮＰ型トランジスタのエミッタ−コレクタ間に
流れる電流が増大すると、電流検出抵抗の両端の電位差
が大きくなるが、この電位差が過電流検出電圧に達する
と、制御手段により制御されるＰＮＰ型トランジスタの
ベース電流が電流制限手段により制限されてほぼ一定に
保たれ、ＰＮＰ型トランジスタや負荷が過電流から保護
される。
流れる電流が増大すると、電流検出抵抗の両端の電位差
が大きくなるが、この電位差が過電流検出電圧に達する
と、制御手段により制御されるＰＮＰ型トランジスタの
ベース電流が電流制限手段により制限されてほぼ一定に
保たれ、ＰＮＰ型トランジスタや負荷が過電流から保護
される。
上記の一連の動作においては、電流検出抵抗がＰＮＰ型
トランジスタのエミッタに直列に接続されているので、
ＰＮＰ型トランジスタの入力側で電流検出が行われるこ
とになる。それゆえ、ＰＮＰ型トランジスタの直流電流
増幅率にばらつきがあっても、その影響を受けることな
く電流制限手段による出力電流の制限を行うことができ
、過電流保護を高精度に行うことができる。また、電流
検出抵抗の抵抗値は、電流制限手段を動作させる過電流
検出電圧がＰＮＰ型トランジスタの飽和電圧より十分低
い電圧となるように設定されているので、過電流検出抵
抗による電圧降下で入出力間の電圧差が増大することが
ない。それゆえ、小さい入出力間の電圧差で電圧制御が
可能であるいうＰＮＰ型トランジスタを用いた安定化電
源回路の利点を損なうことがない。さらに、電流検出抵
抗は、異なる抵抗値を選択しうるようになされているの
で、過電流検出電圧の設定を異ならせることが可能とな
り、過電流として検出される出力電流のレベルを変更ま
たは微調整することができる。
トランジスタのエミッタに直列に接続されているので、
ＰＮＰ型トランジスタの入力側で電流検出が行われるこ
とになる。それゆえ、ＰＮＰ型トランジスタの直流電流
増幅率にばらつきがあっても、その影響を受けることな
く電流制限手段による出力電流の制限を行うことができ
、過電流保護を高精度に行うことができる。また、電流
検出抵抗の抵抗値は、電流制限手段を動作させる過電流
検出電圧がＰＮＰ型トランジスタの飽和電圧より十分低
い電圧となるように設定されているので、過電流検出抵
抗による電圧降下で入出力間の電圧差が増大することが
ない。それゆえ、小さい入出力間の電圧差で電圧制御が
可能であるいうＰＮＰ型トランジスタを用いた安定化電
源回路の利点を損なうことがない。さらに、電流検出抵
抗は、異なる抵抗値を選択しうるようになされているの
で、過電流検出電圧の設定を異ならせることが可能とな
り、過電流として検出される出力電流のレベルを変更ま
たは微調整することができる。
本発明の一実施例を第１図ないし第３図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
本実施例に係る安定化電源回路は、第１図に示すように
、ＰＮＰ型トランジスタとしてのトランジスタＴｒ、を
備えた直流制御素子ｌ、トランジスタＴｒ＋のベース電
流を制御する制御手段としての制御回路２および各種の
保護機能を備えた保護回路３により構成されている。直
列制御素子１のトランジスタＴｒ＋ は、ベースが制御
回路２におけるバッファアンプ７の出力端子および保護
回０ 路３の出力端子に接続されるとともに、コレクタが安定
化電源回路における出力端子■。に接続されている。
、ＰＮＰ型トランジスタとしてのトランジスタＴｒ、を
備えた直流制御素子ｌ、トランジスタＴｒ＋のベース電
流を制御する制御手段としての制御回路２および各種の
保護機能を備えた保護回路３により構成されている。直
列制御素子１のトランジスタＴｒ＋ は、ベースが制御
回路２におけるバッファアンプ７の出力端子および保護
回０ 路３の出力端子に接続されるとともに、コレクタが安定
化電源回路における出力端子■。に接続されている。
直列制御素子１には、トランジスタＴｒ、の他に電流検
出抵抗としての抵抗Ｒ１が設けられており、この抵抗Ｒ
１は、一端が安定化電源回路における入力端子■１に接
続されるとともに、他端がトランジスタＴｒ＋ のエミ
ッタに接続されている。抵抗Ｒ１は、過大な電流が流れ
るときに両端に生じる電位差、すなわち過電流検出電圧
がトランジスタＴｒ、のコレクターエミッタ間飽和電圧
より十分低い電圧となるような抵抗値に設定されている
。例えば、上記のコレクターエミッタ間飽和電圧が０．
５■の場合、抵抗Ｒ１の両端に生じる電位差が０．１Ｖ
以下となるように抵抗値が設定され、抵抗Ｒ，に過電流
がＩＡ流れる場合であると、抵抗値は０．１Ω以下とな
る。そして、抵抗Ｒ，は、後述するように、異なる抵抗
値を選択しうるようになされている。
出抵抗としての抵抗Ｒ１が設けられており、この抵抗Ｒ
１は、一端が安定化電源回路における入力端子■１に接
続されるとともに、他端がトランジスタＴｒ＋ のエミ
ッタに接続されている。抵抗Ｒ１は、過大な電流が流れ
るときに両端に生じる電位差、すなわち過電流検出電圧
がトランジスタＴｒ、のコレクターエミッタ間飽和電圧
より十分低い電圧となるような抵抗値に設定されている
。例えば、上記のコレクターエミッタ間飽和電圧が０．
５■の場合、抵抗Ｒ１の両端に生じる電位差が０．１Ｖ
以下となるように抵抗値が設定され、抵抗Ｒ，に過電流
がＩＡ流れる場合であると、抵抗値は０．１Ω以下とな
る。そして、抵抗Ｒ，は、後述するように、異なる抵抗
値を選択しうるようになされている。
制御回路２は、差動アンプ６に出力電圧を帰還させる分
圧回路４、差動アンプ６に一定の基準電圧を与える基準
電圧ｔＡ５、分圧回路４によって得られた帰還電圧が基
準電圧と等しくなるようにトランジスタＴｒ、のベース
電流を制御する差動アンプ６、および差動アンプ６の制
御を安定さ−Ｕるバッファアンプ７により構成されてい
る。この制御回路２において、分圧回路４は、抵抗Ｒ２
・Ｒ３が直列に接続されてなっており、抵抗Ｒ２の一端
がトランジスタＴｒ＋ のコレクタに接続され、抵抗Ｒ
３の一端が接地されている。差動アンプ６は、反転入力
端子が抵抗Ｒ２と抵抗Ｒ１との接続点に接続され、非反
転入力端子が基準電圧源５の出力端子に接続されるとと
もに、出力端子がバッファアンプ７の入力端子に接続さ
れている。そして、基準電圧源５は、入力端子■、に接
続されるとともに接地されており、入力電圧から一定の
基準電圧を得るようになっている。
圧回路４、差動アンプ６に一定の基準電圧を与える基準
電圧ｔＡ５、分圧回路４によって得られた帰還電圧が基
準電圧と等しくなるようにトランジスタＴｒ、のベース
電流を制御する差動アンプ６、および差動アンプ６の制
御を安定さ−Ｕるバッファアンプ７により構成されてい
る。この制御回路２において、分圧回路４は、抵抗Ｒ２
・Ｒ３が直列に接続されてなっており、抵抗Ｒ２の一端
がトランジスタＴｒ＋ のコレクタに接続され、抵抗Ｒ
３の一端が接地されている。差動アンプ６は、反転入力
端子が抵抗Ｒ２と抵抗Ｒ１との接続点に接続され、非反
転入力端子が基準電圧源５の出力端子に接続されるとと
もに、出力端子がバッファアンプ７の入力端子に接続さ
れている。そして、基準電圧源５は、入力端子■、に接
続されるとともに接地されており、入力電圧から一定の
基準電圧を得るようになっている。
保護回路３は、差動アンプからなる過電流保護回路８を
備える他、過電圧保護、過熱保護など必要に応じて各種
の保護機能を備えている。過電流１ 保護回路８は、反転入力端子が直列制御素子１における
トランジスタＴｒ、のエミッタと抵抗Ｒ１との接続点に
接続され、非反転入力端子が入力端子■、に接続される
とともに、出力端子がバッファアンプ７の入力端子に接
続されている。この過電流保護回路８は、抵抗ＲＩの両
端の電位差を検出し、この電位差が過電流検出電圧に達
すると、バッファアンプ７に流れる電流を制限すること
により、トランジスタＴｒ＋のベース電流を制限するよ
うになっている。
備える他、過電圧保護、過熱保護など必要に応じて各種
の保護機能を備えている。過電流１ 保護回路８は、反転入力端子が直列制御素子１における
トランジスタＴｒ、のエミッタと抵抗Ｒ１との接続点に
接続され、非反転入力端子が入力端子■、に接続される
とともに、出力端子がバッファアンプ７の入力端子に接
続されている。この過電流保護回路８は、抵抗ＲＩの両
端の電位差を検出し、この電位差が過電流検出電圧に達
すると、バッファアンプ７に流れる電流を制限すること
により、トランジスタＴｒ＋のベース電流を制限するよ
うになっている。
ここで、直列制御素子１の構造について説明する。
第２図に示すように、コレクタとなるＰ型の基板９上に
ベースとなるＮ型のエピタキ“シャル層１０が形成され
、さらにエミッタとなる拡散層１１が形成されて、直列
制御素子１におけるトランジスタＴｒ＋が構成されてい
る。また、エピタキシャル層１０の上部には、拡散層１
１に接触するようにＮ＋領領域らなる抵抗層１２が形成
されて、直列制御素子１における抵抗Ｒ１が構成されて
い２ る。さらに、基板９上とエピタキシャル層１０との間に
は、抵抗層１２によって別のトランジスタが形成されな
いように、Ｎ′領域からなる埋込層１３が設けられてい
る。そして、拡散層１１、抵抗層１２および外部間の接
続のためにメタル配線層１４・・・１４が設けられる一
方、メタル配線層１４・・・１４間の絶縁のためにＳｉ
Ｏ□からなる絶縁層１５・・・１５が設けられており、
これらメタル配線層１４・・・１４および絶縁層１５・
・・１５上には、保護層１６が形成されている。
ベースとなるＮ型のエピタキ“シャル層１０が形成され
、さらにエミッタとなる拡散層１１が形成されて、直列
制御素子１におけるトランジスタＴｒ＋が構成されてい
る。また、エピタキシャル層１０の上部には、拡散層１
１に接触するようにＮ＋領領域らなる抵抗層１２が形成
されて、直列制御素子１における抵抗Ｒ１が構成されて
い２ る。さらに、基板９上とエピタキシャル層１０との間に
は、抵抗層１２によって別のトランジスタが形成されな
いように、Ｎ′領域からなる埋込層１３が設けられてい
る。そして、拡散層１１、抵抗層１２および外部間の接
続のためにメタル配線層１４・・・１４が設けられる一
方、メタル配線層１４・・・１４間の絶縁のためにＳｉ
Ｏ□からなる絶縁層１５・・・１５が設けられており、
これらメタル配線層１４・・・１４および絶縁層１５・
・・１５上には、保護層１６が形成されている。
続いて、直列制御素子１における抵抗Ｒ，の構成につい
て説明する。
て説明する。
第３図（ａ）に示すように、抵抗Ｒ，は、抵抗値の異な
る複数の抵抗Ｒ１，〜ＲＩ５が並列に接続されて構成さ
れている。実際には、第３図（ｂ）に示すように、抵抗
Ｒ１１〜ＲＩ５がそれぞれに対応する抵抗パターン１７
〜２１として形成されており、抵抗Ｒ１は、これら抵抗
パターン１７〜２１がコンタクト窓２２・・・によりメ
タル配線パターン２３に接続されてなっている。抵抗パ
ターン１７〜３ ４ ２１は、前記抵抗層１２からなっており、メタル配線パ
ターン２３は、前記メタル配線層１４・・・１４からな
っている。また、抵抗Ｒ１は、メタル配線パターン２３
に抵抗パターン１７〜２１に接続されるように分岐する
部分に切断部２３ａ〜２３ｅが設けられており、この切
断部２３ａ〜２３ｅのいずれかをレーザ等によりトリミ
ングすることにより、抵抗Ｒ１〜Ｒ１５の接続の組み合
わせを変えて抵抗値を選択しうるようになされている。
る複数の抵抗Ｒ１，〜ＲＩ５が並列に接続されて構成さ
れている。実際には、第３図（ｂ）に示すように、抵抗
Ｒ１１〜ＲＩ５がそれぞれに対応する抵抗パターン１７
〜２１として形成されており、抵抗Ｒ１は、これら抵抗
パターン１７〜２１がコンタクト窓２２・・・によりメ
タル配線パターン２３に接続されてなっている。抵抗パ
ターン１７〜３ ４ ２１は、前記抵抗層１２からなっており、メタル配線パ
ターン２３は、前記メタル配線層１４・・・１４からな
っている。また、抵抗Ｒ１は、メタル配線パターン２３
に抵抗パターン１７〜２１に接続されるように分岐する
部分に切断部２３ａ〜２３ｅが設けられており、この切
断部２３ａ〜２３ｅのいずれかをレーザ等によりトリミ
ングすることにより、抵抗Ｒ１〜Ｒ１５の接続の組み合
わせを変えて抵抗値を選択しうるようになされている。
上記の構成において、入力端子Ｖ、から入力された入力
電圧がトランジスタＴｒ＋ を経て出力端子Ｖ。に出力
電圧として現れており、この出力電圧は、分圧回路４に
より分圧され帰還電圧として差動アンプ６に入力されて
いる。このとき、入力電圧が変動すると上記帰還電圧も
変動するが、差動アンプ６が帰還電圧を基準電圧源５の
基準電圧と等しくするようにトランジスタＴｒ、のベー
ス電流を制御するので、トランジスタＴｒ、が入力電圧
の変動を打ち消すように入力電圧を制御する。これによ
って出力電圧が一定に保持されることになる。
電圧がトランジスタＴｒ＋ を経て出力端子Ｖ。に出力
電圧として現れており、この出力電圧は、分圧回路４に
より分圧され帰還電圧として差動アンプ６に入力されて
いる。このとき、入力電圧が変動すると上記帰還電圧も
変動するが、差動アンプ６が帰還電圧を基準電圧源５の
基準電圧と等しくするようにトランジスタＴｒ、のベー
ス電流を制御するので、トランジスタＴｒ、が入力電圧
の変動を打ち消すように入力電圧を制御する。これによ
って出力電圧が一定に保持されることになる。
一方、過負荷や出力短絡などで出力電流が増大した場合
は、抵抗Ｒ３の両端の電位差が大きくなる。そして、こ
の電位差が過電流検出電圧に達すると、過電流保護回路
８が動作してトランジスタＴｒ＋のベース電流が制限さ
れる。これによって出力電流が制限されて一定に保持さ
れ、トランジスタＴｒ、や図示しない負荷が過電流から
保護される。
は、抵抗Ｒ３の両端の電位差が大きくなる。そして、こ
の電位差が過電流検出電圧に達すると、過電流保護回路
８が動作してトランジスタＴｒ＋のベース電流が制限さ
れる。これによって出力電流が制限されて一定に保持さ
れ、トランジスタＴｒ、や図示しない負荷が過電流から
保護される。
上記の動作においては、抵抗Ｒ３がトランジスタＴｒ、
のエミッタに直列に接続されていることにより、トラン
ジスタＴｒ＋の直流電流増幅率にばらつきがあっても、
その影響を受けることなく過電流保護回路８による出力
電流の制限を行うことができる。また、抵抗Ｒ１は、両
端に現れる過電流検出電圧がトランジスタＴｒ＋のコレ
クタエミッタ間飽和電圧より十分低い電圧となるような
抵抗値に設定されているので、抵抗Ｒ１による電圧降下
をわずかなものとし、入出力間の電圧差をほぼトランジ
スタＴｒ、のエミッタ−コレクタ５ 間飽和電圧程度に抑えることができる。さらに、抵抗Ｒ
１の抵抗値がトリミングにより選択可能であることから
、異なる過電流検出電圧を設定することができ、過電流
検出として検出される出力電流のレベルを変更または微
調整することができる。
のエミッタに直列に接続されていることにより、トラン
ジスタＴｒ＋の直流電流増幅率にばらつきがあっても、
その影響を受けることなく過電流保護回路８による出力
電流の制限を行うことができる。また、抵抗Ｒ１は、両
端に現れる過電流検出電圧がトランジスタＴｒ＋のコレ
クタエミッタ間飽和電圧より十分低い電圧となるような
抵抗値に設定されているので、抵抗Ｒ１による電圧降下
をわずかなものとし、入出力間の電圧差をほぼトランジ
スタＴｒ、のエミッタ−コレクタ５ 間飽和電圧程度に抑えることができる。さらに、抵抗Ｒ
１の抵抗値がトリミングにより選択可能であることから
、異なる過電流検出電圧を設定することができ、過電流
検出として検出される出力電流のレベルを変更または微
調整することができる。
本発明に係る安定化電源回路は、以上のように、入力電
圧を制御する直列制御素子としてのＰＮＰ型トランジス
タと、負帰還させた出力電圧を一定の基準電圧と等しく
なるようにＰＮＰ型トランジスタのベース電流を制御す
る制御手段とを備えた安定化電源回路において、ＰＮＰ
型トランジスタには、エミッタ−コレクタ間に流れる電
流を検出する電流検出抵抗がエミッタに直列に接続され
ており、この電流検出抵抗は、上記過電流検出電圧がＰ
ＮＰ型トランジスタのエミッタ−コレクタ間飽和電圧よ
り十分低い電圧となるような抵抗値に設定され、かつ異
なる抵抗値を選択しうるようになされる一方、電流検出
抵抗の両端の電位差が、電流検出抵抗に過大な電流が流
れていることを６ 検出する過電流検出電圧に達すると、制御手段により制
御されるＰＮＰ型トランジスタのベース電流を制限する
電流制限手段を備えている構成である。
圧を制御する直列制御素子としてのＰＮＰ型トランジス
タと、負帰還させた出力電圧を一定の基準電圧と等しく
なるようにＰＮＰ型トランジスタのベース電流を制御す
る制御手段とを備えた安定化電源回路において、ＰＮＰ
型トランジスタには、エミッタ−コレクタ間に流れる電
流を検出する電流検出抵抗がエミッタに直列に接続され
ており、この電流検出抵抗は、上記過電流検出電圧がＰ
ＮＰ型トランジスタのエミッタ−コレクタ間飽和電圧よ
り十分低い電圧となるような抵抗値に設定され、かつ異
なる抵抗値を選択しうるようになされる一方、電流検出
抵抗の両端の電位差が、電流検出抵抗に過大な電流が流
れていることを６ 検出する過電流検出電圧に達すると、制御手段により制
御されるＰＮＰ型トランジスタのベース電流を制限する
電流制限手段を備えている構成である。
これにより、ＰＮＰ型トランジスタの入力側で電流の検
出が行われるので、ＰＮＰ型トランジスタの直流電流増
幅率にばらつきがあっても、その影響を受けることなく
出力電流の制限を行うことができ、過電流保護を高精度
に行うことができる。また、電流検出抵抗による電圧降
下で入出力間の電圧差が増大することがほとんどなく、
小さい入出力間の電圧差で電圧制御が可能であるという
ＰＮＰ型トランジスタを用いた安定化電源回路の利点を
損なうことがない。さらに、電流検出抵抗の抵抗値を選
択することにより、過電流検出として検出される出力電
流のレベルを変更または微調整することができる。従っ
て、上記のような作用により、安定化電源回路に、より
高度な過電流保護機能を提供することができるという効
果を奏する。
出が行われるので、ＰＮＰ型トランジスタの直流電流増
幅率にばらつきがあっても、その影響を受けることなく
出力電流の制限を行うことができ、過電流保護を高精度
に行うことができる。また、電流検出抵抗による電圧降
下で入出力間の電圧差が増大することがほとんどなく、
小さい入出力間の電圧差で電圧制御が可能であるという
ＰＮＰ型トランジスタを用いた安定化電源回路の利点を
損なうことがない。さらに、電流検出抵抗の抵抗値を選
択することにより、過電流検出として検出される出力電
流のレベルを変更または微調整することができる。従っ
て、上記のような作用により、安定化電源回路に、より
高度な過電流保護機能を提供することができるという効
果を奏する。
７
８
第１図ないし第３図は本発明の一実施例を示すものであ
る。 第１図は安定化電源回路の構成を示す回路図である。 第２図は直流制御素子の構造を示す部分断面図である。 第３図（ａ）は直流制御素子における抵抗の構成を示す
回路図である。 第３図（ｂ）は上記抵抗の具体構成例を示す平面図であ
る。 第４図および第５図は従来例を示すものである。 第４図は安定化電源回路の構成を示す回路図である。 第５図は他の安定化電源回路の構成を示す回路図である
。 ２は制御回路（制御手段）、８は過電流保護回路（電流
制限手段）、Ｒ１は抵抗（電流検出抵抗）、Ｔｒ＋ は
トランジスタ（ＰＮＰ型トランジスタ）である。
る。 第１図は安定化電源回路の構成を示す回路図である。 第２図は直流制御素子の構造を示す部分断面図である。 第３図（ａ）は直流制御素子における抵抗の構成を示す
回路図である。 第３図（ｂ）は上記抵抗の具体構成例を示す平面図であ
る。 第４図および第５図は従来例を示すものである。 第４図は安定化電源回路の構成を示す回路図である。 第５図は他の安定化電源回路の構成を示す回路図である
。 ２は制御回路（制御手段）、８は過電流保護回路（電流
制限手段）、Ｒ１は抵抗（電流検出抵抗）、Ｔｒ＋ は
トランジスタ（ＰＮＰ型トランジスタ）である。
Claims (1)
- 【特許請求の範囲】 １、入力電圧を制御する直列制御素子としてのＰＮＰ型
トランジスタと、負帰還させた出力電圧を一定の基準電
圧と等しくなるようにＰＮＰ型トランジスタのベース電
流を制御する制御手段とを備えた安定化電源回路におい
て、 ＰＮＰ型トランジスタには、エミッタ−コレクタ間に流
れる電流を検出する電流検出抵抗がエミッタに直列に接
続されており、この電流検出抵抗は、上記過電流検出電
圧がＰＮＰ型トランジスタのエミッタ−コレクタ間飽和
電圧より十分低い電圧となるような抵抗値に設定され、
かつ異なる抵抗値を選択しうるようになされる一方、電
流検出抵抗の両端の電位差が、電流検出抵抗に過大な電
流が流れていることを検出する過電流検出電圧に達する
と、制御手段により制御されるＰＮＰ型トランジスタの
ベース電流を制限する電流制限手段を備えていることを
特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27676189A JPH03136112A (ja) | 1989-10-23 | 1989-10-23 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27676189A JPH03136112A (ja) | 1989-10-23 | 1989-10-23 | 安定化電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136112A true JPH03136112A (ja) | 1991-06-10 |
Family
ID=17573985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27676189A Pending JPH03136112A (ja) | 1989-10-23 | 1989-10-23 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136112A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201674B1 (en) | 1998-10-12 | 2001-03-13 | Sharp Kabushiki Kaisha | Direct-current stabilization power supply device |
| US7038430B2 (en) | 2002-10-22 | 2006-05-02 | Denso Corporation | Power control circuit |
| KR100608112B1 (ko) * | 2004-08-27 | 2006-08-02 | 삼성전자주식회사 | 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법 |
| JP2006350994A (ja) * | 2005-05-16 | 2006-12-28 | Sharp Corp | 直流安定化電源回路 |
| CN100397278C (zh) * | 2002-09-25 | 2008-06-25 | 精工电子有限公司 | 电压调节器 |
| JP2009230421A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | 負荷電流供給回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622605B2 (ja) * | 1976-09-02 | 1981-05-26 | ||
| JPS6034620B2 (ja) * | 1981-03-06 | 1985-08-09 | 新日本製鐵株式会社 | 鉄損が極めて低く熱的安定性とよい非晶質合金 |
-
1989
- 1989-10-23 JP JP27676189A patent/JPH03136112A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622605B2 (ja) * | 1976-09-02 | 1981-05-26 | ||
| JPS6034620B2 (ja) * | 1981-03-06 | 1985-08-09 | 新日本製鐵株式会社 | 鉄損が極めて低く熱的安定性とよい非晶質合金 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201674B1 (en) | 1998-10-12 | 2001-03-13 | Sharp Kabushiki Kaisha | Direct-current stabilization power supply device |
| CN100397278C (zh) * | 2002-09-25 | 2008-06-25 | 精工电子有限公司 | 电压调节器 |
| US7038430B2 (en) | 2002-10-22 | 2006-05-02 | Denso Corporation | Power control circuit |
| KR100608112B1 (ko) * | 2004-08-27 | 2006-08-02 | 삼성전자주식회사 | 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법 |
| US7362080B2 (en) | 2004-08-27 | 2008-04-22 | Samsung Electronics Co., Ltd. | Power regulator having over-current protection circuit and method of providing over-current protection thereof |
| JP2006350994A (ja) * | 2005-05-16 | 2006-12-28 | Sharp Corp | 直流安定化電源回路 |
| US7405547B2 (en) | 2005-05-16 | 2008-07-29 | Sharp Kabushiki Kaisha | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit |
| JP2009230421A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | 負荷電流供給回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| JPS6278886A (ja) | アバランシエ・ホトダイオ−ドのバイアス回路 | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| JPH03136112A (ja) | 安定化電源回路 | |
| JPH0516689B2 (ja) | ||
| US4605892A (en) | Current-source arrangement | |
| JPH03243005A (ja) | トランジスタの飽和防止回路 | |
| JPS62191907A (ja) | 半導体回路 | |
| JP3703542B2 (ja) | トランジスタのラッチダウン現象発生防止方法およびその回路並びにこの方法および回路を用いたトランジスタおよび電圧調整器 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS6235924A (ja) | 予め設定された関数により定められる阻害特性を有する集積ｐｎｐトランジスタ−の反飽和回路 | |
| JPH0365716A (ja) | 定電圧回路 | |
| US4409558A (en) | Gain compensated transistor amplifier | |
| KR100569555B1 (ko) | 온도 감지 회로 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JP2014002458A (ja) | 定電圧回路 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP3060608B2 (ja) | 熱線式流量計 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JPS5843014A (ja) | 電源装置 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH05244718A (ja) | 熱保護装置 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS60520A (ja) | 電流制限保護回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ |