JPH03136258A - 半導体チップ組立体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子部品接合およびパッケージングの分野に関
するものである。

〔従来の技術〕

電子部品パッケージングの分野においては数多くの問題
が存在する。たとえば、半導体チップへリードフレーム
の導電素子を接合すると、接合作業中にチップの不動態
化部分が割れを生ずる結果をしばしばもたらす。それら
の割れは、過大な接合力、接合作業中に起る位置の狂い
、導電素子が半導体チップに望ましく々〈押しつけられ
ることを阻止する不適切な隔離手段とにより起ることが
ある。部品の熱サイクル中に他の割れ現象が起り、その
結果として低品質の製品が製作される結果となる。それ
らの製品は不合格とされ、または動作が適切に行われな
くなる。パッケージングの分野における別の問題は、よ
シ高密度の装置の面積利用要求を満すために、テップパ
ッケージングの種々のレベルにおいて微細なピッチの形
状寸法を提供できないことを含む。それらの全てはとく
に長年の問題を表し、かつパッケージングの分野におけ
る絶えざる挑戦を表わすが、本願においては種々のやり
方で解決法が見出されるものは表さない。

半導体チップおよびその他の電子部品の製造における無
駄で、非効率的な、または不必要な処理工程が、パッケ
ージングの分野における大きな冗長性を必要とされる原
因である。より複雑な装置が付加処理工程を必要とする
から、それらの装置は処理の誤りをしだいに起しゃすく
なシ、そのために性能が低下したり、歩留シが低下した
りする。

半導体チップ製造の分野のみにおいては、製造されたチ
ップの量のために処理問題のために不適切にパッケージ
された装置の数が十分に多くなる結果となる。更に、新
に設計されたチップの最初の生産段階においては製造歩
留りが低いことを経験することは全く普通のことである
。チップ製造において求められる工程を単純化し、かつ
最少にすることにより、効率が加え合わされて全体の製
造歩留りが高くなる。

電子部品パッケージングの従来技術において知られてい
る更に別の問題には、テップの表面積を低い利用率で用
いて製造される装置が含まれる。

パッケージングの分野における非効率な構造は、電子装
置の性能を低下させることに等しい。それよシも、電子
部品上の既存のスペースを一層効率的に使用することが
性能向上の試金石である。したがって、電子部品上の貴
重なチップ表面積を一層効率良く使用することによシ、
間隔とピッチの形状寸法が改善されるというような進ん
だ性能が得られる。本発明は電子装置の製造と動作に影
響を及ぼすような改良を直接行い、上記の諸問題を解決
する組立体を提供するものである。

電子部品の接合を行えるようにする各種の接合技術が存
在する。それらの接合技術には、金のような比較的硬い
接合材料と、はんだ化合物のような比較的軟かい接合材
料とを使用することが含まれる。はんだ化合物を使用す
ることはこの技術において知られているが、それらの化
合物は、チップの製造作業中に半導体チップ装置の上に
置かれる生成物として一般に用いられてきた。すず−鉛
組成を含めて各種のはんだ組成が用いられている。

一般に、最後の製品試験の前の最後の処理工程として、
部品の境界領域に軟質はんだ材料が置かれる。予備成形
されたはんだバンプの形で軟質はんだを、パッケージン
グ作業中に他の構造に付着することが有益であることが
見出されている。別の構造の一例がリードフレームの導
電素子である。

リードフレームの導電素子の上に予備成形されたはんだ
バンプを置くことにより、製造、パッケージングおよび
試験サイクルの全体にわたって十分に高い効率が得られ
る。あるいは、半導体チップ上に予備成形されたはんだ
バンプの接合性能を補強するために、本発明は改良した
はんだ組成を提供するものである。

したがって、最適な信号忠実度と、細かいピッチの形状
寸法と、歩留りの向上と、高い信頼度と、各種の製造効
率を達成するために、電子部品の改良したパッケージと
接合について本ｍは説明するものである。この改良はテ
ープリードフレーム技術のいくつかの独特の実施例と、
はんだバンプ移転および接合技術と、好適な接合組成お
よび好適なフラックス材料組成とを含むものである。

〔発明の概要〕

本発明は、プリント回路板への直接チップ接続を可能に
する低コスト高性能半導体チップパッケージに関するも
のである。このパッケージは前面と後面を有する半導体
チップを含む。前面は、信号をチップとの間でやりとり
するためのパッドを有する。パッケージは、入力信号と
出力信号をパッドへ送るために第１の端部と第２の端部
をそれぞれ有する電力導電素子と、接地導電素子と、信
号導電素子とを有するリードフレームを更に有する。パ
ッケージは、導電素子の第１の端部と第２の端部をパッ
ドへ選択的に接続する接合手段と、半導体チップとリー
ドフレームの部分との周囲を封止し、環境保護し、かつ
、他の装置へ接続するために、リードフレームの他の部
分が保護手段から突出るようにする保護装置も有する。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

まず、リードフレームの一例１０が示されている第１図
を参照する。リードフレームは各種の形状で種々製作さ
れることがわかるが、リードフレームの基本的な機能は
、リードフレームを少くとも１つの他の電子装置へ相互
接続するために用いる導電素子を提供することである。

リードフレーム１０は、入力信号と出力信号を電子装置
における接合場所へ送る導電素子を有する。リードフレ
ーム１０は、導電素子を分離するための誘電体物質１４
を有するテープリードフレームを含む。誘電体物質１４
は、接合作業中に緩衝作用を行うとともに、装置の動作
中と装置の温度サイクリング中との少なくとも一方の期
間中に応力を逃す作用を行うように構成および配置する
こともできる。

電子装置が複雑になるにつれて、そのような高性能の装
置と多リード装置の少くとも一方の装置を適切にパッケ
ージすることがますます重要になってきた。実際に、現
在の半導体チップはノくツケージ作業においてｌチップ
当り何方個所もの接合を必要とする。とくに、ある種の
チップの容量は現在では１チップ当り約６００〜８００
個所の接合である。パッケージング技術の分野において
は、近い将来の接合必要数はｌチップ当り２０００個所
をこえるものと予測される。しかし、チップ当りの接合
作業数が増大するにつれて、各接合が行われる際の各チ
ップに加わる応力も増大する。また、接合作業数が増大
するにつれてチップ不良すなわち不合格となるその他の
潜在的な原因も増大する。

チップ当りの接合作業数を減少する１つの方法は、リー
ドフレーム１０のようなリードフレームを半導体チップ
上の適切な接合場所に整させてから、リードフレームに
１つの接合力を加えて多数の接合を同時に行うことであ
る。「連合接合」と一般に呼ばれているそのような技術
を用いると、硬い接合物質を用いるという問題が起る。

連合接合に硬い接合材料を用いると、軟かい接合材料を
用いる場合よりもより大きい力を圧接のために必要とす
る。したがって、硬い接合材料を圧接するとチップの望
ましくない不動態化ひび割れと、リードフレームの導電
性素子が過度に圧縮される結果となる。

テープリードフレームを用いることにより、リードフレ
ームの導電性素子をチップ上の接合界面に対して自身で
整列し、かつ垂直に直立するという利点が得られるが、
軟かいはんだ材料を用いることも大きな価値がある。従
来、はんだ接合材料または軟かいはんだのような軟かい
接合材料は、リードフレームではなくて能動電子装置に
置くことに限られていた。しかし、予め形成されたはん
だ材料をリードフレームの導電性素子の上に置くことに
より、チップのような能動電子部品に、そのような方法
に関連する潜在的な悪影響が及ぶことが免れた。おそら
くもつと重要なことは、チップのような装置ではなくて
リードフレームの導電性素子に対するはんだバンプを予
備成形することにより、リードフレーム組立体またはチ
ップキャリヤにも集積化される前に装置自体の合否判定
試験を行うことができる。したがって、装置の歩留りと
信頼度を全体的に高くするために、リードフレームの導
電性素子の上に予備成形されたはんだバンプ１６を置く
ことが望ましい。更に、リードフレーム１０の上に予備
成形されたはんだバンプを置くことにより、チップ製造
方法と、リードフレームを他の装置に一致させる方法と
は独立に接合材料を検査できる。

したがって、第２図に示すように、リードフレームを電
子装置へ相互接続するのに用いるはんだバンプ１６が予
め形成されている導電素子１２を有するリードフレーム
組立体が設けられる。入力信号と出力信号を電子装置２
０上の接合場所へ送るために電力導電素子と、接地導電
素子と、信号導電素子との少くとも１つをリードフレー
ム１０が有することが好ましい。また、電子装置の希望
の接合場所に接合できるようにするパターンではんだバ
ンプ１６が導電素子１２に予め形成される。

予め形成されるはんだバンプ１６はすすと鉛の組成を有
する仁とが好ましい。

予め形成されたはんだバンプ、これは用意できた時に接
合するバンプされたリードフレーム（ｂｏ−ｎｄ　−ｗ
ｈｅｎ　−ｒｓａｄｙ　−ｂｕｍｐｅｄ　−１＠ａｄｆ
ｒａｍｓ　）と呼ぶこともできる、が設けられる。この
方法は、予め形成されたはんだバンプ１６を受けるため
にリードフレーム１０を導電素子１２の上に位置させる
工程と、次に導電素子の希望の場所に取付ける工程とを
有することが好ましい。次に、はんだをバンプされた導
電素子を電子装置の接合場所へ選択的に接合することが
好ましい。第３図に示すように、はんだバンプ１６を予
め形成する工程は、はんだづけできない移転基板２０を
設ける工程を有する。その移転基板２０は、はんだバン
プすなわち付着物１６の形のはんだ材料を受けるための
移転表面２２を有する。所定のパターンではんだ付着物
を形成するためにはんだ材料を移転表面２２に付着させ
る。次に、リードフレーム１０の導電素子１２をパター
ン化されたはんだバンプ１６に整列させ、係合させる。

最後に、はんだ付着物を移動させてリードフレーム１０
の導電素子１２に湿った状態で接触できるようにするた
めに、リフロー点までパターン化されたはんだバンプを
加熱する。

はんだ材料をいく通シかのやｐ方で移転基板２０に付着
できる。移転基板２０の上に通常のシャドウマスクを位
置させ、次にシャドウマスクの穴を通じてはんだ材料を
蒸発させて、移転基板２２の上に予め形成され九はんだ
付着物１６を形成する。

あるいは、従来のめつき技術を用いてはんだ材料を移転
基板２２にめっきできる。移転基板２０の上にはんだ付
着物を予め形成する別の方法は、第４Ａ図に示すように
、予め形成されるはんだ材料を位置させるために構成さ
れた複数の空所３２を有するはんだづけできない移転基
板を設ける工程を含む。次に、第４Ａ図と第４Ｂ図に示
すように、所定のパターンで空所３２の中に入れるため
に、予め形成されたはんだベレット３４を移転基板上に
付着する。移転基板２０は、はんだ材料を何回も移転さ
せるために再使用可能な材料を含むことが好ましい。

半導体チップの用意ができた時に接合するパッケージン
グのために導電素子にはんだバンプを予め形成する、リ
ードフレーム組立体を製造する方法も設けられる。この
方法は、電力導電素子、接地導電素子、および信号導電
素子１２、の少くとも１つを有することが好ましいリー
ドフレーム１０を設ける工程と、リードフレーム１０の
導電素子１２を半導体チップ接合パッドへ選択的に接合
するための手段を設ける九めにはんだバンプ１６を導電
素子に予め形成する工程とを含む。予め形成されたはん
だバンプ材料をリードフレーム１０に付着する各種の方
法は、上記のようにこの実施例に同様に属する。予め形
成されたはんだバンプ材料を移転基板２０とリードフレ
ーム１０に付着する他の方法も利用できるが、上記方法
の方が好ましい。このはんだバンプ移転技術により、予
め形成されたはんだバンプ材料を、リードフレームに加
えて、活性型およびウェーハへ移動できる。この移転基
板技術を用いることＫより他のある利点が得られる。そ
れについては後で詳しく説明する。

予め形成されたはんだをバンプされたリードフレームの
特定の用途には、バンプのない半導体チップとその他の
装置を予め形成されているはんだバンプされたリードフ
レームへ有利に接続することが含まれる。全く、リード
フレームをパンピングすること、とくにリードフレーム
を軟質はんだパンピングするという全体的な概念は、パ
ンピング工程をチップ製造サイクルから除去することを
意図したものである。いいかえると、リードフレームへ
接合されるまではチップにはパンピング工程を行わない
。これはいくつかの理由から重要である。理由でないの
は時間と効率である。このプロセスは、潜在的な歩留９
の問題と、電圧の急上昇・めっき電流の発生・めっき液
からのめつき腐蝕作用のようなめつき技術にチップをさ
らすことを阻止する。また、新規なチップ製造法の実施
の初めの６個目の間は歩留り率が極めて低いことは珍し
いことではない。実際に、実効歩留り率は数年間かかつ
て製造単位当９６０〜８０％の最高値まで上昇するだけ
である。したがって、可能である場合には歩留りの問題
を最小にすることが非常に重要である。予め試験されて
信頼できるバンプされていないチップの在庫品を用いる
ことにより、バッチ歩留シ率を高くできる。いいかえる
と、チップ製造サイクルからパンピング工程を除外する
ことにより、接合する時に歩留りがほとんど！００チの
バンプされたリードフレームと、歩留りが１００−のチ
ップが用いられる。これにより、どの部品にも悪影響を
及ぼすことなしに、チップ製造法をバンプ付着法から分
離できる。また、これにより、過去には効率が低い、直
列にされた単一の事象に組合わされていた、並列処理お
よび並列製造を行うこともできる。この製造方法により
コストが低減し、用意ができた時に接合組立を行うこと
ができる。

リードフレームの導電素子にはんだバンプを付着するこ
との別の利点は、中性点を遠い所に置くことによるはん
だ疲労という従来技術の問題に関連するものである。熱
サイクルにより、またはチップとは異なる速さで動作す
ることにより膨張する頑丈な基板の表面に位置させられ
るバンプをチップが含む時にその問題が起る。その結果
として、バンプがチップから分離されることがしばしば
起り、チップの動作が低下する。これとは対照的に、上
記のような熱応力からはほとんど独立しているリードフ
レームの導電素子にはんだバンプを置くことにより、バ
ンプは取付けられたままである。

この利点によシ信頼度が高くなる。

したがって、本発明は低コスト、高歩留シの半導体チッ
プおよびリードフレーム組立体キットを提供するもので
ある。第５図に示すように、このキットは、半導体チッ
プ４２と、リードフレーム１０と、このリードフレーム
１０へ予め形成されたはんだバンプ１６を含む接合手段
とを備えることが好ましい。チップ４２の境界面領域４
６との間で信号のやりとりを行うために、電力と接地お
よび信号の各導電素子１２を有するリードフレームで構
成することが好ましい。本発明は、チップ４２との間で
信号を入力および出力させるためのバンプなし境界面パ
ッド４６を含む半導体チップ４２と、チップパッド４６
にリフロー接合するために配置されたはんだバンプされ
た導電素子１２を含むリードフレームを有するリードフ
レーム１０とを備える換算プロセス（ｒｅｄｕＣｅｄ　
ｐｒｏｅｅｓｓ　）高歩留り半導体チップおよびリード
フレーム組立体キットも包含するものである。

第５図に示されている低コスト、高歩留りのリードフレ
ーム組立体を製造する方法が、信号をチップとの間でや
りとりするための湿らすことができ、リフロー可能でな
い境界面パッドを含む半導体チップを設ける工程と、は
んだをバンプされて予め形成された導電素子を含むリー
ドフレームを境界面パッドに整列させる工程と、リード
フレームの導電性素子をチップ境界面パッドへ導電的に
相互接続するための予め形成されたはんだバンプをリフ
ローする工程とを含む。同様に、換算プロセス高歩留り
リードフレーム組立体を製造する方法が、チップとの間
で信号をやりとりするためのバンプなし境界面パッドを
含む半導体チップを位置させる工程と、リードフレーム
の導電素子をチップパッドへりフロー接合するための手
段を含むリードフレームの導電素子を境界面パッドに整
列させる工程と、リードフレームをチップへりフロー接
合する工程とを備える。換算プロセス高歩留りリードフ
レーム組立体をリフロー接合する方法は、導電素子に予
め形成されたはんだバンプをリフローする工程を含む。

第６図は従来のチップ製造方法の工程の例を示す略図で
ある。第６図に示すように、はんだづけ可能なバンプを
半導体チップすなわちウェーハにめっきする方法は、チ
ップ製造サイクルに統合された数多くの工程を含む。そ
れらの工程は、集積回路ウェーハを用意する工程と、フ
ィールド金属化部を穀初に付着する工程とを通常含む。

次に、フォトレジスト技術を用い、フォトレジストで穴
をエツチングすることにより、金属化されたバンプのた
めの場所を定める。次に、そのエツチング穴の中にイン
ターフェイス金属の層を付着する。

それから、バンプを形成するために境界面金属にめっき
して金属化を行う。その付着金属の組成はすず一鉛とす
ることができる。次に、バンプ金属化部をリフローし、
その後でフィールド金属のエツチング工程を行う。最後
に、金属化部を再びリフローして、滑らかで、容易に接
合できる金属化バンプを設ける。次に、集積回路チップ
上の金属化されたバンプにタブを接合できる。本発明の
この低価格タブパッケージリードフレームは第６図に示
されている工程のほぼ全てをなくシ、シたがってチップ
製造サイクル時間を短縮し、チップに損傷を与える危険
を減少するものである。このことは、製造費用が高くつ
くか、製造時間が長くかかる半導体チップにとくに関連
するものである。

実際に、製造サイクルを短縮し、並列製造技術の能力を
高くすることによシ大きな商業的利益を実現できる。

本発明の予めバンプされたリードフレームは、裸の、す
なわち、バンプがつけられていないチップへ、用意がで
きた時に接合する取付けのための予めバンプされたリー
ドフレームを得ることにより、それらの目的を達成する
手段を提供するものである。これは従来の技術より非常
に有利である。

というのは、１００％ではなくても非常に高い歩留りを
極めて容易に達成できるように、接合工程の前にチップ
を独立に検査でき、かつバンプを独立して検査できるか
らである。この方法は、一般的に行われている第６図に
示すような、チップの試験の前に、半導体チップにバン
プを形成することに含まれている無駄な工程をなくすこ
とに注目されたい。それらの利点・のために、本発明を
最高歩留シ、バンプを予め形成された発明として説明す
ることができる。

予めバンプされたチップが望ましい場合には、たとえば
、従来の技術の無駄な製造工程を維持し、そうすると、
後で詳しく説明するように、−相はんだ組成に従って接
合の信頼度を依然として大幅に高くできる。

電子装置を接合するためにリフロー可能なはんだ材料を
供給する手段として蒸着と、めっきを使用することが一
般に周知であることがわかる。しかし、それらの方法は
、従来の方法に関連する多くの問題をとシ出し、それら
の問題を解決することはしなかった。とくに、活性型ま
たはクエーノ−にはんだ材料を蒸着する従来の技術は、
多数の穴を有するシャドウマスクを活性型またはウエノ
〜−の上に置くことを含む。次に、この組立体をチャン
バの中に入れる。そのチャンバの中ではんだ材料が蒸発
し、シャドウマスクの穴を通じて露出されているウェー
ハの湿ることができる部分に付着する。しかし、活性型
またはウェーハの部分に引っかき傷をつけるシャドウマ
スクに関して諸困難がしばしば起る。そのような引っか
き傷のために、能動部品に悪影響を及ぼす信頼度の問題
と歩留シの問題が起ることがある。また、高密度装置に
対する要求が増加するにつれて、マスクはより多くの穴
を含まなければならない。穴の密度とマスクの平坦性に
ついての大きい問題が起る。たとえば、穴の間の間隔が
不十分であると、活性ウェーハに部分的にだけバンプが
設けられることになる。

ある穴を過剰なはんだ材料が通ると、活性型またはウェ
ーハに電気的側路が生ずるという別の問題も起る。この
現象は「量現象」として知られている効果をもたらす結
果となる、ある種のマスキング作業によってもひき起さ
れることがある。その「量現象」は活性型に望ましくな
いしこりを残す。そのしこりは本発明により解消される
。更に、従来の技術で用いられている蒸着法では、活性
つ工−ハまたは型が、従来の蒸着技術に伴う温度変化お
よび圧力変化にさらされる。実際に、蒸着作業中に発生
される熱があるマスクを活性ウェーハ等へ付着させて、
その装置に損傷を加える。その損傷を無くすことが望ま
しい。また、活性ウェーハまたは型にバンブが部分的に
だけ付着されたとすると、はんだづけできる材料を適切
にパターン化するために、活性部品を廃棄するか、更に
処理せねばならない。また、それらの作業のいずれも望
ましくなく、効率が低い。

蒸着法におけるそれらの問題の１つの解決法は、新規な
方法を用いて、高歩留りのはんだバンプ付き半導体ウェ
ーハを製造することを含む。第７Ａ図に示されているそ
のような方法の一例は、はんだ材料を受けるための移転
表面２２を有するはんだづけできない移転基板２０を用
意することを含む。次に、移転表面２２の上にはんだ材
料を付着して、第７Ａ図と第７Ｂ図に示すような所定の
パターンではんだバンブ１６を形成する。移転表面２２
へのはんだ材料の付着はめつき、蒸着または空所内にベ
レットを入れることによって行うことである。それらに
ついてはこの明細書の初めにおいて述べた。次に、第７
Ｂ図に示すように、この方法は、半導体ウェーハＴ２の
はんだづけ可能な導電素子を移転表面２２上のパターン
化されたはんだバンブに整させる工程と、次に、パター
ン化されたはんだバンブを加熱し、リフローしてウェー
ハ７２の導電素子γ０に湿った状態で接触させる工程と
を含む。このようにして、本発明によりいまは不必要で
あるとされた工程により処理される従来の装置の信頼度
を低くする前記諸問題をこの方法は解消する。

このように、本発明のはんだバンプ移転により、シャド
ウマスクにより引っかき傷をつけることなく、かつ従来
の活性型に社を生ずるような残っているはんだ材料を移
転させることなしに、はんだバンブを形成された高歩留
りの半導体ウェーハを製造できる。また、はんだをバン
プされた高歩留りの半導体ウェーハを製造する上記の好
適な方法は、はんだパンダで活性ウェーハおよび型をめ
つきする従来のめつき法に伴う諸困難を避けるものであ
る。また、電圧急上昇、電流発生、および酸による腐蝕
は上記のように中間移転基板２０を用いることにより解
決される。更に、めっき法に見られるような、活性装置
が長いサイクル時間にさらされることも避けられる。

活性型の従来のめつき法に関連する更に別の問題は、第
８Ａ図に示すように、めっき法を用いて活性型に形成さ
れたはんだバンブの形が特徴的なキノコ形になることを
含む。その結果として、それらのはんだバンプの上部が
通常膨張するためにスペースが無駄になる。したがって
、活性型をめっきする従来の方法は密度が制限され、細
かいピッチ寸法の装置を製造しようと試みた時には小さ
い値になる。より狭いペースの上にキノコ形の上側部分
をはんだバンプが含んでいるこの現象によって、従来の
そのようなめつき法は約０．２０３ｍ＋（約８ミル）の
ピッチ密度に対してのみ良い結果となる。これとは対照
的に、本発明の上記移転法を用いることによりバンプの
間隔を少くとも約０、０２５〜０．０５１　ｍ　（約１
〜２ミル）にできるから、第８Ｃ図に示されているよう
に、ピッチをより小さくするという目的を達成できる。

実際に、第８Ａ図と第８Ｂ図に示されているリフローの
前の従来のめつき技術と、リフローの後の従来のめつき
技術を用いてバンプ間隔を比較し、第８Ｃ図と第８Ｄ図
に示されている本発明の移転法による一層細かいピッチ
のバンプ間隔を比較することにより、利点はまったく明
らかである。また、第８Ａ図と第８Ｂ図に示すように、
従来のめつき法は、前リフローキノコ形付着物が付着す
る可能性が高くなるために、バンプの寸法が不均一にす
る可能性を促進する。

後で行う詳しい説明ははんだ接合材料の好適な組成につ
いてのものであるが、高歩留りのはんだバンプされた半
導体ウェーハは、すすを３重量％より少く含むはんだ材
料を用いることが好ましい。

電子的パッケージングの分野においては、個々の電子部
品の性能特性を種々のやり方で向上させることができる
。１つのそのような技術は、第９図と第１４図に示すよ
うに、電子装置における既存のスペースの使用を最適に
する。第９図と第１４図に示されている本発明の実施例
は、積重ねられたテープリードフレーム組立体５４の使
用により、部品におけるスペースを利用するための改良
した手段を表す。更に詳しくいえば、積重ねられたテー
プリードフレーム組立体５４は、電子部品のより広い面
積と、垂直方向に隔てられている種々の線または種々の
層とに対して多層導電リードアクセスを配置する手段を
構成する。積重ねられたテープリードフレーム組立体５
４は集積回路チップに使用するために構成され、積重ね
られた関係で配置された多数のリードフレーム５４を有
する。

各リードフレーム５４は少くとも１つの導電素子６２を
有することが好ましい。はんだバンプ６６を含むはんだ
バンプ手段が、リードフレーム５４の選択された導電素
子６２を電気的および機械的に連結する九めに設けられ
る。第１４図に更に示されているように、好適な積重ね
られているリーＹ７ｖ−ム５４は、隣接するリードフレ
ーム５４の間の分離を維持し、リードフレーム内の多数
の導電素子を誘電的に分離するための誘電体物質７０を
含む湿らせることができない表面を有する。また、導電
素子６２を集積回路テップ７２に接続するために、好適
な積重ねられたテープリードフレーム組立体５４とはん
だバンプ６６とが製造され、配置される。

第１４図は、導電素子６２Ｕを含む第１の上側リードフ
レームＵと、導電素子６２Ｌを含む第２の下側リードフ
レームＬと、第１のリードフレームと第２のリードフレ
ームの間に積重ねられた関係で位置させられて一層イン
ピーダンスのストリップ線、または一定インピーダンス
のマイクロストリップ構造を形成する信号線６２ｍを形
成する導電素子を含む第３の中間リードフレームＭとを
備える積重ねられたテープリードフレーム組立体の一実
施例を示す。リードフレーム５４０寸法と、それらのリ
ードフレームの導電素子の寸法とは形成された任意の電
気回路の電気的パラメータを定める。

実際に、導電素子６２は接地導体または接地面も構成す
る。あるいは、ある導電素子６２は電力導体も構成し、
それらの電子導体は電力面としても構成できる。前記の
よ・うに、導電素子６２は信号線も構成できる。

ここで第９図を再び参照する。積重ねられたリードフレ
ーム組立体５４は積重ねられた関係で配置される。各リ
ードフレームは直線状の導電素子６２を含む。また、導
電素子６２を電気的および機械的に接続するために、積
重ねられたはんだバンプ６６を含むはんだバンプ手段が
設けられる。

第９図は、保護手段１６を有する積重ねられたリードフ
レーム組立体５４をとくに示す。好適な保護手段７４が
積重ねられたリードフレーム組立体５４の部分の周囲に
配置され、積重ねられたＩＪ　−ドフレームの他の部分
が保護手段７６から突出できるようにして、他の装置へ
接続できるようにする。

本発明のこの積重ねられたリードフレーム組立体はこの
ように、積重ねられているリードフレームを用いて機械
的および電気的に接続される複数の個々のリードフレー
ムを含む。したがって、積重ねられたテープリードフレ
ーム組立体５４は、高速集積回路の信号処理に関連する
諸問題、たとえば特性インピーダンス制御、インダクタ
ンス、容量、抵抗値、および漏話ノイズを解決する。積
重ねられたテープリードフレーム組立体５４は、はんだ
バンブ６６の高さを調整することにより、またはリード
フレーム５４の他の物理的特性を構成することにより、
制御されるインピーダンス構造として構成できる。この
ようにして、積重ねられたテープリードフレーム組立体
５４は、従来の多層セラミックプリント回路板よりコス
トを大幅に低減し、しかも性能を大幅に向上させる。

次に、低コストリードフレームパッケージ８４の側面図
が示されている第１０図を参照する。低コストリードフ
レームパッケージ８４は製造コストを大幅に低減し、か
つ動作の信頼度を大幅に向上する。第１０図に示すよう
に、低コストリードフレームパッケージ８４はリードフ
レーム８６と、半導体チップ８８と、もともと予め形成
されている複数のはんだバンプ１６と、他の装置へ接続
するためにリードフレーム８６の一部を保護手段９０か
ら突出させながら、リードフレーム８６の他の部分と半
導体チップ８８の周囲を封止し、環境的に保護する保護
手段７６とを含むことが好ましい。

低コストリードフレームパッケージ半導体チップ８８は
チップ正面９２とチップ裏面９３を有することが好まし
い。チップ正面９２はチップ８８との間で信号をやりと
シするためのパッド９６を有する。リードフレーム８６
は電力用、接地用および信号用の導電素子１００の少く
とも１つを有することが好ましい。それらの導電素子１
００は、入力信号と出力信号をバンド９６へ送るための
第１の端部１０１と第２の端部１０２を有する。保護手
段７２は、半導体チップ８８の周囲に室を形成する第１
の囲み部材１１２と第２の囲み部材１１３を含むことが
好ましい。囲み部材１１２　、１１３の内面は室の壁１
１４を構成する。チップ８８と囲み部材１１２．１１３
が独立に熱膨張サイクルを行えるようにするために、室
の壁１１４は半導体チップ８８から離れていることか好
ましい。保護手段Ｔ６は、チップ８８を被覆して、環境
汚染からチップ８８を保護するためのバリヤシール手段
１１６と、囲み部材１１２と１１３の間または保護手段
７６とパッケージングの次のレベルの間の境界面をシー
ルするためのパッケージシール手段１１７とを有するこ
とも好ましい。

保護手段７６は、熱サイクル中にチップ８８と、リード
フレーム８６と、保護手段Ｔ６とに加えられる熱応力に
よりひき起される機械的疲労を軽減するために、室の壁
１１４と半導体チップ８８の間に位置された応力逃し手
段１２０（第１０図、第１３Ａ図、第１３Ｂ図、第１３
Ｃ図）も有することができる。応力逃し手段１２０は、
熱サイクルによりひき起さｎる応力とは独立にリードフ
レーム８６とチップ８８の間に信号の導通を維持するた
めに構成さｎた導電素子１００の応力逃し手段１２０を
有することが好ましい。第１３Ａ図は、曲げられた応力
逃し手段１２０ａとして構成された応力逃し手段１２０
の平面図を示す。同様に、第１３Ｂ図は。

チップ８８と、リードフレーム８６と、保護手段Ｔ６と
へ熱サイクル中に加えられる熱応力によりひき起される
機械的疲労を逃すために構成および配置された曲りくね
った応力逃し手段１２０ｂの平面図を示す。第１３Ｃ図
は、たわむことができるアーチ状の応力逃し手段１２０
Ｃとして構成された応力逃し手段１２０の側面図である
。

したがって、本発明の好適な低コストリードフレームパ
ッケージは開かれている空所１２６の中に半導体チップ
を入れる。更に、空所１２６の中にあるリードフレーム
８６の部分は、熱応力によりひき起される疲労を最小に
する応力逃し手段１２０を有することが好ましい。した
がって、本発明は、導電性を失うことなしに、または装
置を疲労させることなしに、熱膨張によりひき起される
部品の動きを行わせるために、空所の中に入れられた応
力逃し膨張手段１２０を含むことが好ましい。更に、相
互に許容できない熱膨張の違いを生ずることがある種々
の部品材料を選択できるようにすることが重要である。

この特徴を表現する別のやり方は、この低コストパッケ
ージが、熱サイクルによりひき起される応力とは独立に
、リードフレームの間で信号をやりとりするための導電
性を維持することである。

低コストリードフレームパッケージ８４の囲み部材１１
２と１１３の少くとも１つがパッケージングの次のレベ
ルを構成する。また、導電素子１００の第２の端部１０
２が、中間パッケージングなしにパッケージ８４をプリ
ント回路板１３０へ接続する手段を有することができる
。これは、チップ８８がパッケージへどのようにして接
続されるかに関連する人動特徴を有する、本発明の低コ
ストパッケージの更に別の利点も示すものである。とく
に、半導体チップ８Ｂの前面９２にはチップパッド９６
が構成され、裏面９３は保護手段９０の部分へ接合する
ために構成される。この構造は、放熱させるためにはん
だ接合と空気だけがある場合よりも、広い面積のチップ
を動作中に放熱器へ接触させて置くことにより、裏側取
付けにおける熱抵抗の特徴を利用するものである。プリ
ント回路板または他のレベルのパッケージングへの取付
けを容易にするために、補強手段をパッケージ内に設り
゛ることもできる。低コストリードフレームパッケージ
８４のバリヤシール手段１１６はポリイミド材料で構成
することが好しく、接合手段ははんだバンブ材料で構成
することが好ましい。

低コストリードフレームパッケージ８４は、７’リント
回路板または他のレベルのパッケージングへ直接接続す
るために構成された高密度低コストリードフレームパッ
ケージも有することができる。

この高密度低コストリードフレームパッケージは、約０
．５１■（０，０２インチ）より十分に小さい繰返えし
パターンの細かいピッチの接合パッドを含む接合パッド
９６を有する半導体チップ８８を含むことが好ましい。

同様に、リードフレーム８６は細かいピッチの導電素子
を含むことができ、接合手段は細かいピッチの導電素子
を細かいピッチのパッドへ接続する手段を含むことがで
きる。この高密度低コストリードフレームのこの実施例
Ｈ１半導体チップ８８の上に配置されるパッド９６と、
約０．０７６〜０．２０３醪（約０．００３〜ｏ、ｏｏ
ｓインチ）のピッチで隔てられるリードフレーム導電素
子１００とを含むことが好ましい。導電素子１００のう
ち、保護手段９０の外側へ延長する部分は、約０、１０
２〜０．２５４　ｖｍのピッチで隔てることが好ましい
。

再び第１０図を参照して、低コストリードフレームパッ
ケージ８４を製造する方法について説明する。この方法
は、チップとの間の信号のやりとりをするためのパッド
９６を有する半導体チップ８８を用意する工程と、チッ
プ８８へ接続するリードフレーム８６を位置させる工程
とを含むことが好ましい。リードフレーム８６は、電力
用、接地用および信号用の導電素子１００の少くとも１
つを有することが好ましい。その導電素子は入力信号と
出力信号をパッド９６へ送る第１の端部１０１と第２の
端部１０２を有する。次に、予め形成されているはんだ
バンプ１６を用いて導電素子１００をチップパッド９６
へ接合することにより、チップオヨヒリードフレームパ
ッケージを形成する。次に、保護手段Ｔ６を置いて半導
体チップ８８とリードフレーム８６の部分との周囲をシ
ールし、かつ環境保護するとともに、他の装置へ接続す
るために、リードフレーム８６の他の部分を保護手段７
６から突き出させる。好適な製造方法は、半導体チップ
８８の周囲に置かれて室を形成する第１の囲み部材１１
２と第２の囲み部材１１３を有する保護手段７６を含む
。各囲み部材は、チップ８８と囲み部材１１２　、１１
３を独立に熱膨張サイクルさせるために、半導体チップ
８８から隔てられた室壁１１４を構成する内面を有する
ことが好ましい。更に、上記の装置を組立てる好適な方
法は、導電素子の第２の端部１０２を中間パッケージン
グなしにプリント回路板１３０へ接続する工程を含む。

以上述べた方法は、誘電体のようなテープ手段によシ分
離され、かつ保持される複数の導電素子を有するテープ
リードフレームを含むリードフレームを用いることを含
む。保護手段７６を設けることに加えて応力逃し手段１
２０を設けることもできる。更に具体的にいえば、低コ
ストリードフレームパッケージ８４の製造方法は、熱サ
イクル中にチップ８８と、リードフレーム８６と、保護
手段７６とへ加えられた熱応力によシひき起される機械
的疲労を逃すために、室の壁１１４と半導体チップ８８
の間に応力逃し手段１２０を位置させる工程も含むこと
が好ましい。

パッケージング技術の分野においては、型または活性装
置をリードフレームへ接合するために十分な費用が費さ
れる。このコストは型当りの必要とする接合の数が増加
することにより増大する。

型をリードフレームへ接合するために要する時間を短く
し、エネルギーを減少するために種々の提案が行われて
いるが、この方法の工程の代表的なパターンが工業上の
実務として現われている。第１１図はタブ組立の従来の
方法の概略を示すものである。この図に示されているよ
うに、第１のリードフレームを型に取付けねばならない
。次に、型は第１のリードフレームから切離され、パッ
ケージヘエボキシ樹脂により接合される。それから、第
１のリードフレームをパッケージへ取付け、その上にふ
たを溶接せねばならない。しかし、別の工程も必要であ
る。それらの工程には、型からパッケージを経て外部装
置へ至る導電路を設けるために、第２のリードフレーム
をパッケージへ接合する工程が含まれる。そうすると、
組立てられたパンケージは機能テストを行えるようにな
る。タブ組立体当り１０００個所をこえる接合を行う必
要があることは従来の技術においては普通であった。

本発明の低コストタブパッケージは従来の数多くのタブ
組立工程を識別し、無くすものである。実際に、第１２
図に示すように、本発明の低コストタブパッケージの工
程はより少く、組立てられる型当りの接合数は大幅に減
少させられる。とくに、第１２図に示すように、本発明
の低コストタブパッケージはリードフレームを型に取付
ける必要がある。それからチップはエポキシ樹脂によシ
パッケージへ接合される。次に、ふたがパッケージにシ
ールされる。これでパッケージは機能テストを行うこと
ができるようになった。第１０図に示すように、連続リ
ードフレームの周囲に保護手段を設けるという技術革新
により、従来の技術におけるようなほとんどの高性能チ
ップにおいて何方個所もの接合を行う必要がなくなる。

本発明が大規模なチップ製造法について及ぼす大きな衝
撃について簡単に測定できる。たとえば、従来の技術に
おける同一の相互接続要求と比較して無くされた接合数
のチップ当りの節減率は５０チをらくにこえ、信頼度は
大幅に向上する。チップ当りの接合数のこの大きな減少
のために、出願人は従来知られていない製造効率を達成
してそれらの装置を製造できた。

第１５Ｂ図は信号性能を向上させるために設計された別
のリードフレーム構造を示す。図示のように、高性能パ
ッケージングにおけるＳ／Ｎ比を高くするためにフィル
タリードフレーム組立体１６２が設けられた。好適なフ
ィルタリードフレーム組立体１６２は、半導体チップの
ような電子部品との間に、電力用、接地用および信号用
の導電路を少くとも１つ設けるための導電要素１６６を
有するリードフレーム１６４を含む。リードフレーム組
立体に対する電気的減結合を行うコンデンサ手段が設け
られる。リードフレーム１６４の電力導電素子と接地導
電素子の間に少くとも１つの減結合コンデンサ１６９を
コンデンサ手段が有することが好ましい。

典型的なリードフレーム装置における信号の忠実度は電
気的ノイズにより低下させられる。本発明のフィルタリ
ードフレームに従って構成された減結合コンデンサ１６
９の使用によりそのノイズをなくすか、最少にできる。

半導体チップの電力接続部と接地接続部のよシ近くに特
定の減結合コンデンサを設けることにより、そのコンデ
ンサのノイズ減少性能が高くなる。第１５Ａ図に示すよ
うに、従来の減結合コンデンサはプリント回路板とパッ
ケージに装着されるのが普通であった。しかし、第１５
Ｂ図に示すように減結合コンデンサ１６９ヲリードフレ
ーム１６４に直接取付けることにより、減結合コンデン
サは、減結合効果を最高にするためにそれぞれの電力接
続部と接地接続部にできるだけ近く配置される。はんだ
ペースト、はんだ予備形成、または導電性エポキシを使
用するというような、減結合コンデンサ１６９をリード
フレームの電力および接地用の導電素子１６６へ取付け
る種々の方法を利用できる。フィルタリードフレーム組
立体１６２は、導電素子１６６を分離する誘電体物質１
７３を有するテープリードフレームを含むことが好まし
い。導電素子１６６は鋼材料で構成することが好ましい
。

第１５Ｂ図に示すように、チップとの間で信号をやりと
りするためのインターフェイス領域１８０を有する半導
体チップ１７８を備える一体部品手段もフィルタリード
フレーム組立体１６２は含む。チップ１７８のインター
フェイス領域１８０と減結合コンデンサ１６９０間の間
隔を最小にして信号の減結合を行うために、チップイン
ターフェイス領域１８０の上に少くとも１個の減結合コ
ンデンサ１６９が位置させられるように、半導体チップ
１７Ｂをリードフレーム１６４へ接続することが好まし
い。

フィルタリードフレーム組立体１６２は保護手段７６を
更に含むことができる。テープリードフレムの一部を保
護手段１８５から突出させて他の装置へ接続できるよう
にして、半導体チップ１７８とテープリードフレーム１
６４の他の部分との周囲に封止された環境保護部を設け
るために保護手段７６は構成され、配置される。第１５
Ｂ図は、中間パッケージング彦しにプリント回路板ｆ９
０へ接続するために保護手段１８５から延長するリード
フレームの第２の端部を有するフィルタリードフレーム
組立体１６２を更に示す。たわみを持たせ、組立体の割
れすなわち破壊を阻止するために、フィルタリードフレ
ーム組立体１６２に開放領域を設けることができる。

次に説明する本発明のはんだの組成は、製造効率と性能
および信頼度を高くするために電子部品をパッケージン
グおよび接合する装置に関するものである。本発明に従
って軟かいはんだバンプ組成を用いることにより、電子
的パッケージの信頼度を大幅に向上できた。種々の組成
を利用できるが、広い温度範囲にわたって１つの固相冶
金学的状態を維持する組成物を使用することが好ましい
。

たとえば、非常に高い温度から室温より十分に低い温度
までの範囲の悪い動作環境に電子部品をさらすことは普
通である。そのような温度変化中に従来の多くの接合材
は固相と液相の間で相変化を行う。その相変化により金
属疲労が生ずる。これは明らかに望ましくない特性であ
って、そのような接合材を用いている装置と部品に信頼
度の大きな問題をひき起す。

本発明のはんだ組成は、電子的接合の分野において現在
用いられているはんだ接合材で経験されるよりも、はる
かに広い温度範囲において単一相の固体を維持する好適
なすず一部はんだ組成を示すものである。更に詳しくい
えば、すすを３重量％以下、鉛を９７重量％以上含む組
成を使用することにより、信頼度が十分に高い接合が得
られる。

たとえば、すすを１重量％含むはんだバンプを試験した
結果、すすを３〜６重量％というようにすすの含有率の
高いはんだバンブより信頼度が３倍であることが判明し
た。

次に、簡単にし之すず一部相図が示されている第１６図
を参照する。図示のすず一部組成は線ＡＢＣより上の温
度においては全く液体であって、完全な溶液である。し
たがって、線ＡＢＣ１はこの系の液相線と呼ばれる。し
たがって、■で示されている全ての領域は完全に液体で
ある。図でそれぞれβおよびαと記されている領域■と
■は固体溶液の領域である。与えられた組成の合金と与
えられた温度とがαとβの領域に入ると、それは一相で
ある。それらの領域の上限を形成する線ＡＤとＣＦは線
ＤＦと同様に固相線と呼ばれる。固相線ＡＤ、ＤＦ、Ｆ
’Ｃの下側の物質はいずれも完全な固体である。領域■
内の物質はαとβの種々の比の組合わせで構成される。

ｉＦＧｇＤＥの曲率は、領域■と■における固溶体中の
溶質（主な元素）の量が冷却とともに減少すること、お
よびその領域■がαとβが種々の構成で共存する二重相
で構成することを示す。図示のように、領域■と■は系
の固相線と液相線の間にあり、したがってそれぞれβプ
ラス液体およびαプラス液体で構成される。それらの領
域は通常はのり状の領域と呼ばれる。電子的接合のため
に最もよく知られているはんだ組成はこののり状の範囲
にある。しかし、βまたはαの固体結晶がすすと鉛の液
体溶液内で分配され、温度が降下するにつれて、液体は
第２の相を大量に溶解することはもはやできず、共融温
度に達するか、物質の残り（ｂａｌａｎｃｅ　）がαと
βの混合中で完全に凝固するまで、βとαのよシ多くの
結晶が形成される。

第１６図に示すように、破線Ｑは、鉛９０重量％、すず
１０重量％を含む合金を表す。この合金が高温の液体溶
液からより低い温度まで冷却する間に、その合金は種々
の冶金学的相を通る。最初の冷却時にその合金はのり状
の範囲にまず入シ、その範囲において合金は領域■にお
いてαの結晶形成を開始する。更に冷却すると、領域■
内で合金は固体α相の形で完全に凝固する。更に、合金
が線ＦＣを横切って一層低い温度まで冷却すると、固溶
体はもはやすすの全ては保持できず、β相が形成される
結果として、領域■におけるβとαの共存により示され
ている２つの相領域になる。

第１６図が爽に示すように、線Ｒにより表されている組
成、鉛９８重量％、すず２重量％、に類似する組成の場
合にだけ常温においてαの一相が存在する。実際に、そ
のようにすすの含有率が低い組成により最も広い範囲の
一相固体はんだ組成が得られる。その結果、すず含有効
が非常に低い合金から製造された軟かいはんだ接合材料
は、広い動作範囲中に冶金学的相変化を経験せず、した
がって接合材の信頼度を向上し、熱疲労に対する抵抗を
高める。

したがって、少くとも約−６５〜＋２００℃というよう
な広い温度範囲において一相固体状態を維持する導電性
電子部品高強度接合を行うために、軟かいはんだ接合材
料を利用することが好ましい。

好ましい軟質はんだ接合材料はすすと鉛の組成を有する
。したがって、−相同体α状態からほぼ０℃における二
相固体αプラスβ状態へ組成が変化するような値にすす
の重量パーセントがほぼ等しいか、またはその値より低
いような含有率のすすと鉛の組成であることが望ましい
。このような組成のすず一層はんだ接合材料は、電子部
品の間で予め形成されて置き、それからりフロー接合を
行うために構成されたはんだバンプを更に有する。

第１６図に示すように、はんだバンプ態様にできる好適
なはんだ接合材料は、熱サイクル安定範囲を最適にする
ために、すすを３重量−以下、鉛を９７重量−以上含む
。史に詳しくいえば、電子部品を相互に接続するために
用いる好ましいはんだバンプ材料はすず約０．５〜２重
量％、船釣９８〜９９．５重量係を含む。この好ましい
すず含有率内で製造された部品は、損傷を生ずることな
しに一６５℃から＋１５０℃まで１０００サイクル以上
熱サイクルを行った。これとは対照的に、すず含有率が
約３〜６重量−であるはんだ接合材料に対して以前に行
ったテストでは２００サイクルまたはそれ以下で損傷を
生じた。

本発明のはんだ組成に従った好適な軟質はんだ接合材料
の少くともいくつかの用途は米国国防総省軍用規格（Ｕ
、Ｓ、Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｄ＠ｆ＠ｎ５５Ｍ
１ｌｉｔａｒｙ　５ｔａｎｄａｒｄ）８８３に規定され
ている環境において使用するのに適する。したがって、
予め形成されたパンダ構造とすることができるはんだ接
合材料−が、米国国防総省軍用規格８８３方法１０１０
　Ｋよシ求められる、−６５〜＋１５０℃ノ温度で最少
１００熱サイクルよ９１桁多い熱サイクルに耐える導電
電子部品高強度接合のために得られる。

このはんだ接合材料の好適な成分含有率は、すず３重量
％以下、鉛９７重量％以上である。更に詳しくいえば、
そのはんだ接合材料は、すず約０．５〜２重量％、船釣
９８〜９９．５重量％を含むことが好ましい。

本発明のはんだの組成を説明する別のやシ方は、米国国
防総省軍用規格８８３方法１０１０にょシ求められてい
る、−６５〜＋１５０’Ｃの温度範囲にわたって最低１
００熱サイクルより１桁多い熱サイクルに耐え、かつ−
相同体状態からほぼ０℃における二相固体αプラスβ状
態へ組成が変化するような値にすすの重量％がほぼ等し
いか、またはその値より低いような含有率であるような
すすと鉛の組成を有する、導電性電子部品高強度接合用
のはんだ接合材料を得ることである。同様に、本発明は
、米国国防総省軍用規格８８３方法１０１０の一６５〜
＋１５０℃の熱サイクル要求に従う温度範囲にわたって
一相固体状態を維持するための組成を有し、電子部品を
相互に接続するために使用するはんだバンプ材料を開示
するものである。

先に述べたように、本発明のこの組成のはんだの使用に
は、従来知られていない、すなわち、電子ハラケージン
グ技術の分野において予測されなかったやり方で信頼度
の高い接合を行うために、半導体チップの上にはんだを
置くことを含む。

本発明のこの組成のはんだは、リードフレームを電子装
置へ接続するのに使用するために、高強度はんだバンプ
を予め形成された導電素子を有するリードフレーム組立
体を更に含む。このリードフレーム組立体は、電子装置
上の接合場所へ入力信号と出力信号を送るために、電力
導電素子と、接地導電素子と、信号導電素子の少くとも
１つを有するリードフレーム手段を含むことが好ましい
。

このリードフレームは、電子装置の接合場所へ選択的に
接合するために導電素子に予め形成されたはんだパンダ
も有することが好ましい。はんだバンプは、０〜１５０
℃の温度範囲にわたって１つの固相を保つための組成を
有することが好ましい。

あるいは、このリードフレーム組立体のはんだパンダの
成分含有率は、すず約０．５〜２重量％、鉛約９８〜９
９．５重量％とすることができる。更に、リードフレー
ム組立体のはんだバンプは０〜１５０℃の温度範囲にわ
たって１つの固相を維持するための組成と、すすを約０
．５〜２重量％、鉛を約９９．５〜９８重量％含む組成
とすることもできる。

上記のはんだバンプ組成特性のいずれかを有するリード
フレーム組立体は、導電素子を分離するための誘電体物
質を有するテープリードフレームも有することができる
。

このはんだ組成は、電力導電素子と接地導電素子および
信号導電素子の少くとも１つを含むＩＪ　＋ドフレーム
を用意する工程と、電子装置の接合場所に導電素子を選
択的に接合するための手段を得るためにはんだバンプを
導電素子に予め形成する工程とを備え、用意ができた時
に接合するバンプつきリードフレーム（ｂｏｎｄ　−ｗ
ｈｅｎ　−ｒｅａｄｙ　ｂｕ−ｍｐｅｄ　ｌａａｄｆｒ
ａｍｅ）を製造する方法を更に開示するものである。あ
るいは、用意ができた時に接合するバンプつきリードフ
レームを製造する上記方法の一部として予め形成すべき
はんだバンプのはんだバンプ組成は、すず約０．５〜２
重量％、鉛約９８〜９９．５重量−の組成を有すること
がで遣る。

実際に用意ができた時に接合するバンプつきリードフレ
ームを製造する好適な方法は、０〜１５０℃の温度範囲
にわ九って１つの固相を維持する組成と、すすを約０．
５〜２重量％、鉛を約９８〜９９．５重量％含む組成と
有するはんだバンプを含むことができる。

本発明のはんだ組成に従って低コスト高強度リードフレ
ームおよび半導体チップ組立体も得られる。好適な低コ
スト高度リードフレームおよび半導体チップ組立体は、
チップとの間で信号をやりとりするための接合場所を有
するリードフレーム手段を更に含む。この組立体は、半
導体チップ上の接合場所へ入力信号と出力信号を送るた
めに電力導電素子と、接地導電素子と、信号導電素子の
少くとも１つを含むリードフレーム手段を更に有する。

また、この低コスト高強度リードフレームおよび半導体
チップ組立体は、対応する導電素子と半導体チップ上の
接合場所の間でリフローされるはんだパンツを有するは
んだバンプ手段を含む。

はんだバンプの組成は、０−１５０１？：の温度範囲に
わたって１つの固相を維持するようなものであることが
好ましい。あるいは、はんだバンプの組成鉱、すずを約
０．５〜２重量％、鉛を約９８〜９９．５重量−とする
こともできる。しかし、本発明のこのはんだ組成に従う
更に別の低コスト高強度す＋ドフレームおよび半導体チ
ップ組立体は、０〜１５０℃の温度範囲にわたって１つ
の固相を維持する組成を有するはんだパンダは←プ手段
を含む。その組成はすすを約０．５〜２重量％と、鉛を
約９８〜９９．５重量％を含む。同様に、低コスト高強
度リードフレームおよび半導体チップ組立体を製造する
方法が得られる。この方法の好ましい工程は、チップと
の間で入力信号と出力信号をやりとすするための接合場
所を有する半導体チップを用意する工程と、半導体チッ
プ上の接合場所へ入力信号と出力信号を送るために電力
導電素子と接地導電素子および信号導電素子の少くとも
１つを有するリードフレーム手段を用意する工程と、対
応するリードフレーム導電素子と半導体チップ接合場所
の間に位置させられるはんだバンプであって、０〜１５
０℃の温度範囲にわたって１つの固相を維持する組成を
有するはんだバンプを用意する工程と、対応するリード
フレーム導電素子を半導体チップ上の接合場所へ接合す
るためにはんだバンプをリフローする工程とを備える。

上記の好適な方法におけるはんだバンプの組成は、０〜
１５０℃の温度範囲のみにわたって１つの固相を維持す
る特性を有することにより定められるのではなくて、す
すを約０，５〜２重量％、鉛を約９８〜９９．５重量％
含むようにすることができる。しかし、低コスト高強度
リードフレームおよび半導体チップ組立体を製造する更
に別の好ましい方法は、すすを約０．５〜２重量％、鉛
を約９８〜９９．５重量％含む組成を有するはんだバン
プを含む。その組成は、０〜１５０℃の温度範囲にわた
って１つの固相を維持する。

このはんだ組成の発明は、半導体チップの間で信号のや
りとりを行う接合場所を有する半導体チップを用意する
工程に続いて、半導体チップ上の接合場所へ入力信号と
出力信号を送るための電力導電素子と接地導電素子およ
び信号導電素子の少くとも１つを含むリードフレーム手
段を接合する工程と、０〜１５０℃の温度範囲で１つの
固相を維持する組成を有するはんだバンプを半導体チッ
プの接合場所に予め形成する工程と、半導体チップの接
合場所に予め形成されたはんだバンプを対応するリード
フレーム導電素子に整列させる工程と、はんだバンプを
リフローして対応するリードフレーム導電素子を半導体
チップの対応する場所に接合する工程とを有する、低コ
スト高強度リードフレームおよび半導体チップ組立体を
製造する方法を更に有する。この製造方法は、すすを約
０．５〜２重量％、鉛を約９８〜９９．５重量％含む組
成を有するはんだバンプも有することがある。

本発明のこのはんだ組成の更に別の好適な実施例は、半
導体チップとの間で信号をやりとりするための接合場所
を有する半導体チップと、チップの接合場所との間で信
号をやりとりするために電力導電素子と接地導電素子お
よび信号導電素子の少くとも１つを有するリードフレー
ムと、０〜１５０℃の温度範囲にわたって１つの固相を
維持するための組成を有し、半導体チップ上の接合場所
へ選択的に接合するためにリードフレーム導電素子へ予
め形成されるはんだバンプを含む接合手段とを備える低
コスト高強度半導体チップおよびリードフレーム組立体
キットを有する。それらのはんだバンプは、すすを約０
．５〜２重量％、鉛を約９８〜９９．５重量％含む組成
も有することができる。

あるいは、この組立体キットは、半導体チップ上の接合
場所に選択的に接合するためにリードフレーム導電素子
に予め形成されるはんだパンクを有する接合手段を有す
ることもできる。はんだパンダは、すすを約０５〜２重
量％、鉛を約９８〜９９．５重量％含むことができる。

電子部品のパッケージングおよび接合の分野における一
層の進歩は下記の改良した炉接合構造および方法を含む
。

電子部品の接合の基本的な炉接合技術が良く知られてい
る。接合すべき装置が、導電素子の加熱および小さい力
による接合のために、炉の中に入れられる。しかし、接
合される各種の導電素子へ不等な圧縮力が加えられると
いう問題がしばしば起る。この不均一な接合力が加えら
れた結果としである導電素子が過大に圧縮され、他の導
電素子が不十分に圧縮されることがしばしば起る。各場
合に、パッケージ全体の信頼度が低下する。したがって
、本発明は、従来技術における圧縮の問題が起ることな
しに、半導体チップへリードフレームの導電素子を制御
しつつ圧縮炉接合する手段を提供するものである。とく
に、第１７図に示す接合装置２０８が設けられる。この
接合装置は、半導体チップを支持するチップ支持面を有
する保持部材を含む保持手段と、半導体チップ上の接合
場所にリードフレームの導電素子を正確に位置させる位
置ぎめ手段と、導電素子を加熱し、その導電素子をチッ
プ接合場所にリフロー接合するための炉を含む炉加熱手
段とを有する。

第１７図に示すように、代表的な炉接合サイクルは炉手
段を有する。この炉手段は、保持部材２１２の内部に保
持されている導電素子と半導体チップを加熱するために
構成されたベルト炉２１０を有することが好ましい。ベ
ルト炉２１０は、保持部材２１２をベルト炉２１０の中
を通って送るベルト部材２１５を有することが好ましい
。好適なベルト炉２１０は、導電素子を接合すべきチッ
プ上の場所を囲む中性または還元性の雰囲気を生ずる手
段を含む。それによりその中性または還元性の雰囲気は
材料のフラックスなし接合を行えるようにする。

第１８図に示すように、保持部材２１２の中に半導体チ
ップを位置させる手段が設けられる。半導体チップ２２
３を一時的に保持し、リードフレーム２２６の導電素子
２２５との精密位置合わせを容易にするための真空を生
ずる真空手段が室２２０の内部に設けられる。室２２０
により、保持部材２１２の熱保持部分にチップ２２３が
さらされることも最少限におさえる。位置ぎめ手段は、
炉２１０の中でチップを加熱する前に、位置させられて
いるチップ２２３とリードフレーム２２６をきつく固定
するために、力の矢印Ｊで示されている固定ばね組立体
も有する。接合装置２０８を位置ぎめする手段は、リー
ドフレーム２２６に整列して係合するように構成および
配置された整列部材２３０も有する。また、図示のよう
に、整列穴２３３をあけられた表面２３２が保持部材２
１２に設けられる。整列部材２３０を滑り可能状態で受
けるように整列穴２３３を構成し、配置することが好ま
しい。第１８図に示すように、整列部材２３０と整列穴
の相互作用により、チップ２２３の接合場所に対する導
電素子２２５の粗整列が行われる。

第１７図に示されている保持部材２１２は、リードとパ
ンダの整列を維持し、かつはんだバンプ２３５と導電素
子２２５の間に求められている接触を行うための手段を
有する。はんだバンプ２３５と導電素子２２５の間の接
触は硬いインサートまたは形が一致するインサートを用
いて行われる。硬いインサート２４０は軟かいはんだバ
ンプを用いる用途に使用するために構成および配置され
る。チップ２２３の上方に垂直に配置されている導電素
子２２５の上にインサート２４０を置くことが好ましい
。したがって、硬いインサー）　２４０は重力で生じた
圧縮力をリードフレームに加えて、全ての導電素子２２
５がチップの適切な接合場所に十分に接触するようにす
る。導電素子２２５の上に硬いインサート２３０を置く
ことの制御される圧縮作用は、導電素子２２５が最初は
平でないこと、およびチップ２２３に形成されているは
んだバンプ２３５の高さの違いとは独立に、各導電素子
２２５と半導体チップ２２３の−様な接合を促進する。

好ましいインサート材料には、優れた熱絶縁性を有する
石英材料が含まれる。本発明の接合装置２０８を用いる
時は、チップ２２３に対する導電素子２２５の垂直高さ
を維持するためにスタンドオフ手段２４２を設けること
が望ましい。

あるいは、チップ表面２４４の上の導電素子の高さを維
持するために硬い接合材料を利用できる。

しかし、硬い材料を用いると、圧縮接合力が加えられ九
時にチップ２２３に割れその他の損傷が生ずることにな
る。し九がって、第１９図に示すように、形が一致する
インサート２４８を利用できる。

そのインサート２４８は、硬い材料で作られてチップ２
２３の上に設けられたバンプの高さの違いを吸収するた
めに公称インサート圧縮を許すことを除き、硬いインサ
ート２４０と同様に機能するように構成、配置される。

この特徴により、製造中に部品が損傷を受ける１つの原
因がなくなり、したがって、本発明に従って製作された
部品の信頼度が高くなる。リフロー可能なはんだバンプ
が予め形成されている導電素子で接合装置２０８を利用
できる。予め形成されるリフロー可能なはんだバンプは
、前記し、かつチップ２２３の上に示されているものと
して構成することもできる。また、効率を良くし、工具
の使用を減少するために、インサート２４０と２４８を
容易に互換できる。

接合作業中にはんだバンプ２３５を囲んでいる中性雰囲
気または還元性雰囲気内で本発明の炉接合を利用する時
に材料の節約と、部品をきれいにすることが強められる
。この方法が窒素雰囲気中で行われると、フラックスな
しで接合を行うことができる。

したがって、半導体チップをリードフレームの導電素子
へ制御しつつ圧縮炉接合する方法が得られる。この方法
は、デツプ支持面２２２を有する保持部材２１２に複数
の接合場所を有する半導体チップ２２３を置く工程と、
リードフレーム２２６の導電素子２２５をチップ接合場
所へ接続する接合材料を予め形成する工程と、リードフ
レームの導電素子を半導体チップ上の接合場所に整列さ
せる工程と、リードフレームの導電素子をチップ接合場
所へ向って動かして、接合材料が導電素子とチップ接合
場所に接触するようにする工程と、接合材料をり７０−
温度まで加熱する工程と、接合材料を冷却して接合作業
を終る工程とを有する。この方法は、接合作業中に接合
材料を囲む中性または還元性の雰囲気を製造する工程も
有する。また、半導体チップを位置させる工程は、保持
部材の中に延長している室の上のチップ支持面の上にチ
ップを置く工程と、チップをリードフレームの導電素子
に整列させる間チップを一時的に保持するための真空を
発生する工程と、組立体を加熱する前にリードフレーム
の導電素子との整列状態にチップを固定する工程も含む
ことが好ましい。予め形成された接合材料を位置させる
工程は、予め形成されたはんだバンブをリードフレーム
の導電素子または半導体チップの接合場所の上に位置さ
せる工程を含むことができる。

フラックスなし炉接合を利用できない時は、本発明のフ
ラックス剤が更に別の手段で接合法を改良できる。たと
えば、このフラックス剤の好ましい成分が安価で、容易
に入手でき、かつ容易に混合できるから、このフラック
ス剤はとくにコスト面で効果的である。更に、従来の７
ラツクス剤で接合された後でその接合された表面をきれ
いにするための費用を大幅に低減できる。その理由は、
従来のフラックス剤では一般に起る炭化が、本発明のフ
ラックス剤では最少またはほとんどなくなるからである
。金を接合材料に用いると７ラツクス剤の使用は一般に
不用である。しかし、通常の雰囲気中ではんだ接合を用
いると、接合側で接合するために酸化物のない表面を促
進するためにフラックスを使う必要がある。塩化アンモ
ニウム、塩化亜鉛、塩化水素のような活性化されたフラ
ックス、またはその他の周知の活性化剤は一般に極めて
酸性で、有毒なことである。活性化されたフラックスの
使用後にしばしば残る残渣は部品を腐蝕したり、その他
の困難をひき起したりする。これとは対照的に、油とロ
ジ／を含む好適なフラックス剤を用いると十分に不活性
な残渣が残る。その残渣は部品の表面に残った場合にも
、上記の活性化され九フラックス剤に伴う諸問題をひき
起すことはない。フラックスが炭化し、かつ腐蝕性の残
渣が残る問題に対する従来の解決法は、７ラツクスまた
はフラックス成分に組合わされたアルコール成分を用い
ることを含んでいた。しかし、アルコールは蒸発しやす
く、そのためにそれの効果は低下する。水とホワイトロ
ジンを含んでいるフラックス剤にインプロピルアルコー
ルが用いられると、タブ付着作業中に７ラツクスはしば
しば乾いて固着するから、それをきれいにすることは不
可能ではないまでも困難である。炭化したフラックスは
イオン汚染の原因となることが判明しており、それでな
くとも審美上の問題が起る。本発明の７ラツクスは、接
合領域での炭化の問題を解決するためにロジンと油の組
合わせを利用することが好ましい。

好適なフラックスは、安価で、入手が容易であシ、通常
は危険でない材料を含むことが好ましい。

好ましいフラックスは容易に混合および使用でき、かつ
接合場所から容易に除去できる。このフラックスは、は
んだを表面に接合するために必要な温度よりなるべく高
い発火温度を有する油または油の組合わせを含むから、
従来の７ラツクスでは燃焼の結果としてしばしば生ずる
炭化した残渣は大幅に減少するか、なくなる。好ましい
フラックスは、油を約５〜９５重量％、好ましくはｌＯ
〜９０重量％、よシ好ましくは２０〜８０重量％、更に
好ましくは３０〜７０重量％を含み、ロジンを約５〜９
５重量％、好ましくは１０〜９０重量−１なお好ましく
は２０〜８０重量％、更に好ましくは３０〜７０重量％
含む。ロジンに油を添加すると７ラツクスの粘度が調節
されることにより、取扱いと、出すことが容易になる。

しかし、油を添加すると、はんだづけ中の酸化物の形成
を減少させるロジンの効果を低下させることは認められ
なかった。実際に、油を添加するとロジンの効果が強く
なり、とくに、細かい幾何学的間隔を有する構造に用い
るとそれの効果は高くなる。更に、接合作業における温
度上昇中に、フラックス混合物中の油とロジンのそれぞ
れの割合がほぼ同じである点で、この成分の組合わせの
安定性は重量である。

好ましい油塵は発火温度が少くとも約３７５℃のもので
ある。比較的高い発火温度を有する油を選択することに
より、接合中にフラックスが炭化する傾向は低くなる。

したがって、油またはそれの組合わせの発火温度がなる
べく少くとも約３７５℃である油またはそれの組合わせ
を利用できる。好ましい油は、食用油、魚油、動物油等
またはそれの組合わせより成る群から選択できる。好適
な油またはそれの組合わせの発火温度は少くとも約３９
０℃が好ましく、より好ましくは約４００℃、もつと好
ましくは約４１５℃、−層好ましくは約４２５℃である
。使用するために上記の群から選択される油の発火温度
は少くとも約４３０℃であることが最も好ましい。食用
油を用いる時は、落花生油、ひまわシ油、ナタネ油、大
豆油、コーン油、キャスター油等より成る群から選択す
ることが好ましい。高い発火点を示す他の周知の油も利
用できることがわかるであろう。最も好ましくは、食用
油は落花生油であって、それの発火点は少くとも約４３
０℃である。

好ましいフラックス剤中のロジンの重量比が５０チに近
づくにつれて、好ましい７ラツクス剤の利点が一層十分
に完全に実現されると一般に信ぜられている。たとえば
、ロジンの含有率が５０優に近づくとフラックス剤の流
動性が高くなって、出すのと、使用が容易になる。更に
、ロジンの重量比が高くなるにつれて、接合中のフラッ
クスの耐炭化性が一層明らかとなり、生ずる炭の量が減
少するものと信ぜられている。したがって、好ましい７
ラツクスはロジンを少くとも３０重量％、好ましくは約
４０重量％、もつと好ましくは約５０重ｉ１％である。

更に、ロジンと油との重量％の比は少くとも約０．１が
好ましく、より好ましくは約０．５、もつと好ましくは
約０．７５、更に好ましくは、０，９、−層好ましくは
０，９５、最も好ましくは約１である。

好ましいフラックスに用いるロジンは十分に不活性で、
活性化されないロジンが好ましい。好ましいロジンは数
多くの出所から市販されている水出（ｖａｔｓｒ　ｗｈ
ｉｔ・）ロジンである。しかし、不活性化特性を示す他
のロジンも使用できる。好ましい油とロジンの組合わせ
により、電子部品に使用するのに好ましく、かつそれに
接触する人に一般に有害でない非腐蝕性で、有毒でない
フラックスが得られる。また、電子的な安全さおよびそ
の他の理由から、意図する用途が非活性化ロジンを必要
としない時は、このフラックスは好ましい油の組成に適
合する、活性化ロジンを含むことができる。

この７ラツクス剤の好ましい例は炭化をほとんどなくし
、接合作業中の炭化残渣の発生がないから、はんだづけ
面の掃除ははるかに容易である。

それらの表面は、暖め九キシレン、ドライアセトン等の
ような比較的穏やかな洗剤を用いて容易に掃除できる。

導電素子をはんだで接合する方法も得られる。

この方法は、接合すべき表面にはんだと７ラツクスを置
く工程を含むことが好ましい。そのフラックスは、油を
約５〜９５重量％、ロジンを約５〜９５重量襲含むこと
が好ましい。次の工程は、表面と、はんだと、フラック
スの少くとも一方を、フラックスの炭化が最少であるよ
うな約２５０〜４００℃の温度まで過熱することである
。接合は約２５０〜４００℃、好ましくは３００〜４０
０℃の温度でほぼ起ると信ぜられ、かつ比較的高い発火
点を有する油を含ませることによりそれらの温度におけ
る炭化が最少限に抑えられるものとすると、従来のフラ
ックスで見られた炭化作用は大幅に減少またはなくすこ
とができる。

例１ 発火温度が４４３℃である市販の落花生油と、「アルフ
ァ（Ａｌｐｂｌ＆）５００２　Ｊという商品名で販売さ
れている水口ロジンとを同じ重量ずつ混合し、ガラス混
合機中で適度な速さで約２分間攪拌した。その結果得ら
れたフラックスは滑らかで、粘性があり、容易に出すこ
とができた。そのフラックスをリードフレームの表面に
塗布し、その表面の近くではんだを３２５℃のりフロー
温度まで加熱したが炭化はほとんど起らなかった。

【図面の簡単な説明】

第１図は代表的なリードフレーム組立体の斜視図、第２
図は導電素子にはんだバンプが予め形成されている代表
的なリードフレーム組立体の斜視図、第３図ははんだづ
けバンプされている移転基板の分解斜視図、第４Ａ図は
空所と、それらの空所内のはんだペレットとともに示す
移転基板の平面図、第４Ｂ図ははんだペレットが移転基
板の空所内に入れられている様子を示す第４Ａ図の４Ｂ
−４Ｂ線に沿う側面図、第５図は半導体チップの対応す
る接合パッドの上に位置させられている導電素子にはん
だバンプが予め形成されているリードフレーム組立体の
分解斜視図、第６図ははんだバング材料の付着に関連す
る従来の半導体チップ製造サイクル工程を表す流れ図、
第７Ａ図ははんだ材料が付着されている移転基板の斜視
図、第７Ｂ図は代表的な半導体チップへのはんだバンプ
の移転に続く、第７Ａ図に類似のはんだバングされた移
転基板の側面図、第８Ａ図はチップ表面の上に置かれた
従来の非リフローめっきされたバンプの側面図、第８Ｂ
図は不均一なバンプ寸法を示す従来のりフローめっきさ
れたバンプの側面図、第８Ｃ図は好ましい高歩留り、高
密度はんだバンプのリフロー前の側面図、第８Ｄ図は第
８Ｃ図に示されているはんだバングのリフロー後の側面
図、第９図は積重ねられたリードフレーム組立体と保護
手段の側面図、第１０図は低コストタブパッケージおよ
び保護手段の側面図、第１１図は代表的な従来のリード
フレームとチップの組立法の流ｎ図、第１２図は好まし
い低コストタブパッケージリードフレームとチップの組
立法の流れ図、第１３Ａ図は角ばって曲げられた応力逃
し手段の平面図、第１３Ｂ図は曲りくねった応力逃し手
段の平面図、第１３ｃ図はアーチ状応力逃し手段の側面
図、第１４図は積重ねられたテープリードフレーム組立
体の側面図、第１５Ａ図はリードフレームとチップの組
立体の外部でプリント回路板に取付けられているコンデ
ンサを示す従来の代表的なリードフレームとチップの組
立体の線図、第１５Ｂ図は部分的に保護手段の中にあり
、次のレベルのパッケージングに装着されたフィルタリ
ードフレーム組立体の側面図、第１６図はすず一層組成
を示す相対温度図、第１７図は代表的なベルト炉接合機
構の側面図、第１８図は軟かいはんだバンプ接合を一様
に行うために硬いインサートを用いて構成されたリード
フレームとチップ保持装置の側面図、第１９図は硬いバ
ンブ接合を一様に行うために形が一致するインサートで
構成され念リードフレームとチップ保持装置を示す８１
８図に全射的に対応する拡大側面図である。 １０．５４，１６４・・・・リードフレーム、１２゜６
２　、２２５　・・・・導電素子、１４・・・・誘電体
、１６・・・・はんだバンプ、２０・・・・移転基板、
２２・・・・移転面、６６・・・・はんだバンク、７６
　、９０−・・・保護手段、９６・・・・パッド、１１
２　、１１３・・・・囲み部材、１１６・・・・バリヤ
シール手段、１２０・・・・応力逃し手段、２１２・・
・・保持部材、２０８・・・・接合装置、２３０　、２
４０・・・・インサート。

Claims (8)

【特許請求の範囲】
1. （１）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを含む前面および後面を有する半導体チップと
   、 ｂ）入力信号と出力信号をパッドへ送るための第１の端
   部と第２の端部をそれぞれ有する電力導電素子と、接地
   導電素子と、信号導電素子とを有するリードフレームと
   、 ｃ）導電素子の第１の端部と第２の端部をパッドへ選択
   的に接続する接合手段と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止し、環境保護し、かつ、他の装置へ接続するために、
   リードフレームの他の部分が保護手段から突出るように
   する保護手段と、 を備えることを特徴とするピッチ回路へのチップの直接
   接続を可能にする低コスト高性能半導体チップ組立体。
2. （２）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを有する半導体チップと、 ｂ）入力信号と出力信号をパッドへ送るための電力導電
   素子と、接地導電素子と、信号導電素子とを有するリー
   ドフレームと、 ｃ）導電素子をパッドへ選択的に接続する接合手段と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、リードフレームの他の部分が保護手段から突出るよ
   うにする保護手段と、 を備え、この保護手段は、 ｉ）半導体チップと外囲器手段を独立して熱サイクルを
   行えるようにするために半導体チップから隔てられた内
   部室壁を有する外囲器手段と、ｉｉ）室の壁と半導体チ
   ップの間に位置させられ、熱サイクル中にチップと、リ
   ードフレームと、保護手段とに加えられる熱応力により
   ひき起される機械的疲労を逃す応力逃し手段と、 を備えることを特徴とする低コストリードフレームパツ
   ケージ。
3. （３）、ａ）半導体チップとの間で信号をやりとりする
   ために、約５１ｍｍ（０．０２インチ）より十分に小さ
   い、パターン繰返えしを持つ細かいピッチの接合パッド
   を有する半導体チップと、 ｂ）入力信号と出力信号をパッドへ送るための細かいピ
   ッチの電力導電素子と、細かいピッチの接地導電素子と
   、細かいピッチの信号導電素子とを有するリードフレー
   ムと、 ｃ）細かいピッチの導電素子を細かいピッチのパッドへ
   選択的に接続するための複数のはんだバンプを有する接
   合手段と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、リードフレームの他の部分が保護手段から突出るよ
   うにする保護手段と、 を備えることを特徴とするプリント回路板へ直接接続で
   きるようにする高密度低コストリードフレームパッケー
   ジ。
4. （４）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを有する半導体チップと、 ｂ）入力信号と出力信号をパッドへ送るための電力導電
   素子と、接地導電素子と、信号導電素子とを有するリー
   ドフレームと、 ｃ）半導体チップ中に不働態化割れを生ずることなしに
   、リードフレームの導電素子をパッドへ選択的に接続す
   る小さい力の接合手段と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、リードフレームの他の部分が保護手段から突出るよ
   うにする保護手段と、 を備えることを特徴とする小さい力で接合される低コス
   トリードフレームパッケージ。
5. （５）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを有する半導体チップを用意する工程と、ｂ）
   入力信号と出力信号をパッドへ送るための第１の端部と
   第２の端部をおのおの有する電力導電素子と、接地導電
   素子と、信号導電素子とを有するテープリードフレーム
   を位置させる工程と、ｃ）予め形成されたはんだバンプ
   を用いて導電素子をパッドへ選択的に接続することによ
   りチップとリードフレームパッケージを形成する工程と
   、ｄ半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、リードフレームの他の部分が保護手段から突出るよ
   うにするために保護手段を置く工程と、 を備えることを特徴とする低コストリードフレームパッ
   ケージを製造する方法。
6. （６）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを有する半導体チップを用意する工程と、ｂ）
   入力信号と出力信号をパッドへ送るための電力導電素子
   と、接地導電素子と、信号導電素子とを有するリードフ
   レームを位置させる工程と、ｃ）導電素子をチップパッ
   ドへ接合することによりチップとリードフレームパッケ
   ージを形成する工程と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、テープリードフレームの他の部分が保護手段から突
   出るようにするために保護手段を置く工程と、 を備えることを特徴とするプリント回路板への直接接続
   を可能にする低コスト高性能半導体チップパッケージを
   製造する方法。
7. （７）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを有する半導体チップを用意する工程と、ｂ）
   入力信号と出力信号をパッドへ送るための電力導電素子
   と接地導電素子と、信号導電素子とを有するリードフレ
   ームを位置させる工程と、ｃ）リードフレーム導電素子
   をチップパッドへ選択的に接続することによりチップと
   リードフレームパッケージを形成して、半導体チップ中
   の不働態化割れをほぼ無くす工程と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、リードフレームの他の部分が保護手段から突出るよ
   うにするために保護手段を置く工程と、 を備えることを特徴とする小さい力で接合された低コス
   トリードフレームパッケージの製造方法。
8. （８）、ａ）半導体チップと信号のやりとりを行うため
   のパッドを有する半導体チップを用意する工程と、ｂ）
   導電素子へ取付けられた予め形成されたはんだバンプを
   有するリードフレームを用意する工程と、 ｃ）予め形成されたはんだバンプが対応する半導体チッ
   プパッドに整列させられるようにリードフレームを位置
   させる工程と、 ｄ）半導体チップとリードフレームの部分との周囲を封
   止して環境保護を行い、かつ、他の装置へ接続するため
   に、テープリードフレームの他の部分が保護手段から突
   出るようにするために保護手段を置く工程と、 を備えることを特徴とする小さい力で接合された低コス
   トリードフレームパッケージの製造方法。