JPH03141712A

JPH03141712A - 演算増幅器

Info

Publication number: JPH03141712A
Application number: JP2193790A
Authority: JP
Inventors: Miki Moyal; ミキ・モイアル
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1989-07-21
Filing date: 1990-07-20
Publication date: 1991-06-17
Also published as: EP0409448A3; DE69033024D1; EP0409448A2; DE69033024T2; US4972157A; EP0409448B1; ATE178436T1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の背景この発明は、一般的には複数個の入力電圧源により与え
られた入力電圧を検出するために配置される演算増幅器
に向けられるものである。この発明は、より特定的には
、複数個の入力電圧源の所与の工つを選択するための内
部スイッチ手段を含むような演算増幅器に向けられる。

近代的な電子回路において、演算増幅器はかなりの使用
を見出だす。そのような増幅器は、一般的には、電圧検
出入力と、基準入力とを含み、さらにこれら電圧検出入
力および基準入力を介して与えられた検出された入力電
圧に比例した出力電圧を与える複数個の増幅段階とを含
む。

演算増幅器の多くの応用において、多数の異なった源か
ら誘導される入力電圧を検出するために演算増幅器は使
用されることは、有利である。従来、演算増幅器の様々
な入力電圧源および電圧検出入力の間に配置されて、入
力電圧源を一度に工つずつ演算増幅器の電圧検出入力に
選択的に結合するための、スイッチを設けることが、通
例てある。

演算増幅器は、集積回路において度々利用される。処理
の両立性を維持するために、入力電圧源を選択するため
のスイッチは、慣例上集積回路における残りの回路と同
一の技術を用いることにより実現化される固体のスイッ
チである。

そのような配置は一般的には成功しているが、たとえば
複数個の電界効果トランジスタにより実現化される固体
のスイッチは分布または寄生容量を有する、という事実
の結果として、問題が存在する。分布容量は、集積回路
の電源からのノイズを演算増幅器の入力に結合する結合
経路を、与える。そのノイズは、演算増幅器の様々な段
階により増幅され、かつ演算増幅器の出力において現わ
れる。開ループ構造において、演算増幅器の第１の増幅
段階は一般的にすべての段階の最も高い利得を有し、か
つ約１００の利得を有することができるので、入力スイ
ッチ容量から結果として生ずる演算増幅器の入力におい
て存在するノイズは少なくとも１００のファクタだけ増
幅される。これは、そのような演算増幅器構造の有用性
を制限することがあり得る。

この発明によって、これらの問題は、演算増幅器の内部
に第１の増幅段階の後で様々な入力源のためのスイッチ
ングを用いることにより、克服される。結果として、演
算増幅器の出力におけるノイズは、少なくとも演算増幅
器の第１の増幅段階の利得に等しいファクタだけ減少さ
れる。

したがって、この発明の一般的な目的は、複数個の入力
電圧源により与えられた入力電圧を検出するために利用
されることができる、新しくかつ改良された演算増幅器
構造を提供することである。

この発明のさらに他の目的は、様々な入力端子源の間の
スイッチングが、演算増幅器の第１の増幅段階の後で、
第１の増幅段階の出力においておよびこの故に演算増幅
器の出力において結果として生ずるノイズの構成要素を
実質的に減少するために行なわれるような、演算増幅器
構造を提供することである。

この発明のさらに他の目的は、様々な入力電圧源を選択
するためのスイッチング手段が集積回路の他の回路と両
立できるような、集積回路における使用のための演算増
幅器を提供することである。

発明の概要この発明は、第１のならびに第２の電圧検出入力、共通
入力および出力を有する第１の増幅段階と、入力および
出力を含む第２の増幅段階とを含む、演算増幅器を提供
することである。演算増幅器は、第１の段階の出力およ
び第２の段階の入力の間に配置されて、第１の入力にお
ける入力信号から結果として生ずる第１の段階の出力に
おける増幅された信号を第２の段階の入力に、または第
２の入力における入力信号から結果として生ずる第１の
段階の出力における増幅された信号を第２の段階の入力
に選択的に結合するためのスイッチ手段を、さらに含む
。

この発明は、さらに第１の電圧検出入力および第１の出
力を有する第１の増幅器部分と第２の電圧検出入力およ
び第２の出力を有する第２の増幅器部分とを含む、第１
の増幅段階を含む、演算増幅器を提供する。第１のおよ
び第２の増幅器部分は、共通入力を有する。演算増幅器
は、入力および出力を有する第２の増幅段階と、第１の
増幅段階および第２の増幅段階の間に結合されて第１の
出力を第２の段階の入力にまたは第２の出力を第２の段
階の入力に選択的に結合するためのスイッチ手段とを、
さらに含む。

新規であると信じられるこの発明の特徴は、前掲の特許
請求の範囲において特別に述べられる。

この発明は、そのさらに他の目的および利点とともに、
そのうちのいくつかの図において類似の参照符号か同一
のエレメントを同定する、添付の図面に関連してとられ
た以下の説明を参照することにより、最もよく理解する
ことができる。

好ましい実施例の説明さて、第１図を参照すると、それはブロック図の形態に
おいて、この発明を実施する演算増幅器１０を例示する
。演算増幅器１０は、−船釣には第１の増幅段階１２、
スイッチ手段１４、第２の増幅段階１６および第３の増
幅段階１８を含む。

第１の増幅段階１２はたとえば１００の利得を有しても
よく、第２の増幅段階はたとえば５０の利得を有しても
よく、かつ第３の増幅段階ｔ８はたとえば「１」の利得
を有してもよい。

第１の増幅段階１２は、第１および第２の増幅のサブス
テージまたは部分２０および２２を、それぞれに含む。

第１の増幅部分２０は、第１の電圧検出入力２４、基準
入力２６および第１の出力２８を含む。第２の増幅部分
２２は、第２の電圧検出入力３０．基準入力３２および
第２の出力３４を含む。基準入力２６および３２は、演
算増幅器１０の共通入力３６を形成するように、−緒に
結合される。

第１の電圧検出入力２４は、第１の入力電圧源（示され
ない）に結合されるように適合される端子３８に結合さ
れる。第２の電圧検出入力３０は、類似の態様において
第２の入力電圧源（示されない）への接続のために適合
される端子４０に結合される。

スイッチ手段１４は、第（の増幅段階１２の出力および
第２の増幅段階１６の入力４２の間に結合される。スイ
ッチ手段１４は、Ｎチャネル電界効果トランジスタ４４
および４６を含む、固体のスイッチを含む。トランジス
タ４４は、第１の出力２８および第２の増幅段階１６の
入力４２の間に直列の関係において結合される。同様の
態様において、トランジスタ４６は、第２の出力３４お
よび第２の増幅段階１６の入力４２の間に直列の関係に
おいて結合される。スイッチ手段１４は、インバータ５
つを介してトランジスタ４６のゲートにおよびトランジ
スタ４４のゲートに直接に結合される、制御入力４８を
さらに含む。

第２の増幅段階１６は、第３の増幅段階１８の入力５４
に結合される、出力５２を含む。第３の増幅段階１８は
、演算増幅器１０の出力５８に結合される、出力５６を
有する。従来の態様において、演算増幅器の出力５８は
、ｒｌＪの利得の構造において電圧フィードバックを与
えるために、演算増幅器１０の共通のまたは基準の入力
３６に結合される。

動作において、端子３８における第１の入力電圧源の電
圧を検出することが望まれるときには、ローの論理レベ
ルが制御入力４８の上に印加される。これは、インバー
タ５０により与えられる反転によって、トランジスタ４
６のゲートがローになり、かつトランジスタ４４のゲー
トがハイになるようにさせる。トランジスタ４４のゲー
トにおけるハイの論理レベルまたは電圧は、第１の出力
２８を第２の増幅段階１６の入力４２に結合するように
、トランジスタ４４をオンにするであろう。

ただ端子３８に結合された第１の入力端子源の電圧だけ
が演算増幅器１０により検出されるように、制御入力４
８の低い電圧はトランジスタ４６がオフになるようにさ
せる。

制御入力４８における制御信号がハイのレベルであると
きは、インバータ５０により与えられる反転によってト
ランジスタ４６のゲートはハイのレベルであり、かつト
ランジスタ４４のゲートはローのレベルであるであろう
。これは、トランジスタ４６がオンになり、かつトラン
ジスタ４４がオフになるようにさせる。結果として、こ
れらの条件の下に、ただ端子４０に結合された第２の入
力電圧源により与えられた電圧だけが演算増幅器１０に
より感知される。

スイッチ手段１４が第１の増幅段階１２の出力および第
２の増幅段階１６の入力の間に配置されるという事実に
は、特に注目されたい。前に述べられたように、電界効
果トランジスタのような固体のスイッチを組入れるスイ
ッチ手段は、図において点線により示されかつ参照符号
６０により参照される、分布または寄生容量を提示する
。分布または寄生容１ｔ６０は、電界効果トランジスタ
のソースおよびゲート、ドレインおよびにゲートの間に
存在する。従来の実現化例においては、スイッチ手段Ｌ
４に類似したスイッチ手段が演算増幅器への入力におい
て位置され、かつその寄生容量が、集積回路の電源にお
いて電源および第１の増幅段階への入力の間に起るノイ
ズのための経路を与えている。この故に、従来の構造に
おいて、そのようなノイズは、第１の増幅段階によりた
とえば１００でもよいその利得に等しいファクタたけ増
幅される。

この発明に従って第１図のスイッチ手段１４が、第１の
増幅段階工２の出力および第２の増幅段階１６の入力の
間に配置されるという事実によって、電源ノイズは第１
の増幅段階１２により増幅されない。結果として、演算
増幅器の出力５８において現われるノイズは、第１の増
幅段階■２の利得に等しいファクタだけ、かっこの好ま
しい実施例に従って１００のファクタだけ減少される。

次に第２図を参照すると、それは、詳細な概略回路図の
形状において、第１図において例示された演算増幅器１
０の特定の実現化例を例示する。

第２図の演算増幅器１０は、ＣＭＯ３技術を利用する集
積回路の形状において実現化される加入者ライン可聴イ
ンターフェイス回路における使用のために、特に適合さ
れる。そのために、演算増幅器１０は複数個のＮチャネ
ルおよびＰチャネル電界効果トランジスタを含むことが
、注目されるであろう。やはりわかるであろうように、
スイッチ手段の実現化が残りの演算増幅器回路の処理と
両立できる態様において達成されるように、スイッチ手
段はＮチャネル電界効果トランジスタを含む。

ＣＭＯ３電界効果トランジスタ技術において通例である
ように、Ｐチャネル電界効果トランジスタの本体は＋５
ボルトの電源に結合されるべきであり、かつＮチャネル
電界効果トランジスタの本体は一５ボルトの電源に結合
されるべきである。

図を不当に複雑にしないように、これらの接続は第２図
において示されていない。

第２図において、東上図において利用された参照符号が
、類似のエレメントを示すためにもまた利用される。そ
のために、第２図の演算増幅器１０は第１の増幅段階１
２、スイッチ手段１４、第２の増幅段階１６および第３
の増幅段階１８を含むことがわかる。

東上の増幅段階１２は、Ｐチャネル電界効果トランジス
タ２０およびＰチャネル電界効果トランジスタ２２を含
む。トランジスタ２０は、第１の増幅段階１２の第１の
増幅部分を形成し、かつトランジスタ２０のゲートは演
算増幅器１０の第１の電圧検出入力を形成する。トラン
ジスタ２０のゲートは、第１の入力電圧源の電圧を受け
るために、端子３８に結合される。

同様に、トランジスタ２２は第１の増幅段階１２の第２
の増幅部分を形成し、かつトランジスタ２２のゲートは
演算増幅器１０の第２の電圧検出入力を形成する。トラ
ンジスタ２２のゲートは、第２の入力電圧源の電圧を受
けるために、端子４０に結合される。

トランジスタ２０および２２のソースは、第１の段階の
増幅器部分の基準入力を形成し、かつそのために、トラ
ンジスタ２２のソースはトランジスタ２０のソースに結
合される。トランジスタ２０および２２のソースは、ま
たＰチャネル電界効果トランジスタ７４のソースに結合
される。トランジスタ７４のゲートは、演算増幅器１０
の出力５８からのフィードバック電圧を受けるために適
−合される共通入力端子３６に結合される。この接続は
、第を図においてはっきりと例示され、図を不当に複雑
にしないように第２図において示されていない。

トランジスタ２０．２２および７４のソースは、またＰ
チャネル電界効果トランジスタ７８を介して＋５ボルト
の電源に結合される。トランジスタ７８のゲートは、第
１のバイアス端子８０に与えられた＋３．５ボルトの第
１のバイアス電圧に結合される。結果として、トランジ
スタ７８は、トランジスタ２０．２２および７４のため
の電流源を形成する。

トランジスタ２０および２２のドレインは、東上の増幅
段階１２の第１のおよび第２の増幅部分の出力を形成す
る。トランジスタ２０および２２のドレインは、スイッ
チ手段工４を形成するＮチャネル電界効果トランジスタ
４４および４６のドレインに結合される。トランジスタ
４４および４６のソースは、第１の増幅段階１２のため
の負荷を形成するＮチャネル電界効果トランジスタ８６
のドレインに結合される。トランジスタ８６のソースは
、−５ボルトの電源に結合される。

演算増幅器の基準入力のための補数の負荷を形成するた
めに、もう１つのＮチャネル電界効果トランジスタ８８
が設けられる。トランジスタ８８のドレインは、もう１
つのＮチャネル電界効果トランジスタ９０を介してトラ
ンジスタ７４のドレインに結合される。トランジスタ９
０は常に伝導状態である、なぜならばそのゲートは＋５
ボルトの電源に結合されるからである。そのうえ注目さ
れるように、トランジスタ８８のドレインおよびゲート
は一緒に結合され、かつトランジスタ８８および８６の
ゲートもまた一緒に結合される。

どの入力電圧源が感知されているかを制御または選択す
るために、制御入力４８は、トランジスタ４６のゲート
に直接に、かつインバータ５０を介してトランジスタ４
４のゲートに結合される。

端子４８における制御電圧または信号がローのレベルで
あるときは、第１の入力電圧源の電圧が演算増幅器によ
り感知されるように、トランジスタ４４はオンにされか
つトランジスタ４６はオフにされるであろう。端子４８
における制御電圧または信号がハイレベルであるときは
、第２の入力電圧源の電圧が演算増幅器により検出され
るように、トランジスタ４６はオンにされ、かつトラン
ジスタ４４はオフにされるであろう。

トランジスタ４４および４６のソースは、スイッチ手段
を第２の増幅段階１６の入力に結合するために、Ｎチャ
ネル電界効果トランジスタ９０のゲートに結合される。

第２の増幅段階１６は、Ｎチャネル電界効果トランジス
タ９２およびバイポーラＮＰＮ　トランジスタ９５を含
む。トランジスタ９２のドレインは、電流源を形成する
Ｐチャネル電界効果トランジスタ９４に結合される。ト
ランジスタ９４のソースは＋５ボルトの電源に結合され
、かつトランジスタ９４のドレインはトランジスタ９２
のドレインに結合される。トランジスタ９４のゲートは
、第１のバイアス供給端子８０に結合される。

トランジスタ９２のドレインは、トランジスタ９２のゲ
ートに結合され、かつコンデンサ９６を介してトランジ
スタ９０のゲートにもまた結合される。コンデンサ９６
は、そのゲートがトランジスタ９０のゲートが結合され
、かつそのソース、ドレインならびにバルクが一緒にお
よびトランジスタ９２のゲートならびにドレインに結合
される、チャネル電界効果トランジスタ９８から形成さ
れる。やはり例示されるように、トランジスタ９０のソ
ースは、−５ボルトの電源に結合される。

トランジスタ９４のドレインおよびトランジスタ９２の
ドレインは、トランジスタ９５のベースに結合される。

トランジスタ９５のコレクタは＋５ボルトの電源に結合
され、かつトランジスタ９５のエミッタはＮチャネル電
界効果トランジスタ１００により形成される電流源に結
合される。トランジスタ１００は、そのドレインがトラ
ンジスタ９５のエミッタに結合され、そのソースが一５
ボルトの電源に結合され、かつそのゲートが一３６５ボ
ルトが与えられてもよい第２のバイアス供給端子１０２
に結合される。

第２の増幅段階１６の出力は、トランジスタ９５のエミ
ッタにおいて形成され、かっＰチャネル電界効果トラン
ジスタ１０４のゲートにおいて第３の増幅段階に結合さ
れる。第３の増幅段階は、またもう１つのＰチャネル電
界効果トランジスタ１０６を含み、そのソースはトラン
ジスタ１０４のソースに結合されかつ電流源を介して＋
５ボルトの電源に結合され、この電流源はそのゲートが
バイアス端子８０に結合されるＰチャネル電界効果トラ
ンジスタ１０８により形成される。

第３の増幅段階は、第３の増幅段階のための負荷を形成
する、Ｎチャネル電界効果トランジスタ１０９および１
１０を、さらに含む。トランジスタ１０９は、トランジ
スタ１０４のドレインおよび一５ボルトの電源の間に結
合される。同様に、トランジスタ１１０は、トランジス
タ１０６のドレインおよび一５ボルトの電源の間に結合
される。

トランジスタ１０９および１１０のゲートは、緒に結合
される。トランジスタ１１０のゲートは、またそのドレ
インに結合される。

演算増幅器１０の説明を完全にするために、第３の増幅
段階は、バイポーラＮＰＮ）ランジスタ１１２およびＮ
チャネル電界効果トランジスタ１１４を、さらに含む。

トランジスタ１１２のコレクタは＋５ボルトの電源に結
合され、トランジスタ１１２のベースはトランジスタ９
５のベースに結合され、かつトランジスタ１１２のエミ
ッタはトランジスタ１０６のゲートおよび演算増幅器の
出力５８に結合される。演算増幅器の出力はトランジス
タ１１４のドレインに結合され、かつトランジスタ１１
４のソースは一５ボルトの電源に結合される。

前もって述べられたように、第２図の演算増幅器の動作
は、第１図の演算増幅器の動作と同一である。東上図の
演算増幅器のように、スイッチ手段１４は、第１の増幅
段階１２および第２の増幅段階１６の間に配置される。

制御入力４８に低い論理レベルの信号が与えられるとき
は第１の入力電圧源が選択され、かつ制御入力４８に高
いレベルの信号か与えられるときは第２の入力電圧源が
選択される。

スイッチ手段工４が東上の増幅段階１２および第２の増
幅段階１６の間に配置されるという事実によって、集積
回路の電源からのノイズは、第１の増幅段階により増幅
されないであろう。結果として、演算増幅器の出力５８
において現われるノイズは、それに応じて東上の増幅段
階の利得に等しいファクタだけ減少され、かつこの好ま
しい実施例に従って１００のファクタだけ減少される。

前述のことから、この発明は、複数個の入力電圧源によ
り与えられた電圧を検出するために配置される新しくか
つ改良された演算増幅器を提供することが、わかる。こ
の発明の演算増幅器のスイッチ手段は演算増幅器への入
力において配置されないので、スイッチ手段により演算
増幅器の中に結合されるノイズは、東上の増幅段階によ
り増幅されない。対照的に、スイッチ手段は第１の増幅
段階および第２の増幅段階の間に配置されるので、スイ
ッチ手段により演算増幅器の中に結合されるノイズは第
１の増幅段階により増幅されず、かつ結果として、演算
増幅器の出力において現われるノイズは第１の増幅段階
の利得に等しいファクタだけ減少される。

この発明の特定の実施例が示され、かつ述べられてきた
が、修正が行なわれてもよく、かつそこからすべてのこ
の発明の真の精神および範囲に属するような変更および
修正を包含することが、意図される。

【図面の簡単な説明】

第１図は、この発明を実施する演算増幅器の概略ブロッ
ク図である。第２図は、東上図において例示される演算増幅器の詳細
な概略回路図である。図において、１０は演算増幅器、１２は第１の増幅段階
、↓４はスイッチ手段、１６は第２の増幅段階、１８は
第３の増幅段階、２０は第１の増幅部分、２２は第２の
増幅部分、２４は第１の電圧検出入力、２６は基準入力
、２８は第１の出力、３０は第２の電圧検出入力、３２
は基準入力、３４は第２の出力、３６は共通入力、３８
および４０は端子、４２は入力、４４および４６はＮチ
ャネル電界効果トランジスタ、４８は制御入力、５０は
インバータ、５２は出力、５４は入力５８は出力、７４
および７８はＰチャネル電界効果トランジスタ、８０は
第１のバイアス供給端子、８６．８８．９０および９２
はＮチャネル電界効果トランジスタ、９４はＰチャネル
電界効果トランジスタ、９５はバイポーラＮＰＮ　トラ
ンジスタ、９６はコンデンサ、９８および１００はＮチ
ャネル電界効果トランジスタ、１０２は第２のバイアス
供給端子、１０４．１０６および（０８はＰチャネル電
界効果トランジスタ、１０９および１１０はＮチャネル
電界効果トランジスタ、１上２はバイポーラＮＰＮ　ｌ
−ランジスタ、１１４はＮチャネル電界効果トランジス
タである。

Claims

【特許請求の範囲】

（１）第１のおよび第２の電圧検出入力、共通入力およ
び出力を含む第１の増幅段階と、入力および出力を含む
第２の増幅段階と、前記第１の段階の出力および前記第２の段階の入力の間
に配置されて、前記第１の入力における入力信号から結
果として生ずる前記第１の段階の出力における増幅され
た信号を前記第２の段階の入力に、または前記第２の入
力における入力信号から結果として生ずる前記第１の段
階の出力における増幅された信号を前記第２の段階の入
力に選択的に結合するためのスイッチ手段とを含む、演
算増幅器。
（２）前記第２の段階の出力に結合された入力および出
力を有する第３の増幅段階をさらに含む、請求項１に記
載の演算増幅器。
（３）前記第３の段階の出力は前記増幅器の出力を含み
、かつ前記第３の段階の出力は前記第１の段階の共通入
力に結合される、請求項２に記載の演算増幅器。
（４）前記スイッチ手段は固体のスイッチ手段を含む、
請求項１に記載の演算増幅器。
（５）前記固体のスイッチ手段は１対の電界効果トラン
ジスタを含む、請求項４に記載の演算増幅器。
（６）反転手段および制御入力をさらに含み、前記制御
入力は前記電界効果トランジスタの一方に直接に結合さ
れ、かつ反転手段を介して前記他方の電界効果トランジ
スタに結合される、請求項５に記載の演算増幅器。
（７）前記第１の増幅段階は第１のおよび第２の増幅の
サブステージを含み、各前記サブステージは第１の入力
、第２の入力および出力を含み、前記第２のサブステー
ジの入力は前記共通入力を形成するために一緒に結合さ
れ、前記第１のサブステージの第１の入力は前記第１の
増幅段階の第１の電圧検出入力を含み、前記第２のサブ
ステージの第１の入力は前記第１の増幅段階の第２の電
圧検出入力を含む、請求項１に記載の演算増幅器。
（８）前記スイッチ手段は前記第１のサブステージの出
力を前記第２の増幅段階の入力に、または前記第２のサ
ブステージの出力を前記第２の増幅段階の入力に選択的
に結合するために配置される、請求項７に記載の演算増
幅器。
（９）前記スイッチ手段は固体のスイッチ手段を含む、
請求項８に記載の演算増幅器。
（１０）前記固体スイッチ手段は第１のおよび第２の電
界効果トランジスタを含む、請求項９に記載の演算増幅
器。
（１１）前記第１の電界効果トランジスタは前記第１の
サブステージの出力および前記第２の増幅段階の入力の
間に結合され、かつ前記第２の電界効果トランジスタは
前記第２のサブステージの出力および前記第２の増幅段
階の入力の間に結合される、請求項１０に記載の演算増
幅器。
（１２）制御入力および反転手段をさらに含み、前記制
御入力は前記第１の電界効果トランジスタのゲートに直
接に結合され、かつ前記制御入力は前記反転手段を介し
て前記第２の電界効果トランジスタのゲートに結合され
る、請求項１１に記載の演算増幅器。
（１３）前記第２の増幅段階の出力に結合される入力を
有する第３の増幅段階をさらに含み、前記第３の増幅段
階はまた出力を含む、請求項１２に記載の演算増幅器。
（１４）前記第３の増幅段階の出力は前記演算増幅器の
出力を含み、かつ前記第３の増幅段階の出力は前記第１
の増幅段階の共通入力に結合される、請求項１３に記載
の演算増幅器。
（１５）第１の電圧検出入力ならびに第１の出力を有す
る第１の増幅器部分および第２の電圧検出入力ならびに
第２の出力を有する第２の増幅器部分を含む第１の増幅
段階を含み、前記第１のおよび第２の増幅器部分は共通
入力を有し、さらに、入力および出力を有する第２の増幅段階と、前記第１の
増幅段階および前記第２の増幅段階の間に結合されて、
前記第１の出力を前記第２の段階の入力にまたは前記第
２の出力を前記第２の段階の入力に選択的に結合するた
めのスイッチ手段とを含む、演算増幅器。
（１６）前記第２の段階の出力に結合された出力および
入力を有する第３の増幅段階をさらに含む、請求項１５
に記載の演算増幅器。
（１７）前記スイッチ手段に結合されて、前記スイッチ
手段により前記選択的な結合を制御するための制御入力
をさらに含む、請求項１５に記載の演算増幅器。
（１８）前記スイッチ手段は固体のスイッチ手段を含む
、請求項１５に記載の演算増幅器。
（１９）前記スイッチ手段は複数個の電界効果トランジ
スタを含む、請求項１８に記載の演算増幅器。
（２０）前記第３の段階の出力は前記共通入力に結合さ
れる、請求項１６に記載の演算増幅器。