JPH03142953A - 半導体素子の分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、半導体素子の分離方法に関し、より詳しく
は半導体ウェハの表面の溝形成方法に関する。

〈従来の技術〉 ＧａＡＢからなる基板ウェハ上にＧａＡＱＡｓからなる
Ｎ型およびＰ型のエピタキシャル成長層を設けて形成し
た発光ダイオード素子を互いに分離する場合、一般に、
まず試料ウェハの表面にエピタキシャル成長層中のＰＮ
接合部よりも深い溝を形成し、他の目的の工程をいくつ
か経た後、上記溝に沿ってダイシングまたはスクライブ
して最終的に完全に素子を分離する方法が行われている
。

従来、上記溝を形成する方法（以下、「溝形成方法」と
いう）としては、次の二つの方法がある。第１は、いわ
ゆるハーフダイシングによる方法であって、まず、第５
図（ａ）に示すように、ＧａＡｓとＧａＡＱＡｓとの熱
膨張係数の差によりエピタキシャル成長層階で反りが生
じた試料ウェハ１７をワックス１８を挟んで平坦なＳｉ
ウェハＩ９上に置く。

次に、試料ウェハ１７の表面１７ａをプレス機で押圧し
つつ、ワックス１８を加熱して一旦溶かす７溶かしたワ
ックス１８を接着剤として試料ウェハ１７をＳｉウェハ
１９に貼り付ける。そして、反っていた試料ウェハ１７
を、第５図（ｂ）に示すように、強制的に平坦な状態に
保つ。この状態で、上記試料ウェハ１７の厚みの一部を
残してダイシングして、試料ウェハ１７の表面１７ａに
溝を形成する。

溝形成方法の第２は、メサエッチングによる方法であっ
て、試料ウェハの表面を素子間に隙間を残してレジスト
で覆い、素子の間の領域を表面側から化学的にエツチン
グして溝を形成するようにしている。

〈発明が解決しようとする課題〉 上記ハーフダイシングによる方法は、形成する溝の幅が
比較的狭くできるため、設計上チップサイズを縮小する
ことができるという利点があるけれども、試料ウェハ１
７をワックス１８で貼り付ける際にプレス機で均一に加
圧するのが困難なため、押圧が不均一となって試料ウェ
ハ１７に内部ストレスが生じ、試料ウェハ！７が割れる
という問題がある。また、抑圧が不均一であるため、ダ
イシングによって形成する清の深さが不均一となるとい
う問題がある。さらに加熱時に上記ワックス１８が試料
ウェハ１７の表面１７ａの側に回り込み易く、回り込ん
だワックスがダイシング・ソー（ブレード）の目詰まり
を引き起こし、この結果、チッピングが発生したり、カ
ットスピードを５ｍｍ／ｓｅａ程度以上に上げることが
できないという問題がある。

上記メサエッチングによる方法は、ＰＮ接合部にダメー
ジを与えることなく清を形成できる利点があるけれども
、サイドエッチが生じて素子領域が侵食されるという問
題がある。

このように、いずれの溝形成方法も一長一短があり、完
全には満足できないものとなっている。

別な方法として、ウェハをシートに貼り付けた状態でハ
ーフダイシングする方法が考えられる。

この場合、ダイシング中にウニハリがずれないように強
い粘着力のシートが必要となる。粘着力の強いシートを
用いてウェハをハーフダイシングした場合、もともと剥
がし難いのに加えて、ハーフダイシングによってウェハ
に溝が形成されるので、無理に剥がそうとするとウェハ
が細々に割れる結果となる。さらに、強い粘着力によっ
て粘着剤がウェハ側に移ってしまうことがあり、剥がし
た後にウェハを洗浄する工程を増やさなければならなく
なる。このため、この方法はこれまで採用されることが
なかった。

ところが、最近、素子を最終工程でダイシング（フルダ
イシング）して完全に分離する方法として、紫外線硬化
型粘着剤を塗布した粘着シートを使用する方法が提案さ
れた６（特開昭６１−２７４３３８号公報）。上記粘着
シートは、試料ウェハを貼り付けてフルダイシングした
後、所望部分に紫外線を照射して粘着剤の粘着性を低下
させることにより、所望の素子を確実かつ容易に剥離さ
せることができる。この粘着シートは、粘着力を変化さ
せることができる点から、上記溝を形成するのに利用で
きる可能性がある。

そこで、この発明の目的は、紫外線硬化型粘着剤を塗布
した粘着シートを使用し、上記ハーフダイシングによる
方法とメサエッチングによる方法のそれぞれの長所を生
かすとともに短所を無くした、すなわち、チップサイズ
を縮小することができ、試料ウェハが割れるのを防止で
き、さらにカットスピードを上げることができ、しかも
素子にダメージを残さないような溝形成方法を提供する
ことにある。

く課題を解決するための手段〉 上記目的を達成するために、この発明の溝形成方法は、
半導体ウェハの表面をレジスト膜で覆う工程と、上記ウ
ェハの裏面に、紫外線硬化型粘着剤を塗布した粘着シー
トを貼り付ける工程と、上記ウェハの裏面全体を上記粘
着シートを介して平坦面に真空吸着した状態で、上記ウ
ェハの厚みの一部を残してダイシングして、上記ウェハ
の表面に溝を形成する工程と、上記粘着シートに紫外線
を照射してウェハから剥離する工程と、上記溝の内壁に
ダイシングによって形成された歪層を化学的にエツチン
グして除去する工程を有することを特徴としている。

〈実施例〉 以下、この発明の溝形成方法を実施例により詳細に説明
する。

第１図はこの発明の一実施例の溝形成工程を示している
。なお、ＧａＡｓ基板ウェハ４、その上にエピタキシャ
ル成長によって設けられたＮ型ＧａＡ１２Ａｓ層３およ
びＰ型ＧａＡ１２Ａｓ層２で構成される試料ウェハ７の
表面（すなわちＰ型ＧａＡＱＡｓａ２の表面）７ａに、
発光ダイオード素子を互いに分離するためのＷＩｔ９を
形成する方法について説明するものとする。

■まず、第１図（ａ）に示すように、試料ウェハ７の表
面７ａに後述する化学的エツチングを行う際のマスクと
なるレジスト膜１ａを塗布する。続いて、試料ウェハ７
の裏面７ｂに、紫外線硬化型粘着剤を塗布した粘着シー
ト（以下、ｒＵＶシート」と称す）６を貼り付ける。こ
のとき、第２図に示すように、試料ウェハ７は、ＧａＡ
ｓとＧａＡ１２Ａｓとの熱膨張係数の差により上記エピ
タキシャル成長の段階で反りが生じているため、上記Ｕ
Ｖシート６とともに断面が湾曲した状態となっている。

■次に、第４図に示すように上記ＵＶシート６の周囲を
ダイシング用のフレーム１０に取り付けて、第３図に示
すように平坦なダイシングステージ８上に載置する。そ
して、ダイシングステージ８に多数設けた小孔を通して
、試料ウェハ７の裏面７ｂ全体をＵＶシート６を介して
ダイシングステージ８に真空吸着する。真空吸着によっ
て試料ウェハ７に応力を与えて平坦にした状態で、試料
ウェハ７の厚みの一部を残してダイシング（ハーフダイ
シング）する。そして、第１図（ｂ）に示すように、試
料ウェハ７の表面７ａにＰＮ接合部３ａよりも深い溝９
を形成する。

■次に、紫外光ランプ例えばメタルハライドランプを用
いて、上記ＵＶシート６に紫外線を照射して、ＵＶシー
ト６を試料ウェハ７から剥離する。

ＵＶシート６として、例えば厚みが９０μｍのポリオレ
フィンフィルムをベースとし、アクリル系の粘着剤を塗
布した粘着シートを用いた場合、５００ｍｊ／ａｍ”、
約２秒間で硬化をほぼ完了させることができ、試料ウェ
ハ７に粘着剤を残さずに簡単に剥がすことができる。

■次に、第１図（ｃ）に示すように、溝９の内壁に上記
ダイシングによって形成されたダメージ層５を、上記レ
ジスト膜１をマスクとして化学的エツチングして除去す
る。硫酸系のエッチャント（Ｈ。

Ｓ　Ｏ４＋　Ｈｌ　Ｏｆ　十Ｈ！　０　）を用いて十数
μｍ程度エツチングする。

■最後に、第１図（ｄ）に示すように、フェノール系レ
ジストハクリ液を用いてレジスト膜１を除去して、溝９
の形成を完了する。

上記工程■において、試料ウェハ７の裏面ＩＯ全全体真
空吸着しているので、従来と異なり、試料ウェハ７（こ
加わる応力を均一にすることができ、したがって、内部
にクラック等の結晶歪が存在していない限り試料ウェハ
７を割れないようにすることができる。実際に、ウェハ
の割れ率を、従来の５０％以上から約８％に低減させる
ことができた。さらに、ダイシングステージ８に真空吸
着することによって、従来の不均一に押圧する場合より
も、試料ウェハの平坦さを向上させることができ、ダイ
シングによって形成される溝９の深さを均一にすること
ができる。したがって、工程■において化学的エツチン
グを僅かに行うことによって、上記ダメージ層５を完全
に除去することができる。実際に、溝９の深さのばらつ
きは、試料ウェハ７の面内で、設定値に対して±５μｍ
以内に収めることができた。さらに、ＦｆＩｔ９の大部
分をこのようにダイシングで形成しているので、メサエ
ッチングで形成する場合に比してサイドエッチを少なく
することができ、設計上のチップサイズを縮小すること
ができる。また、上記ＵＶシート６は、紫外線を照射さ
れない状態では強い粘着力を有しているので、ダイシン
グ・ソーによって加えられる圧力に十分耐えることがで
きる。しかも、従来と異なり、ワックスを使用していな
いのでダイシング・ソーが目詰まりすることもない。し
たがってダイシングのカットスピードを上げることかで
きる。実際に、カットスピードは、従来に比して約３〜
４倍にアップすることができた。

このように、この溝形成方法は、上記ＵＶシート６を使
用し、ハーフダイシングによる方法とメサエッチングに
よる方法のそれぞれの長所を生かすとともに短所をなく
すことができる。すなわち、チップサイズを縮小するこ
とができ、試料ウェハが割れるのを防止することができ
、さらにカットスピードを上げることができ、しかも発
光ダイオード素子にダメージを残さないようにすること
ができる。したがって、高品質で高い歩留を確保しなが
ら素子を生産することができる。

なお、この実施例は、ＧａＡｓ基板４上にＧａＡＱＡｓ
層２．３をエピタキシャル成長して構成した試料ウェハ
７から発光ダイオード素子を分離するものとしたが、当
然ながらこれに限られるものではなく、他のタイプのウ
ェハから他のタイプの素子を分離するようにしても良い
。

〈発明の効果〉 以上より明らかなように、この発明の溝形成方法は、半
導体ウェハの表面をレジスト膜で覆う工程と、上記ウェ
ハの裏面に、紫外線硬化型粘着剤を塗布した粘着シート
を貼り付ける工程と、上記ウェハの裏面全体を上記粘着
シートを介して平坦面に真空吸着した状態で、上記ウェ
ハの厚みの一部を残してダイシングして、上記ウェハの
表面に溝を形成する工程と、上記粘着シートに紫外線を
照射してウェハから剥離する工程と、上記溝の内壁にダ
イシングによって形成された歪層を化学的にエツチング
して除去する工程を有するので、チップサイズを縮小す
ることができ、試料ウェハが割れるのを防止でき、さら
にカットスピードを上げることができ、しかも素子にダ
メージを残さないようにするとかできる。したがって、
高品質で高い歩留を確保しながら素子を生産することが
できる。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）はこの発明の一実施例の溝形成
方法を説明する工程図、第２図、第３図は、それぞれ第
１図（ａ）における試料ウェハを真空吸着する前、真空
吸着した後の状態を示す断面図、第４図は上記試料ウェ
ハをダイシング用のフレームにセットした状態を示す図
、第５図（ａ）　、　（ｂ）はそれぞれ従来のダイシン
グによる溝形成方法において試料ウェハをＳｉウェハに
貼り付ける前、貼り付けた後の状態を示す断面図である
。 ■・・・レジスト膜、２・・・Ｎ型ＧａＡ１２Ａｓ層、
３　・Ｐ型ＧａＡ１２Ａｓ層、４−ＧａＡｓ基板、５・
・・ダメージ層、６・・・ＵＶテープ、７・・・試料ウ
ェハ、８・・・ダイシングステージ、９・・・溝。 特　許　出　願　人　　シャープ株式会社代理　人　弁
理士　青　山　葆　ほか１名第５図 第１図 ７０ 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）半導体ウェハの表面をレジスト膜で覆う工程と、 上記ウェハの裏面に、紫外線硬化型粘着剤を塗布した粘
   着シートを貼り付ける工程と、 上記ウェハの裏面全体を上記粘着シートを介して平坦面
   に真空吸着した状態で、上記ウェハの厚みの一部を残し
   てダイシングして、上記ウェハの表面に溝を形成する工
   程と、 上記粘着シートに紫外線を照射してウェハから剥離する
   工程と、 上記溝の内壁にダイシングによって形成された歪層を化
   学的にエッチングして除去する工程を有することを特徴
   とする半導体素子の分離方法。