JPH03143028A - 可変長符号の復号回路 - Google Patents
可変長符号の復号回路Info
- Publication number
- JPH03143028A JPH03143028A JP1281189A JP28118989A JPH03143028A JP H03143028 A JPH03143028 A JP H03143028A JP 1281189 A JP1281189 A JP 1281189A JP 28118989 A JP28118989 A JP 28118989A JP H03143028 A JPH03143028 A JP H03143028A
- Authority
- JP
- Japan
- Prior art keywords
- code
- variable length
- length code
- decoding
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野」
この発明はハフマン符号等の可変長符号の復号回路に関
ずろ。
ずろ。
「従来の技術」
音声信号の各時点における信号値あるいは画像（＋’？
’ｊ；に才う（する各ドツトの信号値等に着目した場
合、谷信号（ｐ’ｉの出現頻度（よ−様ではなく、頻繁
に出現する信号値かある一方、殆ど出現しない信号値ら
ある。そこで、音声信号、画像信号等の記録あるいは伝
送に才ｊいては、各信号値を表す符号としてハフマン符
号等のＴｉｆ変長符号が用いられる。この場合、出現頻
度の高い信号値に符号長の短い可変長符号が割り当てら
れ、伝送あるいは記録するデータの１［縮がなされろ。
’ｊ；に才う（する各ドツトの信号値等に着目した場
合、谷信号（ｐ’ｉの出現頻度（よ−様ではなく、頻繁
に出現する信号値かある一方、殆ど出現しない信号値ら
ある。そこで、音声信号、画像信号等の記録あるいは伝
送に才ｊいては、各信号値を表す符号としてハフマン符
号等のＴｉｆ変長符号が用いられる。この場合、出現頻
度の高い信号値に符号長の短い可変長符号が割り当てら
れ、伝送あるいは記録するデータの１［縮がなされろ。
「発明が解決しようとずろ課題」
ところで、可変長符号を復号する場合、例えば各可変長
符号の符号パターンを予め記憶しておき、１ビツトずつ
符号が入力される毎に、現時点までに入力された符号列
と記憶された各符号パターンとを照合する換作を繰り返
すといった方法が考えられる。しかしながら、このよう
な復号処理をコンピュータのソフトウェア処理によって
実現するとなると、符号が１個入力される毎に行う演算
の量が非常に多いため、符号列の入力ビットレートに追
従したリアルタイムな復号処理を行うことが難しいとい
う問題があった。また、可変長符号を復号する簡単な構
成の装置も従来はなかった。
符号の符号パターンを予め記憶しておき、１ビツトずつ
符号が入力される毎に、現時点までに入力された符号列
と記憶された各符号パターンとを照合する換作を繰り返
すといった方法が考えられる。しかしながら、このよう
な復号処理をコンピュータのソフトウェア処理によって
実現するとなると、符号が１個入力される毎に行う演算
の量が非常に多いため、符号列の入力ビットレートに追
従したリアルタイムな復号処理を行うことが難しいとい
う問題があった。また、可変長符号を復号する簡単な構
成の装置も従来はなかった。
この発明は上述した事情に鑑みてなされたもので、簡単
、かつ、小規模な構成により実現することが可能な可変
長符号の復号回路を提供することを目的としている。
、かつ、小規模な構成により実現することが可能な可変
長符号の復号回路を提供することを目的としている。
１課題を解決するｌコめの手段」
この発明は、順次シリアルに入力される符号列から可変
長符号を検出し、その信号値を出力する可変長符号の復
号回路において、 当該時点に至るまでに入力され、かつ、復号されていな
い符号列に対応した状態変数を記憶する記憶手段と、 新規入力符号および前記記憶手段に記憶された状態変数
に対応し、新規入力符号を含んた入力済み符号りＩＪ
Ｊこ対応する状稈変教を発生ずると共に該状態がいずれ
かの可変長符号の復号完了状態である場合′には、当該
可変長符号の信号値を出刃４′る状態制御手段と を長幅することを特徴としている。
長符号を検出し、その信号値を出力する可変長符号の復
号回路において、 当該時点に至るまでに入力され、かつ、復号されていな
い符号列に対応した状態変数を記憶する記憶手段と、 新規入力符号および前記記憶手段に記憶された状態変数
に対応し、新規入力符号を含んた入力済み符号りＩＪ
Ｊこ対応する状稈変教を発生ずると共に該状態がいずれ
かの可変長符号の復号完了状態である場合′には、当該
可変長符号の信号値を出刃４′る状態制御手段と を長幅することを特徴としている。
「作丁］１」
」二記構成によれば、可変長符号を（１守成する個々の
符号が入力される毎に、当該時点で入力済みの符号列と
ｒＩｒ現入力符号とに基づいて状態変数の更新が行イっ
れ、状態変数かいずれかの可変長符号の復号完了状態に
対応した値となった場合に、当該可変長符号に対応する
信号値か出力される。
符号が入力される毎に、当該時点で入力済みの符号列と
ｒＩｒ現入力符号とに基づいて状態変数の更新が行イっ
れ、状態変数かいずれかの可変長符号の復号完了状態に
対応した値となった場合に、当該可変長符号に対応する
信号値か出力される。
「実施例」
以下、図面を参、ｌ！！￥して本発明の一実施例につい
て説明ずろ。
て説明ずろ。
（符号化回路の説明）
可変長符号の復号回路について説明４゛る前ｊこ、固定
長符号を可変長符号に変換する符号化回路について説明
する。第９図に符号化回路の構成例を示す。同図におい
て、ｌはＲＯＭ （リードオンリメモリ）、２はパラレ
ル入力／シリアル出力タイプのシフトレジスタ、３は１
ビツトの積分回路、４はｌクロック遅延回路、５はＡＮ
Ｄゲート、６はＦＩＦＯ（先入れ先出し）方式のバッフ
ァである。
長符号を可変長符号に変換する符号化回路について説明
する。第９図に符号化回路の構成例を示す。同図におい
て、ｌはＲＯＭ （リードオンリメモリ）、２はパラレ
ル入力／シリアル出力タイプのシフトレジスタ、３は１
ビツトの積分回路、４はｌクロック遅延回路、５はＡＮ
Ｄゲート、６はＦＩＦＯ（先入れ先出し）方式のバッフ
ァである。
この符号化回路には、８通りの信号値Ｘ、〜Ｘｓのいず
れかが入力信号Ｘとして供給され、各々が対応する可変
長符号ＶＬＣに変換される。ただし、入力信号Ｘは、可
変長符号ＶＬＣに直接変換されるのではなく、−旦、可
変長符号ＶＬＣに相当する符号列を含んだ固定長の中間
データＶＬＣＦに変換され、その後、中間データＶ Ｌ
ＣＦに含まれる可変長符号ＶＬＣが取り出される。
れかが入力信号Ｘとして供給され、各々が対応する可変
長符号ＶＬＣに変換される。ただし、入力信号Ｘは、可
変長符号ＶＬＣに直接変換されるのではなく、−旦、可
変長符号ＶＬＣに相当する符号列を含んだ固定長の中間
データＶＬＣＦに変換され、その後、中間データＶ Ｌ
ＣＦに含まれる可変長符号ＶＬＣが取り出される。
第１０図に信号値Ｘ、−Ｘ、の各々に対応する可変長符
号Ｖ Ｌ Ｃ１３よび中間データＶＬＣＦを示す。
号Ｖ Ｌ Ｃ１３よび中間データＶＬＣＦを示す。
同図に示すように、信号値ｘ１〜Ｘ８に対応する各可変
長符号ＶＬＣは、各々、“０”の連続数が「０」〜「７
」となっており、信号＠Ｘ１〜Ｘ、に対応する各可変長
符号ＶＬＣのＬＳＢは“１″となっている。
長符号ＶＬＣは、各々、“０”の連続数が「０」〜「７
」となっており、信号＠Ｘ１〜Ｘ、に対応する各可変長
符号ＶＬＣのＬＳＢは“１″となっている。
中間データＶＬＣＦは、可変長符号ＶＬＣのＭＳＨの上
位ビットとして符号“ｌ”を付加し、さらにその上位側
に全体の符号長が８ビツトになるように符号“０”を必
要側数浦充することにより作成される。第９図のＲＯＭ
１には信号値Ｘ１〜Ｘａ、を中間データＶ Ｌ ＣＦ
に変換するための符号テーブルが記憶されている。
位ビットとして符号“ｌ”を付加し、さらにその上位側
に全体の符号長が８ビツトになるように符号“０”を必
要側数浦充することにより作成される。第９図のＲＯＭ
１には信号値Ｘ１〜Ｘａ、を中間データＶ Ｌ ＣＦ
に変換するための符号テーブルが記憶されている。
以下、第１Ｉ図のタイムヂャートを参照し、この符号化
回路の動作を説明ずろ。入力信号Ｘか１００ＭＩにアド
レスとして供給され、その信号（直に対応する中間デー
タＶ Ｌ ＣＦが出力され、クロックφに同期してシフ
トレジスタ２にパラレルにロードされる。その後、書込
信号′ｒＷが“１”と収ってシフトレジスタ２がシリア
ルモードに切り換えられ、クロックφに同期して中間デ
ータＶ Ｌ Ｃｌ”がＭ Ｓ Ｂから順に１ビツトｃつ
出力され、バッファ６のデータ入力端に供給される。第
１１図には、信号１ｐｉ Ｘ ４が入力信号Ｘとして入
力された場合が例示されている。
回路の動作を説明ずろ。入力信号Ｘか１００ＭＩにアド
レスとして供給され、その信号（直に対応する中間デー
タＶ Ｌ ＣＦが出力され、クロックφに同期してシフ
トレジスタ２にパラレルにロードされる。その後、書込
信号′ｒＷが“１”と収ってシフトレジスタ２がシリア
ルモードに切り換えられ、クロックφに同期して中間デ
ータＶ Ｌ Ｃｌ”がＭ Ｓ Ｂから順に１ビツトｃつ
出力され、バッファ６のデータ入力端に供給される。第
１１図には、信号１ｐｉ Ｘ ４が入力信号Ｘとして入
力された場合が例示されている。
ｈ１１分回路３はシフトレジスタ２のシリアル出力をク
ロックφに同期し、順次取り込む。ここで、積分回路３
（よ、符号“１”を取り込むと信号値が“ビとなる。従
って、中間データＶＬＣＦにおける〜ＩＳＢ側から第４
ビツト目の符号０ビ すなわち、可変長符号ＶＬＣに相
当する符号列の４二位に付ＩＪｏされた符号“Ｉ”がシ
フトレジスタ２から出ノＪされた時点でｈｌに分回路３
の出力が“ビになる。なお、積分回路３はり、 Ｓ Ｂ
が入力されるタイミングでクリアされる。そして、積分
回路４の出カニよ遅延１司路４に、Ｌって１り（Ｉツク
周１すＩ遅延されてＡＮＤゲート５に入力される。しか
して、ノフトレジスタ２から、可変長符号ＶＬＣが出力
されている１す１間のみへＮＤゲート５の出力が“Ｉ”
とかって、バッファ６のクロソクインヒヒノトが解除さ
れ、可変長符号Ｖ Ｌ Ｃかり〔ｌゾクφに同期してｌ
ビ・ソトずつバッファ６に取り込まれる。そして、）＜
、ソファ６に取り込まれた可変長符号Ｖ １．、 Ｃは
、伝送系から供給されろクロックφ８４ｐに同期し、伝
送系に送られる。
ロックφに同期し、順次取り込む。ここで、積分回路３
（よ、符号“１”を取り込むと信号値が“ビとなる。従
って、中間データＶＬＣＦにおける〜ＩＳＢ側から第４
ビツト目の符号０ビ すなわち、可変長符号ＶＬＣに相
当する符号列の４二位に付ＩＪｏされた符号“Ｉ”がシ
フトレジスタ２から出ノＪされた時点でｈｌに分回路３
の出力が“ビになる。なお、積分回路３はり、 Ｓ Ｂ
が入力されるタイミングでクリアされる。そして、積分
回路４の出カニよ遅延１司路４に、Ｌって１り（Ｉツク
周１すＩ遅延されてＡＮＤゲート５に入力される。しか
して、ノフトレジスタ２から、可変長符号ＶＬＣが出力
されている１す１間のみへＮＤゲート５の出力が“Ｉ”
とかって、バッファ６のクロソクインヒヒノトが解除さ
れ、可変長符号Ｖ Ｌ Ｃかり〔ｌゾクφに同期してｌ
ビ・ソトずつバッファ６に取り込まれる。そして、）＜
、ソファ６に取り込まれた可変長符号Ｖ １．、 Ｃは
、伝送系から供給されろクロックφ８４ｐに同期し、伝
送系に送られる。
（復号回路の説明）
第１図（よこの発明の一実砲例による可変長符号の復号
回路である。この復号回路（よ前述の第１０図に示され
た可変長符号Ｖ Ｌ Ｃを復号するらのであり、バッフ
ァ７、Ｉ？ ＯＭ ８、遅延回路９、復号の拮果得られ
た信号値Ｘを取り込むラッチ１０およびＡＮＤゲート１
１からなる。
回路である。この復号回路（よ前述の第１０図に示され
た可変長符号Ｖ Ｌ Ｃを復号するらのであり、バッフ
ァ７、Ｉ？ ＯＭ ８、遅延回路９、復号の拮果得られ
た信号値Ｘを取り込むラッチ１０およびＡＮＤゲート１
１からなる。
ＲＯＭ８には復む処理の状態制御用の判断テーブルか５
己憤されている。第２図に示す符号（復号）２進木を参
！！＜（Ｌ、この復号回路における復号処理の状態制御
について説明ずろ。第２図に１３いて、谷々、○印で示
されたノードＮ１−Ｎ７は、可変長７″１号に対応する
信号ｆ（ｉ（Ｘ、〜Ｘ８）が未だ確定してｒ；らず、さ
Ｓに符号ヒツトの入力を必要とする状態に対応しており
、・印で示されたノードＮ８〜Ｎ１５は可変長符号の全
ビットの入力か完了し、１、−Ｉ号ｆ／ｉ （Ｘ 、〜
Ｘ、）が確定した状態を示す。また、各ノードを牟古ぶ
ブランチｊこ付された“０”／“Ｉ“の符号は当１該ブ
ランチに対応する状態遷移を発生ずるための条件を示し
ている。すなわち、新規符号が入力された場合、当該時
点におけろノードから、新規符もの符号値と同じ符号値
の付されたブランチにＦ５ 統されたノードに遷移する
ことを色味する。
己憤されている。第２図に示す符号（復号）２進木を参
！！＜（Ｌ、この復号回路における復号処理の状態制御
について説明ずろ。第２図に１３いて、谷々、○印で示
されたノードＮ１−Ｎ７は、可変長７″１号に対応する
信号ｆ（ｉ（Ｘ、〜Ｘ８）が未だ確定してｒ；らず、さ
Ｓに符号ヒツトの入力を必要とする状態に対応しており
、・印で示されたノードＮ８〜Ｎ１５は可変長符号の全
ビットの入力か完了し、１、−Ｉ号ｆ／ｉ （Ｘ 、〜
Ｘ、）が確定した状態を示す。また、各ノードを牟古ぶ
ブランチｊこ付された“０”／“Ｉ“の符号は当１該ブ
ランチに対応する状態遷移を発生ずるための条件を示し
ている。すなわち、新規符号が入力された場合、当該時
点におけろノードから、新規符もの符号値と同じ符号値
の付されたブランチにＦ５ 統されたノードに遷移する
ことを色味する。
例えば、信号値×４に対応した可変長符号“０００１“
か入力されろ場合について説明ずろ。直ｎｒｊの可変長
符号のＬＳＩ’３の人ツノが終了すると、ノー１”Ｎｌ
の状態に初期化される。そして、復号すべき可変長符号
の第１ビツト“０”が入力されるとノー）・Ｎ２に進み
、第２ビツト”０“が入力されるとノードＮ３に進み、
第３ビツト“０”が入力されろとノートＮ４に追む。そ
して、Ｌ Ｓ Ｂ“Ｉ”が入力されるとノートＮｌｌに
進み、信号値Ｘ４が確定−４゛ろ。このようにして可変
長符号を構桟ずろ各符号ヒツトが入力される毎に、その
符号値と当該時「！、（に才ａｎる復号回路の状態に対
応して状態遷移先が決定され、復号処理か進められる。
か入力されろ場合について説明ずろ。直ｎｒｊの可変長
符号のＬＳＩ’３の人ツノが終了すると、ノー１”Ｎｌ
の状態に初期化される。そして、復号すべき可変長符号
の第１ビツト“０”が入力されるとノー）・Ｎ２に進み
、第２ビツト”０“が入力されるとノードＮ３に進み、
第３ビツト“０”が入力されろとノートＮ４に追む。そ
して、Ｌ Ｓ Ｂ“Ｉ”が入力されるとノートＮｌｌに
進み、信号値Ｘ４が確定−４゛ろ。このようにして可変
長符号を構桟ずろ各符号ヒツトが入力される毎に、その
符号値と当該時「！、（に才ａｎる復号回路の状態に対
応して状態遷移先が決定され、復号処理か進められる。
第３図（よＲＯＭ ８に記憶された状態制御用の判断テ
ーブルの内容を示したちのである。同図にわいて、Ｎ
ｎｏｗは現時点におけるノードの番号、Ｃｖとは現時点
におけろ新規入力符号の符号値、Ｎｎｅｘｔｆよａ序先
のノート番号である。すなわち、この判断テーブルは、
第２図の符号（復号）２進木のノードＮ１−Ｎ７毎に、
新規符号値ＣｖにスＹ応した遷移先ノードの番号Ｎ ｎ
ｅｘｔを示した乙のである。
ーブルの内容を示したちのである。同図にわいて、Ｎ
ｎｏｗは現時点におけるノードの番号、Ｃｖとは現時点
におけろ新規入力符号の符号値、Ｎｎｅｘｔｆよａ序先
のノート番号である。すなわち、この判断テーブルは、
第２図の符号（復号）２進木のノードＮ１−Ｎ７毎に、
新規符号値ＣｖにスＹ応した遷移先ノードの番号Ｎ ｎ
ｅｘｔを示した乙のである。
１１０ Ｍ ８１こけバッファ７を介して送られてくろ
新規符号ＣｖがアドレスＡ。とじて入力されろと共に、
遅延回路に記憶された４ビツトのノード番号Ｎｎｏｖの
内、下僚３ヒツトがアドレスＡ、〜、へ。とじて入力さ
れる。そして、ノード番号Ｎ ｎｏｖの下（１７３ビソ
トオ５よび新規符号（直Ｃｖによってアドレスｉ’ｉ定
された記憶領域が参１１＜）され、上記’ｌ’Ｊｌ断テ
ーブ小テーブル次期ａｔ２先ノート番号ＮｎｅｘＬか読
み出され、ＲＯＭ ８のＱ Ｑｘ−Ｑ （ｈ＋３出力か
ら出力される。この。売み出されパノード番Ｗ；Ｎｎｃ
ｘｔは、さらに次の新規符号かバッファ７から送られて
くるタイミングに同期して遅延回路９に取り込まれ、Ｉ
【０〜１８にノーＩ・番号Ｎ ｎｏｗとして（Ｊｌ、給
される。
新規符号ＣｖがアドレスＡ。とじて入力されろと共に、
遅延回路に記憶された４ビツトのノード番号Ｎｎｏｖの
内、下僚３ヒツトがアドレスＡ、〜、へ。とじて入力さ
れる。そして、ノード番号Ｎ ｎｏｖの下（１７３ビソ
トオ５よび新規符号（直Ｃｖによってアドレスｉ’ｉ定
された記憶領域が参１１＜）され、上記’ｌ’Ｊｌ断テ
ーブ小テーブル次期ａｔ２先ノート番号ＮｎｅｘＬか読
み出され、ＲＯＭ ８のＱ Ｑｘ−Ｑ （ｈ＋３出力か
ら出力される。この。売み出されパノード番Ｗ；Ｎｎｃ
ｘｔは、さらに次の新規符号かバッファ７から送られて
くるタイミングに同期して遅延回路９に取り込まれ、Ｉ
【０〜１８にノーＩ・番号Ｎ ｎｏｗとして（Ｊｌ、給
される。
以後、同様に、新規符号値Ｃｖとノード番号Ｎ ｎｏｗ
にｊＩ′ｔ、−１て遷痒先のノート番号Ｎ ｎｅｘＬが
決定されろ。
にｊＩ′ｔ、−１て遷痒先のノート番号Ｎ ｎｅｘＬが
決定されろ。
そして、復号か完了した場合に（ま、当該可変長符号に
対応した（１−；号（、ｌｌ１ｘ （符号長ｆｆｘ）か
１１０ ？ｖ１８ノ）Ｑ〜Ｑ（！ｘ川用力から出力され
るようにへっている。
対応した（１−；号（、ｌｌ１ｘ （符号長ｆｆｘ）か
１１０ ？ｖ１８ノ）Ｑ〜Ｑ（！ｘ川用力から出力され
るようにへっている。
以ト、第・１図のタイムヂャートを参１ｊｊｉ シ、こ
の復号回路の動作を説明する。なお、第４図には信号値
Ｘ４に対応する可変長符号の復号を行う場合の動作が例
示されている。同図に示すように、この復号回路は、２
相クロヅクφＩ ８ ＋φ、ｂと、この２相クロツクに
同期し、かつ、２倍の周期の２相クロツクφ２ ａ ＋
φ、ｂによって各部が駆動される。
の復号回路の動作を説明する。なお、第４図には信号値
Ｘ４に対応する可変長符号の復号を行う場合の動作が例
示されている。同図に示すように、この復号回路は、２
相クロヅクφＩ ８ ＋φ、ｂと、この２相クロツクに
同期し、かつ、２倍の周期の２相クロツクφ２ ａ ＋
φ、ｂによって各部が駆動される。
可変長符号ＶＬＣは、伝送系によって発生されるクロッ
クφ、ｐによって１ビツトずつシリアルにバッファ７に
書、き込まれる。バッフ７７に蓄積された可変長符号Ｖ
ＬＣの復号を行う場合、イネーブル信号ＴＲが“Ｉ“に
切り換えられる。この結果、バッファ７における読出動
作がイネーブルされ、可変長符号ＶＬＣを構成する各ビ
ットデータ“０”０”、“０“、“ｌ”が、ＭＳＢから
順にクロックφ、ａに同期して読み出され、新規符号Ｃ
ｖとしてＲＯＭＢに順次供給される。
クφ、ｐによって１ビツトずつシリアルにバッファ７に
書、き込まれる。バッフ７７に蓄積された可変長符号Ｖ
ＬＣの復号を行う場合、イネーブル信号ＴＲが“Ｉ“に
切り換えられる。この結果、バッファ７における読出動
作がイネーブルされ、可変長符号ＶＬＣを構成する各ビ
ットデータ“０”０”、“０“、“ｌ”が、ＭＳＢから
順にクロックφ、ａに同期して読み出され、新規符号Ｃ
ｖとしてＲＯＭＢに順次供給される。
ここで、可変長符号ＶＬＣがＲＯＭ８に供給されるのに
先立ち、遅延回路９は、ノード番号Ｎｎ。
先立ち、遅延回路９は、ノード番号Ｎｎ。
ＷとしてｒｌＪを記憶した状態に初期設定される。
従って、可変長符号の第１ビツト“０”がアドレスＡ、
とじてＲＯＭ８に供給されると、第３図の判断テーブル
から明らかなように、ノード番号Ｎｎｅｘｔとして「２
」が出力されろ。次いでクロックφｔａに同期して第２
ビツト“０”がバッファ７からＲＯＭ８に与えられると
共に、１１０Ｍ８から出力されているノード番号「２」
が現時点のノード番号Ｎｎ。
とじてＲＯＭ８に供給されると、第３図の判断テーブル
から明らかなように、ノード番号Ｎｎｅｘｔとして「２
」が出力されろ。次いでクロックφｔａに同期して第２
ビツト“０”がバッファ７からＲＯＭ８に与えられると
共に、１１０Ｍ８から出力されているノード番号「２」
が現時点のノード番号Ｎｎ。
宣として遅延回路９に取り込まれろ。この結果、ＲＯＭ
８からはノード番号ＮｎｅにＬとして「３」か出力さ
れろ。次に第３ビツト“０”がＲＯＭ ８に供給されろ
場合ら同様の動作か行われ、ノート番号Ｎｎｏｗｆよ「
３」になり、ノ、−ド番号Ｎ ｎｅｘｔが「４」になる
。
８からはノード番号ＮｎｅにＬとして「３」か出力さ
れろ。次に第３ビツト“０”がＲＯＭ ８に供給されろ
場合ら同様の動作か行われ、ノート番号Ｎｎｏｗｆよ「
３」になり、ノ、−ド番号Ｎ ｎｅｘｔが「４」になる
。
そして、このようにしてノード番号Ｎ ｎｏｗが「３」
にへった状態で、第４ビツト、すなわち、Ｌ Ｓ Ｉ）
“Ｉ”が入力されると、ノード番号Ｎ ｎｅｘｔとして
「ｌＩ」が出力される。このノード番号「１じ１は信号
ｆ／ｉ Ｘ 、に対応する可変長符号の復号が完了した
状態を示す番号であり、ノード番号「１１」が出力され
るのと同時に、ｌｌ０Ｍ８のＱ。−Ｑ （！Ｘ−１から
信号値Ｘ４がｈビットの固定長符号として出力され、ラ
ッチ１０に与えられる。この時、ノード番号Ｎｎｅｘｔ
が「１０」であり、その２進表現におけるＭＳＢが”■
“となることから、ＡＮＤゲート！ｌがイネーブルされ
ろ。そして、クロックφ、ｂおよびφ、ｂが共に“！“
となることにより、ラッチ１０に信号値Ｘ４が取り込ま
れて出力される。
にへった状態で、第４ビツト、すなわち、Ｌ Ｓ Ｉ）
“Ｉ”が入力されると、ノード番号Ｎ ｎｅｘｔとして
「ｌＩ」が出力される。このノード番号「１じ１は信号
ｆ／ｉ Ｘ 、に対応する可変長符号の復号が完了した
状態を示す番号であり、ノード番号「１１」が出力され
るのと同時に、ｌｌ０Ｍ８のＱ。−Ｑ （！Ｘ−１から
信号値Ｘ４がｈビットの固定長符号として出力され、ラ
ッチ１０に与えられる。この時、ノード番号Ｎｎｅｘｔ
が「１０」であり、その２進表現におけるＭＳＢが”■
“となることから、ＡＮＤゲート！ｌがイネーブルされ
ろ。そして、クロックφ、ｂおよびφ、ｂが共に“！“
となることにより、ラッチ１０に信号値Ｘ４が取り込ま
れて出力される。
以上説明した復号回路において、判断テーブルを記憶す
るためにＲＯＭ８に要求されろ記憶容量Ｍ（ｂｉｔ）は
、下記式（１）によって与えられる。
るためにＲＯＭ８に要求されろ記憶容量Ｍ（ｂｉｔ）は
、下記式（１）によって与えられる。
ＮＴ
Ｍ＝２ ・（Ｎ Ｔ ＋ ＆ｘ） ［ｂｉＬ］
・・・・・・（１）ただし、上記式（１）において、（
ｌｘは可変長符号に対応した信号値のビット数であり、
ＮＴは下記式％式％ （２） 上記式（２）におけるＮｃは可変長符号のコードワード
数である。このように、本実施例の場合、ＲＯＭ８に要
求される記憶容量が少なくて済む。
・・・・・・（１）ただし、上記式（１）において、（
ｌｘは可変長符号に対応した信号値のビット数であり、
ＮＴは下記式％式％ （２） 上記式（２）におけるＮｃは可変長符号のコードワード
数である。このように、本実施例の場合、ＲＯＭ８に要
求される記憶容量が少なくて済む。
く変形例１〉
上述した実施例では、第１０図に示したような信号値に
応じて“０”の連続回数が変わるタイプの可変長符号の
復号を行う場合について説明したが、同様の構成により
、信号値に応じて“ビの連続回数が変わるタイプの可変
長符号の復元を−行うことら、ＲＯＭ８に記憶する判断
テーブルの内容を第５図に示す符号（復号）２進木に合
イつせて書き替えることにより可能となる。
応じて“０”の連続回数が変わるタイプの可変長符号の
復号を行う場合について説明したが、同様の構成により
、信号値に応じて“ビの連続回数が変わるタイプの可変
長符号の復元を−行うことら、ＲＯＭ８に記憶する判断
テーブルの内容を第５図に示す符号（復号）２進木に合
イつせて書き替えることにより可能となる。
く変形例２〉
また、本発明は、以上取り上げたようなＬＳＢが“０”
あるいは“ビに固定された可変長符号に限らず、その他
、各種方法によって符号化された可変長符号の復号に応
用することができろ。例えば第６図に示すような複雑な
可変長符号ＶＬＣの場合でも、容易に復号回路を設計す
ることができろ。
あるいは“ビに固定された可変長符号に限らず、その他
、各種方法によって符号化された可変長符号の復号に応
用することができろ。例えば第６図に示すような複雑な
可変長符号ＶＬＣの場合でも、容易に復号回路を設計す
ることができろ。
すムわち、まず、可変長符号ＶＬＣの汀弓（復も）２進
木を作成する。この場合−１第７図に示すしのが１υら
れ４０次に第７図の符号（復号）２肚木に基づいて、第
８図の状態制御用の？Ｊ断子テーブル作成する。そして
、作成された判断テーブルをＦＲＯＭ等に書き追み、１
１０ Ｍ−８を完成する。なお、この場合の符号化回路
は、第９図のＲＯＭ ｌに書き込む内容を第６図のテー
ブルに書き替えろと共に、÷１１信号Ｔ Ｗが“Ｉ”と
なる期間かクロックφの５周ＩＩＩ分となるように、タ
イミング制御系を変更することにより、実現することが
できる。
木を作成する。この場合−１第７図に示すしのが１υら
れ４０次に第７図の符号（復号）２肚木に基づいて、第
８図の状態制御用の？Ｊ断子テーブル作成する。そして
、作成された判断テーブルをＦＲＯＭ等に書き追み、１
１０ Ｍ−８を完成する。なお、この場合の符号化回路
は、第９図のＲＯＭ ｌに書き込む内容を第６図のテー
ブルに書き替えろと共に、÷１１信号Ｔ Ｗが“Ｉ”と
なる期間かクロックφの５周ＩＩＩ分となるように、タ
イミング制御系を変更することにより、実現することが
できる。
「発明の効果−）
以上説明したように、この発明によれば、当該時点に至
るまでに入力され、かつ、復号されていムい符号列に対
応した仏性変改を記憶する記憶手段と、新規入力符号お
よび前記記憶手段に記憶され几状態変数に対応し、新規
入力符号を含んた入力済み符号列に対応する状態変数を
発生ずると共に該状態がいずれかの可変長符号の復号完
了状態である場合には、当該可変長符号の信号値を出力
Ｃる状態制御手段とを設けたので、簡単、かつ、小規模
な回路構成により、可変長符号の復号回路を実現するこ
とができるという効果がある。
るまでに入力され、かつ、復号されていムい符号列に対
応した仏性変改を記憶する記憶手段と、新規入力符号お
よび前記記憶手段に記憶され几状態変数に対応し、新規
入力符号を含んた入力済み符号列に対応する状態変数を
発生ずると共に該状態がいずれかの可変長符号の復号完
了状態である場合には、当該可変長符号の信号値を出力
Ｃる状態制御手段とを設けたので、簡単、かつ、小規模
な回路構成により、可変長符号の復号回路を実現するこ
とができるという効果がある。
第１図はこの発明の一実施例による可変長符号の復号回
路の構成を示す回路図、第２図は同実施的における状＠
遷ｆ２に対応した符号（復号）２進木を示４゛図、第３
図は同実施例におけるＲ ＯＭ ｇに記やなされた゛ｌ
′１１断テーブルの内容を示す図、第４図は同実施例の
動作を説明するタイムヂャ−１・、第５図（よ同実施例
と同様な構成により復号可能な池の可変長符号の符号（
復号）２追木を示す図、第６１￥、ｌ（よこの発明を適
用することが可能む可変長符号の池の例を示す図、第７
図は第６図の可変長符号の符号（復号）２進木を示・１
〜図、第８図（ユ第６図の可変長符号に復号回路を実現
する場合に第１図のＲＯＭ ８に１ｑき込む状態制御用
の゛ｌ’、ｌＩ断テーブル全テーブル第９図は固定長符
号から可変長符号への変換をｉテう符号化回路の構成を
例示しｆコ回路図、第１０図は第９図の符号化回路で取
りＦ及う可変長ｉ”′Ｉ−号ＶＬＣと中間データＶ １
．、 ＣＦを示す図、第１１図（１第９図の符号化回路
の動作を示３１−タイムヂャートである。 ８・・・・・ｒ（ＯＭ （状態制御手段）、９・・・・
遅延回路（記憶下段）。 ｉ１ｉ頼人 ヤマハ昧式会社 φ１ｂ 第１図 実唸例 １ｊ 第２図 φ１ａ 第６図 〜○ 第７図 ７ 第１Ｏ図 第１１図
路の構成を示す回路図、第２図は同実施的における状＠
遷ｆ２に対応した符号（復号）２進木を示４゛図、第３
図は同実施例におけるＲ ＯＭ ｇに記やなされた゛ｌ
′１１断テーブルの内容を示す図、第４図は同実施例の
動作を説明するタイムヂャ−１・、第５図（よ同実施例
と同様な構成により復号可能な池の可変長符号の符号（
復号）２追木を示す図、第６１￥、ｌ（よこの発明を適
用することが可能む可変長符号の池の例を示す図、第７
図は第６図の可変長符号の符号（復号）２進木を示・１
〜図、第８図（ユ第６図の可変長符号に復号回路を実現
する場合に第１図のＲＯＭ ８に１ｑき込む状態制御用
の゛ｌ’、ｌＩ断テーブル全テーブル第９図は固定長符
号から可変長符号への変換をｉテう符号化回路の構成を
例示しｆコ回路図、第１０図は第９図の符号化回路で取
りＦ及う可変長ｉ”′Ｉ−号ＶＬＣと中間データＶ １
．、 ＣＦを示す図、第１１図（１第９図の符号化回路
の動作を示３１−タイムヂャートである。 ８・・・・・ｒ（ＯＭ （状態制御手段）、９・・・・
遅延回路（記憶下段）。 ｉ１ｉ頼人 ヤマハ昧式会社 φ１ｂ 第１図 実唸例 １ｊ 第２図 φ１ａ 第６図 〜○ 第７図 ７ 第１Ｏ図 第１１図
Claims (1)
- 【特許請求の範囲】 順次シリアルに入力される符号列から可変長符号を検出
し、その信号値を出力する可変長符号の復号回路におい
て、 当該時点に至るまでに入力され、かつ、復号されていな
い符号列に対応した状態変数を記憶する記憶手段と、 新規入力符号および前記記憶手段に記憶された状態変数
に対応し、新規入力符号を含んだ入力済み符号列に対応
する状態変数を発生すると共に該状態がいずれかの可変
長符号の復号完了状態である場合には、当該可変長符号
の信号値を出力する状態制御手段と を具備することを特徴とする可変長符号の復号回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1281189A JPH03143028A (ja) | 1989-10-27 | 1989-10-27 | 可変長符号の復号回路 |
| US07/600,315 US5126738A (en) | 1989-10-27 | 1990-10-19 | Circuit for decoding a sequentially and serially inputted, variable length code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1281189A JPH03143028A (ja) | 1989-10-27 | 1989-10-27 | 可変長符号の復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03143028A true JPH03143028A (ja) | 1991-06-18 |
Family
ID=17635587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1281189A Pending JPH03143028A (ja) | 1989-10-27 | 1989-10-27 | 可変長符号の復号回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5126738A (ja) |
| JP (1) | JPH03143028A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008685B2 (ja) * | 1992-08-03 | 2000-02-14 | 日本電気株式会社 | 可変長符号の復号化回路 |
| US5550542A (en) * | 1994-05-04 | 1996-08-27 | Matsushita Electric Corporation Of America | Variable length code look-up table having separate code length determination |
| US5541595A (en) * | 1994-05-19 | 1996-07-30 | Matsushita Electric Corporation Of America | Variable length code decoder for simultaneous decoding the most significant bits and the least significant bits of a variable length code |
| JP3304745B2 (ja) * | 1996-03-11 | 2002-07-22 | 富士ゼロックス株式会社 | 可変長符号復号化器 |
| JP2000022776A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | シリアルデータ受信装置 |
| CA2886896C (en) | 2012-10-12 | 2020-03-10 | Blue Sky Mines Ltd. | Methods of and systems for treating incinerated waste |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102968A (en) * | 1979-01-31 | 1980-08-06 | Sharp Corp | Run-length decoding system for mh code |
| US4475174A (en) * | 1981-09-08 | 1984-10-02 | Nippon Telegraph & Telephone Public Corporation | Decoding apparatus for codes represented by code tree |
| JPS5937773A (ja) * | 1982-08-26 | 1984-03-01 | Canon Inc | ランレングス符号復号装置 |
| DE3481885D1 (de) * | 1983-12-08 | 1990-05-10 | Crosfield Electronics Ltd | Coderwoerter-decodierer. |
| US4899149A (en) * | 1986-02-28 | 1990-02-06 | Gary Kahan | Method of and apparatus for decoding Huffman or variable-length coees |
| US4853696A (en) * | 1987-04-13 | 1989-08-01 | University Of Central Florida | Code converter for data compression/decompression |
| US4967196A (en) * | 1988-03-31 | 1990-10-30 | Intel Corporation | Apparatus for decoding variable-length encoded data |
-
1989
- 1989-10-27 JP JP1281189A patent/JPH03143028A/ja active Pending
-
1990
- 1990-10-19 US US07/600,315 patent/US5126738A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5126738A (en) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324833B1 (ko) | 가변길이부호디코더 | |
| JP3294026B2 (ja) | 高速可変長復号化装置 | |
| US4855742A (en) | Method of transmitting n-bit information words, information transmission system for carrying out the method, and encoding device and decoding device for use in the information-transmission system | |
| JPH0799812B2 (ja) | 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置 | |
| JPH04199981A (ja) | 即時処理型１次元符号器 | |
| WO1986000477A1 (en) | Method and apparatus for digital huffman decoding | |
| JP3621512B2 (ja) | ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法 | |
| US4045613A (en) | Digital storage systems | |
| KR970057910A (ko) | 디지탈정보 부호화장치, 디지탈정보 복호화장치, 디지탈정보 부호화복호화장치, 디지탈정보 부호화방법 및 디지탈정보 복호화방법 | |
| US5677690A (en) | High speed variable length code decoding apparatus | |
| KR900701101A (ko) | 가변-길이 엔코드된 데이타 디코딩 장치 | |
| US5736946A (en) | High speed apparatus and method for decoding variable length code | |
| JP3429623B2 (ja) | 高速可変長符号復号化装置 | |
| US5126738A (en) | Circuit for decoding a sequentially and serially inputted, variable length code | |
| US5404139A (en) | Serial data decoder | |
| US5729224A (en) | Code conversion and demodulation apparatus, a method thereof, and a recording medium | |
| JPH09246990A (ja) | 可変長符号復号化器 | |
| JP3386638B2 (ja) | 可変長符号の復号方法および装置 | |
| JP3083532B2 (ja) | 情報信号復号装置 | |
| JPH0427754B2 (ja) | ||
| JPS60128722A (ja) | 可変長符号化復号化方式 | |
| KR100396832B1 (ko) | 세미랜덤 인터리버의 데이터 처리방법 | |
| JPH04100324A (ja) | 可変長符号の復号方式 | |
| JPH0345093A (ja) | 可変長符号復号回路 | |
| SU1251175A1 (ru) | Запоминающее устройство |