JPH03145372A - 画像記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、レーザプリンタやデジタル複写機等の画像
記録装置に関する。

〔従来の技術〕

レーザプリンタ等の画像記録装置では、画素クロック信
号（ＷＣＬＫ）に同期したビデオ信号（ＶＩＤＥＯ）に
応じてレーザダイオードを点滅制御して、そのレーザダ
イオードが発生するレーザビームを光変調し、回転偏向
器によってそのレーザビームを周期的に偏向させて画像
形成媒体（一般にドラム状あるいはベルト状の感光体）
を走査して画像を形成するようになっている。

このようなレーザビームによる光走査方式として、レー
ザダイオードからのレーザ光をポリゴンミラー（回転多
面鏡）によって回転偏向させて主走査（スキャン）し、
同時にその主走査方向と直交する方向に画像形成媒体を
回動させて副走査する方式が良く知られている。

ところで、このような画像記録装置において、内部でテ
ストパターンのビデオ信号を発生して画像記録動作を行
なわせることにより、その動作状態や画像品質をチエツ
クすることができるようにしたものがある。

〔発明が解決しようとする課題〕

しかしながら、従来のこのような画像記録装置において
は、テストパターン発生器がハード回路によって構成さ
れており、それによる自己発生テストパターンは、例え
ば主走査方向と副走査方向に４ドツ×４ドツト等に固定
された繰り返しパターンであった。

そのため、テストパターンの種類を変更したい場合には
、テストパターン発生器の回路変更等を行なわなくては
ならず、自己発生パターンを必要に応じて簡単に変えて
対応することができないという問題があった。

この発明は上記の点に鑑みてなされたものであり、上述
のような画像記録装置において、複数の異なるテストパ
ターを任意に設定して自己発生させることができるよう
にし、各種の画像品質等のチエツクを容易に行なえるよ
うにすることを目的とする。

〔課題を解決するための手段〕

この発明は上記の目的を達成するため、上述のような画
像記録装置において、この装置のシーケンス制御を行な
う中央処理装置によってテストパターンの設定を行なう
ためのレジスタ群と、該レジスタ群の出力に応じて繰り
返しパターンの主走査方向及び副走査方向のビデオ信号
発生間隔を決定するテストパターン発生手段と、該手段
によって決定された発生間隔で前記ビデオ信号を発生す
るビデオコントローラとを備えたものである。

〔作　用〕

この発明によれば、画像記録装置のシーケンス制御を行
なう中央処理装置（ＣＰＵ）によって、レジスタ群にテ
ストパターンの設定を行なうことができ、それによって
テストパターン発生手段が繰り返しパターンの主走査方
向及び副走査方向のビデオ信号発生間隔を決定し、ビデ
オコントローラがその決定された発生間隔でテストパタ
ーンのビデオ信号を発生する。

したがって、最適なテストパターンを容易に自己発生す
ることができる。

〔実施例〕

以下、この発明の実施例を図面によって具体的に説明す
る。

レーザプリンタの概 第２図はこの発明を適用した画像記録装置、すなわちこ
の発明の一実施例であるレーザプリンタの機構部の概略
構成図である。

このレーザプリンタ１は、オプションの大量給紙台１２
上に載置されてシステム構成されている。

そして、プ′リントスタートにより、画像形成媒体であ
るドラム状の感光体２が図示しないメインモータによっ
て矢示方向に回転され、メインチャージャ３によって一
様に負帯電された表面にレーザ走査ユニット４により画
像信号に応じて点滅制御されるレーザ光をドラム軸方向
に主走査しながら照射して露光し、静電潜像を形成する
。

さらに、この静電潜像の露光により負帯電の電荷が消滅
または低減した領域に現像装置５によってトナーを付与
することにより、感光体２の表面にトナー像（可視像化
）が形成され、レジストローラ対７により所定タイミン
グで送られてくる転写紙（記録紙）上に転写／除電チャ
ージャ６によって転写する。

その転写紙を感光体２から分離して、定着器８を通して
加熱しながら加圧してトナー像を定着した後、矢示Ａ方
向（機外）へ排紙するか、あるいは排紙用搬送路９を通
して排紙トレイ１０上へ排紙する６ なお、転写紙は給紙トレイ１１又は大量給紙台１２のい
ずれか選択されたものから１枚ずつ繰り出され、先端が
レジストローラ対７に挟持された位置で一旦待機した後
、所定のタイミングでレジストローラ対７が再駆動する
ことにより転写位置である感光体１の転写／除電チャー
ジャ６と対向する位置へ送り込まれる。

このレーザプリンタ１の上部には、このレーザプリンタ
全体を制御する後述するデータコントローラ１３及び機
器コントローラ１４の各基板が収納されている。

レーザ　査ユニット 第３図及び第４図は、それぞれ前述したレーザ走査ユニ
ット４の平面図及び要部斜視図である。

このレーザ走査ユニット４は、第３図に示すケース１０
０の側面に取付けたレーザダイオード（ＬＤ）ユニット
１０１と、底面中央付近に取付けた第１シリンドリカル
レンズ１０２．第１ミラー１０３．スフエリカルレンズ
１０４と、底面後部に取付けたポリゴンモータ１０５に
よって矢示方向に定速回転されるポリゴンミラー（回転
多面鏡）１０Ｂと、前側に取付けた第２ミラー１０７と
、底面側部に取付けた第３ミラー１１０と、側面に取付
けた光センサである同期検知センサ１１１とを備えてい
る。

そのＬＤユニット１０１は、内部に後述するレーザダイ
オードと、そのレーザダイオードから射出される発散性
光束を平行光束化するコリメートレンズと、このコリメ
ートレンズを通過したレーザ光の光束形状を走査方向に
長く副走査方向に短い形状に整形するアパーチャ部材と
が一体的に組込まれると共に、レーザダイオードの出力
を制御する自動出力制御（ＡＰＣ）回路の一部を形成し
たプリント基板１１４を備えている。

なお、このＬＤユニット１０１のレーザダイオードには
、それから後方に射出されるレーザ光を受光するモニタ
用フォトダイオードが一体的に組込まれている。

また、第１シリンドリカルレンズ１０２は、ＬＤユニッ
ト１０１から射出されたレーザ光を、第４図に破線で示
す感光体２上において副走査方向に整形させる機能を果
す。

スフエリカルレンズ１０４は、第１ミラー１０３で反射
されたレーザ光を絞り込んで、レーザビームとなして更
に斜め上方へ約５°屈折させてポリゴンミラー１０６の
ミラー面１０６ａに入射させる。

ポリゴンミラー１０６は、各ミラー面１０６ａを湾曲さ
せて形成したアールポリゴンミラーを使用して、従来第
２ミラー１０７との間に配置されているｆθレンズを使
用しないポストオブジェクト型光偏向器（光ビームを集
光光束とした後に偏向器を配置する型式の光偏向器）と
している。

そのポリゴンミラー１０６は、モータ１０５によって定
速回転されて照射光を反射する。

その回転により、照射光を反射するミラー面１０日ａの
照射光に対する角度が次第に大きくなり、図示の例では
３６０”／６回転する毎に照射光に対面するミラー面１
０６ａが更新されて、ポリゴンミラー１０６の反射光は
繰り返し振られる。

第２ミラー１０７は、ポリゴンミラー１０６で反射され
たレーザビーム（走査ビーム）を感光体２に向けて反射
する。

さらに、第３ミラー１１０はポリゴンミラー１０６で反
射されたレーザビームによる感光体２上の走査領域外に
配置され、入射されたレーザビームを同期検知センサ１
１．１に向けて反射する。

１１２は、この同期検知センサ１１１によって検知され
るビームデイテクト信号（ＤＥＴＰ）を後述する機器コ
ントローラ１４へ導くための接続ケーブルである。

このレーザ走査ユニット４によれば、ＬＤユニット１０
１のレーザダイオードからのレーザ光が、内部のコリメ
ートレンズで平行光束化されてアパーチャ部材で整形さ
れて射出される。

そのレーザ光は、第１シリンドリカルレンズ１０２を通
過して第１ミラー１０３で反射され、スフエリカルレン
ズ１０４で集光されると共に上方に屈折されて、ポリゴ
ンミラー１０６のミラー面１０日ａに入射される。

そして、このポリゴンミラー１０６のミラー面１０６ａ
で反射されたレーザビームは、更に第２ミラー１０７で
反射されて第２シリンドリカルレンズ１０８を介して感
光体２上に照射される。

このとき、ポリゴンミラー１０６の矢示方向への回転に
よって、レーザビームは第４図に示す感光体２上を矢示
Ｂ方向に走査（主走査又はライン走査）する走査ビーム
となり、この走査ビームによる感光体２上の主走査がポ
リゴンミラー１０６の各ミラー面１０６ａ毎に繰返され
る。

同時に、感光体２が前述したように主走査方向と直交す
る方向（副走査方向）に回転し、さらにこの走査の間Ｌ
Ｄユニット１０１のレーザダイオードを画像信号に応じ
てＯＮ（通電）１０ＦＦ（非通電）させて点滅制御し、
−様に負帯電された感光体２の表面を微小ドツト単位で
選択的に除電することによって、感光体２上に書込み画
像に応じた静電潜像が形成される。

また、ポリゴンミラー１０６で反射された走査ビーム（
レーザビーム）は、感光体２上を走査する前及び主走査
の区切り（ミラー面１０６ａの切り換わりニラインの切
り換わり）に相当する時期に第３ミラー１１０に入射さ
れ、その反射ビームが同期検知センサ１１１に入射して
検知される。

それによって、この同期検知センサ１１１からビームデ
イテクト信号（ＤＥＴＰ）が出力され、それが後述する
機器コントローラ１４に入力して、レーザビームによる
走査開始タイミングの制御及び画素クロック信号（ＷＣ
ＬＫ）の位相合わせ等がなされる。

側」」丑」生１［夾 第５図は、このレーザプリンタの制御系の構成の概要を
示すブロック図である。

このレーザプリンタ１の制御部（コントローラ）は、デ
ータコントローラ１３と機器コントローラ１４によって
構成されている。

データコントローラ１３は、操作パネル１５からの入力
情報を処理したり、操作パネル１５の図示しない表示器
に対する表示制御等を司る。

また、ワードプロセッサ、パーソナルコンピュータ、オ
フィスコンピュータ、データプロセッサ。

ワークステーション、画像編集処理装置等のホストコン
ピュータ１６からの画像データを受信して、必要に応じ
て機器コントローラ１４に転送したりする。

機器コントローラ１４には、後述するＬＤトライバ６０
と前述したフォトセンサによる同期検知センサ１１１の
他に、各種のセンサ、スイッチ。

モータ、クラッチ等多数の入出力手段が接続されている
。

この機器コントローラ１４は、データコントローラ１３
が指定するプリントサイクルを実行するために、各セン
サやスイッチからの検出信号を参照しつつ、第２図に示
したレーザプリンタ１のプリントエンジンを構成する各
機構要素及び大量給紙台１２をシーケンス制御する。

さらに、オプションのソータ１７９両面ユニット１日、
メイルボックス１９などが連結されている場合には、そ
れらの制御も司る。

（機器コントローラの詳細） 第６図は、機器コントローラ１３の内部構成を示すブロ
ック図である。

この機器コントローラ１４の主体は、レーザプリンタ１
のプリントエンジンの機構要素を所定のタイミングで付
勢／消勢して所定サイズ及び濃度の画像を転写紙に記録
するプリントサイクルのシーケンス制御を実行するよう
に設計されたＬＳＩ（大規模集積回路）２１である。

このＬＳＩ２１には、データコントローラ１３及び大量
給紙台１２等のオプションユニットをそれぞれ接続する
インタフェース用バッファ２２゜２３と、水晶振動子を
用いて一定周波数の源クロック信号○ＳＣを発生する発
振器２４と、各モータを接続するモータドライバ２５と
、各クラッチと接続するクラッチドライバ２日と、高圧
電源等と接続する出力バッファ２７と、ＬＤドライバ６
０と接続する電圧／電流変換回路２８と、同期検知セン
サ１１１を含む各センサ及びスイッチ等を接続する入力
バッファ２９が接続されている。

さらに、このＬＳＩ２１には各種のレーザ走査ユニット
に適応させるための光走査特性補償用データ及びその他
のデータを格納したＲＯＭ３０と、装着したレーザ走査
ユニットに対応する光走査特性補償用データやその他の
データを指定するためのデイツプスイッチ３１と、デー
タコントローラ１３から指示されたプリント枚数等のプ
リント条件データを格納するためのＥＥＰＲＯＭ　（不
揮発性メモリ）３２とが接続されている。

ここで、デイツプスイッチ３１及びＲＯＭ”５０に格納
されているデータについて、第７図及び第８図を参照し
て具体的に説明する。

デイツプスイッチ３１は、例えば第７図に示すように８
連（８個）のスイッチからなるものを使用し、それらを
２個ずつの２グループと４個の１グループとに分ける。

そして、スイッチＳＷＩ及びＳＷ２のグループが画素密
度選択スイッチ、スイッチＳＷ３及びＳＷ４のグループ
が光学系選択スイッチ、スイッチＳＷ５〜ＳＷ８のグル
ープが横レジスト調整スイッチとしてそれぞれ機能する
。

これらの各グループにおける各スイッチの１（○Ｎ）／
　Ｏ（ＯＦ　Ｆ）の組み合わせにより、次のような選択
ができる。

〈画素密度選択スイッチ〉 ＳＷＩ　　５Ｗ２ ０　　　０　　　　２４０ＤＰＩ ０　　　１　　　　３００ＤＰ１ １　　　０　　　　４００ＤＰ１ １　　　１　　　　４８０ＤＰＩ （ＤＰＩ：ドツト／インチ） 〈光学系選択スイッチ〉 Ｓ　Ｗ　３　　Ｓ　Ｗ　４ ００　　　曲面回転多面鏡 ０　　１　　回転偏向器＋平担化レンズ１　　１　　カ
ルバノミラー １　　１　　回転偏向器＋ｆθレンズ ここで、回転偏向器は回転多面鏡あるいはホログラムス
キャナである。

〈横レジスト調整〉 ＳＷ５　　ＳＷ６　　ＳＷ７　５Ｗ８ ０　　　０　　　０　　　０　　−６４　　ドツト０　
　　０　　　０　　　１　　−５６　　ドツト００１０
−４８　　ドツト ００１１−４０　　ドツト ０１００−３２　　ドツト ０　　　１　　　０　　　１　　−２４　　ドツト０１
１０−１６　　ドツト ０１１１−８　　ドツト １　　　０　　　０　　　０＋／−０ドツト（中心値）
１００１＋８　　ドツト １０１０＋１６　　ドツト １　　　０　　　１　　　１　　　＋２４　　ドツト１
１００＋３２　　ドツト １　　　１　　　０　　　１　　　＋４０　　ドツト１
１１０＋４８　　ドツト １１１１＋５６　　ドツト この横レジストの（−）は通紙方向に対して中心値より
ドツト分だけ左側から画像が書き込まれる。（＋）は通
紙方向に対して中心値よりドツト分だけ右側から画像が
書き込まれる。

この実施例では、このように４種類の光学系と、その各
光学系毎に４種類ずつの記録画素密度を選択できるよう
になっている６ そのため、第６図のＲＯＭ３０には第８図（イ）〜（ニ
）に示すように、４種類の各光学系毎に記録画素密度（
２４０ＤＰＩ、３００ＤＰＩ、４００ＤＰＩを示し、４
８０ＤＰＩは図示を省略）に対応して、それぞれ異なる
光走査特性補償用データ（主走査制御データ、光量変調
データ、及び周波数変調データからなる）を格納してい
る。

この光走査特性補償用データは、前述したデイツプスイ
ッチ３１のスイッチＳＷＩ〜ＳＷ４によって選択される
。

第９図は、第６図に示した機器コントローラ１４におけ
るＬＳＩ２１の内部構成を示すブロック図である。

このＬＳＩ２１は、中央処理装置（ＣＰＵ’）３５゜露
光コントローラ３４．ＲＡＭ３５．Ａ／Ｄコンバータ３
６．入出力ボート（Ｉｌｏ）　３７．アドレスデコーダ
３８．シリアルインタフェース・コントローラ３９，４
０．タイマ４１〜４３．インタラブド・コントローラ４
４．及びＤ／Ａコンバータ群４５を備えている。

なお、上記各部はアドレスバス４６及びデータバス４７
によって相互に接続されている。

ＣＰＵ３３は、電源投入直後に前述したデイツプスイッ
チ３１からの８ビツトデータを入出力ポート（Ｉｌｏ）
３７を介して入力し、それによって指定された光走査特
性補償用データ（主走査制御データ、光量変調データ、
周波数変調データ）を、第６図に示したＲＯＭ３Ｑから
読み出してＲＡＭ３５に書き込み、このＬＳＩ２１によ
るプリントサイクルのシーケンス制御を司る。

また、後述するレジスタ群へのテストパターンの設定等
も行なう。

露光コントローラ３４は、ＣＰｔＪ３３がＲＯＭ３０か
ら読み出したデータにより動作する。そのため、ＣＰＵ
３ＳはＲＯＭ３０から読み出したデータを露光コントロ
ーラ３４の後で説明する内部レジスタ５０（第１０図）
に書き込む。

そして、露光コントローラ３４はその内部レジスタ５０
のデータに従って画素クロック信号ＷＣＬＫを発生し、
レーザダイオードの基準光量を設定すると共に、ＲＡＭ
ＥＳ５から読み出した主走査制御データ（カウントデー
タ）に基づいて主走査方向の記録開始信号等を発生し、
ビデオ信号ＶＩＤＥＯを直接、ＲＡＭ３５から読み出し
た光量変調データに基づく光量制御データをＤ／Ａコン
バータ群４５及び第６図の電圧／電流変換回路２８を介
して第５図のＬＤドライバ６０へ出力して、レーザダイ
オードの発光タイミング及び発光パワーを制御する。

露　コントローラの詳 第１０図は、この露光コントローラ３４の内部構成を示
すブロック図である。

この露光コントローラ３４において、主走査コントロー
ラ５１は、ＲＡＭ’３５から読み出した主走査カウント
データに基づいて、ＣＵＲＶ、ＬＳＹＮＣ，ＬＧＡＴＥ
等の各種のタイミング信号を発生する。

その信号ＣＵＲＶは１画素クロック周波数の変調領域及
びレーザダイオードの発光パワーす゛なわち光量の変調
領域の走査期間でアクティブとなる変調開始信号であり
、この信号の出力によってパワーコントローラ６７が割
込信号ＩＮＴを第９図のインタラブド・コントローラ４
４へ出力すると共に、その割込信号ＩＮＴによってラッ
チ回路６６に後述するＬＤドライバ６０から出力される
２値信号ＬＤＣＴＩ及びＬＤＣＴ２をラッチさせる。

また、信号ＬＳＹＮＣは、印字データ処理部に対するビ
デオ信号送出用同期タイミングをとる信号であり、信号
ＬＧＡＴＥは主走査方向の印字領域の走査期間を規制す
る信号である。

光量変調器５２は、ＲＡＭ３５から読み出した光量変調
データに基づいて光量制御データを９図のＤ／Ａ群４５
へ出力して、レーザダイオードの発光量を変化させる。

周波数変調器５３は、ｃｐｕ３３が内部レジスタ５０に
設定した周波数でＰＬＬ基準信号ＣＬＫＡを発生させる
と共に、ＲＡＭ５５から読み出した周波数変調データに
基づいてＰＬＬ基準信号ＣＬＫＡを変調する。

データを書き込む際にアドレスをデコードするデコーダ
５５により指示される内部レジスタ５０には、ＣＰＵ３
５によりレーザダイオードの光量上限データ及び光量下
限データ、ＰＬＬ基準信号ＣＬＫＡの基準周波数データ
、及びテストパターンデータ等が書き込まれる。

テストパターン発生器５６は、ＣＰＵ’５３によって書
き込まれた内部レジスタ（レジスタ群）５０のデータに
基づいて、テストパターンすなわち繰り返しパターンの
主走査方向及び副走査方向のビデオデータ発生間隔のデ
ータを生成する。なお、その詳細は後述する。

ビデオコントローラ５７は、テストパターン発生器５６
が生成したテストパターンや、データコントローラ１３
から送られてくる画像データを主走査コントローラ５１
の出力に基づいて変調して、ビデオ信号ＶＩＤＥＯを発
生する。

タイミング発生器５４は、入力する発振器２４からの源
クロック信号Ｏ８Ｃに基づいて、タイミング信号φ＊　
Ｔｏ　＋　Ｔｔ　＋　Ｔ２を発生する。

タイミング信号φは露光コントローラ３４がＲＡＭ３５
をアクセスするタイミングを決める信号であり、タイミ
ング信号”Ｏｔ　Ｔｌ　ｔ　Ｔ２はＲＡＭ３５より主走
査制御データ、光量変調データ及び周波数変調データを
読み出すタイミングを定める信号である。

すなわち第２１図に示すように、タイミング信号Ｔｏの
立ち下がりで主走査制御データを、タイミング信号Ｔ１
の立ち下がりで光量変調データを、タイミング信号Ｔ２
の立ち下がりで周波数変調データをそれぞれ読み出す。

なお、Ｔ　ｏ　＋　Ｔ　１　ｒ　Ｔ　２はいずれもタイ
ミング信号φを３分周したクロック信号であり、互いに
タイミング信号φの１周期分位相がずれている。

タップセレクタ６４は多段遅延回路を内蔵し、源クロッ
ク信号Ｏ８Ｃを入力して、それと同一周波数で互いに位
相が順次ずれた多数のクロック信号を発し、それらのう
ちで第５図の同期検知センサ１１１からのビームデイテ
クト信号ＤＥＴＰの立ち下がりに最も同期したクロック
信号を選択して基準クロック信号ＣＬＫｏを生成し、そ
れを分周器５８へクロックとして入力させする。

分周器５８．５９と位相比較器６１及び電圧制御発振器
６２は、外付けのローパスフィルタ６８と共にフェーズ
・ロックド・ループ（ＰＬＬ）回路６５を構成しており
、ビームデイテクト信号ＤＥＴＰでリセットされて、周
波数変調器５３が指定する周波数で分周器５８が出力す
るＰＬＬ基準信号ＣＬＫＡをでい倍した周波数の画素ク
ロック信号ＷＣＬＫを発生する。

分周器６３は、この画素クロック信号ＷＣＬＫを分周し
て主走査制御クロック５ＣＬＫを生成する。

テストパターンの　生 ここで、上述した露光コントローラ３４内で、この発明
に係るテストパターンの発生に関して。

第１図及び第１１図乃至第１６図によって説明する。

第１図は、テストパターン発生器５６の構成例を、レジ
スタ５５内のレジスタ群を構成する４つのレジスタ（ａ
）〜（ｄ）と共に示すブロック図である。

このテストパターン発生器５日は、２個のセレクタ５６
１，５６２と、主カウンタ５６３及び副カウンタ５６４
と、２個のフリップフロップ回路（Ｆ／Ｆ）５８５，５
８６と、３個のＡＮＤ回路５６７ａ−５６７ｃと、２個
のＥＸＯＲ回路５６８ａｔ　５ｓｓｂ及びＯＲ回路５６
９とＮＯＴ回路ＩＮとによって構成されている。

このテストパターン発生器５６によって発生可能なパタ
ーンの種類は、第１１図に示すＡ、Ｂ。

Ｃ，Ｄの４種である。この図中に斜線を施して示しであ
る領域は、レーザプリンタ出力で黒く記録される部分を
示し、この実施例の構成では光源であるレーザダイオー
ドを点灯する部分となる。

このＡ、Ｂ、Ｃ，Ｄのいずれかのパターンを第９図のＣ
ＰＵ”）３で選択し、テストパターン発生モードとする
ことによって、選択されたパターンの連続したものがプ
リント可能となる。

パターンＡを選択してプリントした場合の例を第１２図
に示す。

これらのパターンＡ、Ｂ、Ｃ，Ｄの各々におけるａ、ｂ
、Ｑ、ｄの長さは、ＣＰＵ３３により第６図のＲＯＭ３
０からレジスタ５０に設定される。

すなわち、第１２図に示すパターンＡ−Ｄのａ。

ｂ、ｃ、ｄ番長さを示すデータが、ＣＰＵ３５によって
データバス４７を通して、デコーダ５５によって選択さ
れる４つのレジスタ（ａ）〜（ｄ）へ書き込まれる。

レジスタ（ａ）、（ｂ）、（ｃ）、（ｄ）にａ、ｂ、ｃ
。

ｄ各々の長さを示すデータが書き込まれた後のテストパ
ターン発生器５６の動作を以下に説明する。

第１０図におけるセレクタ５６１は、Ｆ／Ｆ５６５の出
力Ｑ１によりレジスタ（ａ）又はレジスタ（ｂ）の出力
データを選択する。

すなわち、Ｆ／Ｆ５６５の出力Ｑ１がローレベル°Ｌ゛
の時には、レジスタ（ｂ）の出力データを選択して出力
し、Ｆ／Ｆ５６５の出力Ｑ１がハイレベル゛Ｈ°のとき
には、レジスタ（ａ）の出力データを選択して出力して
、主カウンタ５６３にセットする。

セレクタ５６２も上記セレクタ５６１と同様に、Ｆ／Ｆ
　５　Ｂ　Ｂの出力Ｑ２のレベルが°Ｌ°か”Ｈ−かに
より、レジスタ（ｄ）又は（Ｃ）の出力データを選択し
て副カウンタ５６４にセットする。

これらのタイミングを第１５図及び第１６図に示す。

主カウンタ５６３では、セレクタ５６１の出力データを
プリセットデータとして、画素クロックＷＣＬＫをカウ
ントする。そして、この主カウンタが５６３カウントア
ツプしてキャリー（ＣＡＲＲＹ）を出力するタイミング
で、セレクタ５６１よりのプリセット値をロードし、且
つＦ／Ｆ　５６５を次の画素クロックＷＣＬＫの立上が
りで変化させる。

したがって、このＦ／Ｆ５６５の出力Ｑ１の変化により
、セレクタ５６１の出力データも（ｂ）→（ａ）となる
。

以上の繰り返しにより、Ｆ／Ｆ５ｆ３５はレジスタ（ａ
）及び（ｂ）で指示されるパルス幅す１周期ａ十すの信
号を出力する。

セレクタ５６２．副カウンタ５６４．及びＦ／Ｆ５６６
のブロックでは、ＬＳＹＮＣ信号をクロック入力とし、
上述と同様にしてパルス［ｄ、周期ｃ　＋　ｄの信号を
Ｆ／Ｆ　５６　Ｅ３より出力する。

このＦ／Ｆ　５　Ｂ　５の出力Ｑ１及びＦ／Ｆ　５６　
Ｂの出力Ｑ２の出力信号（第１５図及び第１６図参照）
をＡＮＤ回路５６７ａに入力して論理積をとつた値Ｘと
、ＥＸＯＲ回路５６８ａに入力して排他論理和をとった
値Ｙの真理衣を第１３図に示す。

このこ結果のＸ、ＹをＰＡＴＮＯ信号及びＰＡＴＮＩ信
号と組合せて、第１図に示すＮＯＴ回路ＩＮ、ＡＮＤ回
路５６７ｂ、５８７ｃ、ＯＲ回路５６９、及びＥＸＯＲ
回路５６８ｂからなる論理回路を通した信号によって、
主走査方向と副走査方向のビデオ信号発生間隔を決定し
て、第１０図のビデオコントローラ５７でビデオ信号Ｖ
ＩＤＥＯを発生させることにより、発生パターンＡ、Ｂ
。

Ｃ，Ｄを実現することができる。

その結果を第１４図に示す。

この実施例において、レジスタ（ａ　）、（ｂ　）、　
（ｃ　）。

（ｄ）をそれぞれ８ビツト構成とすると、ａ、ｂはＯ〜
２５５ｄｏｔｓまで、ｃ、ｄはＯ−２５５１ｉｎｓまで
任意に設定可能となる。

土走濱コントローラ 次に、第１０図における主走査コントローラ５１の具体
的構成例とその作用及び主走査制御データについて、第
１７図及び第２２図乃至第２５図を参照して説明する。

主走査制御データは、第３図及び第４図に示した同期検
知センサ１１１からのビームデイテクト信号ＤＥＴＰを
始点とした主走査方向（第４図に示したＢ方向）の主走
査同期信号ＬＳＹＮＣ，主走査画像領域指定信号ＬＧＡ
ＴＥ及びその他の前述した主走査に必要なタイミング信
号（ＰＣＤＡ。

ＣＵＲＶ、５ＹＮＣＩ、５ＹＮＣＯ）を生成するための
基礎データであり、時系列で隣りあうタイミング信号の
切り換わりインターバルを主走査制御クロック５ＣＬＫ
でカウントした場合のカウント値（ＤＳ　１．ＤＳ２．
ＤＳ３．・・・・・・）で表わしたものである。

主走査コントローラ５１は、第１７図に示すように、ア
ドレスカウンタ５１１．ダウンカウンタ５１２、データ
レジスタ５１５．シーケンサ５１４及びプリスケーラ５
１５によって構成されている。

なお、ＲＯＭＺＩＯは第６図に、ＣＰＵ”ｌ”；及びＲ
ＡＭ３５は第９図にも示したものであり、電源が投入さ
れた際のイニシャライズ時に、前述したデイツプスイッ
チ３１の状態やＲＯＭＺＩＯの内容、あるいは他のブロ
ックからの指示信号等に基づいて、ｃｐｕ３５が第８図
に示したように、使用する走査ユニットの光学系の種類
や解像度（画素密度）、あるいは印字速度や印字領域等
に応じて、ＲＯＭ：！；Ｏに複数組格納されているデー
タ群の中から１つを選択して、ＲＡＭ３；５上のある領
域に転送して格納する。

そして、第２２図に示すように、ビームデイテクト信号
ＤＥＴＰの立ち下がり直後のタイミング信号ＴｏでＲＡ
Ｍ”！１５から読み出した主走査制御データの内容であ
るＤＳＬ（主走査制御データの最先頭の内容）を、デー
タレジスタ５１３に取り込んだ後ダウンカウンタ５１２
にロードする。

この主走査制御データは１バイトで構成されており、そ
の各ビットは第２３図に示すような意味づけを持ってい
る。

すなわち、このデータの第６〜０ビツトは上述したカウ
ント値のデータでダウンカウンタ５１２にロードされ、
これを初期値としてダウンカウントされる。第７ビツト
（ＭＳＢ）は、スキップの可否を示す１ビツトデータで
、プリスケーラ５１５及びシーケンサ５１４に他のビッ
トと同時にラッチされる。

プリスケーラ５１５にラッチされたこの第７ビツトが°
１°であれば、主走査制御クロック５ｃＬＫをプリスケ
ール（この例では１２８分周）する作用をなす。

すなわち、ダウンカウンタ５１２は主走査制御データの
第７ビツトが°０°の場合は、第６〜０ビツトで示され
た値を主走査制御クロック５ＣＬＫそのものでダウンカ
ウントしてクロックＣＬＫ１を発生するが、第７ビツト
が１°の場合は、第６〜Ｏビツトで示された値を主走査
制御クロック５ＣＬＫの１２８分周されたクロックでダ
ウンカウントして、タロツクＣＬＫＩを発生する。

シーケンサ５１４に対してラッチされた第７ビツトは、
次のＣＬＫＩの入力を無視する作用をなす。これによっ
て、シーケンサ５１４が発生する後述する各信号の変化
間隔がクロック５ＣＬＫの１２８クロック分以上あって
も、この第７ビツトを１°にしたデータを用いれば、そ
れを表現することが可能になる。

ダウンカウンタ５１２は、そのダウンカウントがオーバ
になるとクロックＣＬＫＩを発生し、アドレスカウンタ
５１１のアドレス値をインクリメントし、ＲＡＭ３５へ
のアドレス値を更新する。

すなわち、ＲＡＭ３５のＤＳＬデータアクセスアドレス
を１インクリメントする。

そして、タイミング信号Ｔｏに同期してＲＡＭ３５から
読み出した次のアドレスの内容であるＤＳ２を、データ
レジスタ５１３に取り込んだ後ダウンカウンタ５１２に
ロードして、主走査制御クロック５ＣＬＫでダウンカウ
ントする。

その後、再びダウンカウンタ５１２がカウントオーバに
なるとクロックＣＬＫＩを発生し、アドレスカウンタ５
１１のアドレス値をインクリメントし、ＲＡＭ３５への
アドレス値を更新する。すなわち、ＲＡＭ３５のＤＳ２
データアクセスアドレスを１インクリメントする。

再び、タイミング信号Ｔｏに同期してＲＡＭ３５から読
み出した次のアドレスの内容であるＤＳ３を、データレ
ジスタ５１３に取り込んだ後ダウンカウンタ５１２にロ
ードして、主走査制御タロツク５ＣＬＫでダウンカウン
トする。

以下同様に実行して、クロックＣＬＫＩを生成すると共
に、シーケンサ５１５がそのクロックＣＬＫＩをカウン
トして、第２２図の下部に示すＰ　ｊ　Ｄ　Ａ　、　Ｃ
Ｕ　ＲＶ　、　Ｌ　Ｓ　Ｙ　Ｎ　Ｃ、Ｌ　Ｇ　Ａ　Ｔ　
Ｅ　。

５ＹＮＣＩ、及び５ＹＮＣＯの各タイミング信号を生成
する。

したがって、この主走査コントローラ５１によれば、Ｒ
ＡＭ３５に格納する主走査データ（変化タイミングのカ
ウントデータ）を変更することにより、各タイミング信
号の変化タイミングを種々に変えることができる。

これらのタイミング信号の内ＣＵＲＶ信号等の一部は、
第１０図に示した光量変調器５２及び周波数変調器５３
に与えられる。

二二で、シーケンサ５１４が発生する上述した各信号の
変化間隔がクロック５ＣＬＫの１２８クロック分以上あ
っても、主走査制御データの第７ビツトを°１°にした
データを用いることによってそれを生成できることにつ
いて、ＣＰＵ３３によってＲＡＭ３５の１０００番地以
降に転送された主走査制御データが第２４図に示すよう
な場合を例に、第２５図も参照して具体的に説明する。

まず、１０００番地のデータの第７ビツトは°Ｏ゛なの
で、第６〜０ビツトの値に従って、同期入力（ＤＥＴＰ
の立ち上がり）から５ＣＬＫの２クロツク後にＰＣＤＥ
信号が立ち上がる。

同様に、１０００番地のデータの第７ビツトもＯ°なの
で、第６〜０ビツトの値に従って、信号ＰＣＤＡの立ち
上がりから５ＣＬＫの１クロツク後にＣＵＲＶ信号が立
ち上がる。

次に、１００２番地のデータの第７ビツトは１”なので
、第６〜０ビツトの値によって、ＣＵＲＶ信号の立ち上
がりから５ＣＬＫで１２８×１クロツク後にはアドレス
カウンタ５１１のみがインクリメントされ、ＬＳＹＮＣ
信号は変化しない。

そして、１００３番地のデータに従ってさらに５ＣＬＫ
で３クロツク後、ＣＵＲＶ信号の立ち上がりからは１２
８Ｘ１＋３＝１３１　クロック後にＬＳＹＮＣ信号が立
ち上がる。

光」し聚」１塁 次に、第１０図における光量変調器５２の具体的構成例
及びその作用と光量変調データについて、第１８図と第
２６図及び第２７図を参照して説明する。

光量変調データは、第９図のＣＰＵ３”；が露光コント
ローラ３４の内部レジスタ５０（第１０図参照）に書き
込んだレーザダイオードの光量上限データを基に、レー
ザダイオードの発光量を変化させるためのデータである
。

そして、第２６図に示すように１バイトで構成されてお
り、レーザダイオードの発光量を変化させる変化量（第
５，６ビツト）ＤＰｎＶと、変化させる方向（第７ビツ
ト）Ｕ／Ｄと、変化のインターバル（第０〜４ビツト）
ＤＰｎ　Ｉの成分を含むデータである。

光量変調器５２は第１８図に示すように、アドレスカウ
ンタ５２１．ダウンカウンタ５２２．データレジスタ５
２３及びアップダウンカウンタ５２４によって構成され
ている。

そして、第２７図に示すように、ビームデイテクト信号
ＤＥＴＰの立ち下がり直後のタイミング信号Ｔ１で第９
図のＲＡＭ３５から読み出した光量変調データの内容で
あるＤＰＩ（光量変調データの最先頭のＤＰＩ）を、デ
ータレジスタ５２３に取り込んだ後、そのインターバル
成分ＤＰＩＩをダウンカウンタ５２２にロードする。

主走査コントローラ５１が生成するＣＵＲＶ信号がハイ
レベルの間は、ＣＰＵ３”；が露光コントローラ３４の
内部レジスタ５０に書き込んだレーザダイオードの光量
上限データＰＲＥＦを、アップダウンカウンタ５２４か
らＤ／Ａコンバータ群４５の後で第１９図によって説明
するＤ／Ａコンバータ４５４に対して出力するが、ＣＵ
ＲＶ信号がローレベルになるとダウンカウンタ５２２が
クロックＣＬＫ２を発生し、光量変調データの内容であ
るＤＰＩに含まれている光量の変化量を示すデータｒ）
ＰＩＶ分だけアップダウンカウンタ５２４がその出力を
アップダウン指示データＵ／Ｄに従って変化させ、今Ｕ
／Ｄがダウンの指示であるとすると、ＰＲＥＦ−ＤＰＩ
Ｖを出力する。

また、クロックＣＬＫ２によりアドレスカウンタ５２１
のアドレス値をインクリメントし、ＲＡＭ３５のアドレ
ス値を更新する。すなわち、ＲＡＭ３５のＤＰＩデータ
アクセスアドレスを１インクリメントする。

そして、タイミング信号Ｔ１に同期してＲＡＭ３５から
読み出した次のアドレスの内容であるＤＰ２をデータレ
ジスタ５２３に取り込んだ後、そのインターバル成分Ｄ
Ｐ２Ｉをダウンカウンタ５２２にロードして、主走査制
御クロック５ＣＬＫでダウンカウントする。

ダウンカウンタ５２２がカウントオーバになるとクロッ
クＣＬＫ２を発生し、データＤＰ２に含まれている光量
の変化量を示すデータＤＰ２Ｖ分だけアップダウンカウ
ンタ５２４がその出力をアップダウン指示データｔＪ／
Ｄに従って変化させ、今Ｕ／Ｄが同じくダウンの指示で
あるとすると。

ＰＲＦＥ−ＤＰＩＶ−ＤＰ２Ｖを出力する。

同時に、アドレスカウンタ５２１のアドレス値をインク
リメントし、ＲＡＭ３５へのアドレス値を更新する。す
なわち、ＲＡＭ３５のＤＰ２データアクセスアドレスを
１インクリメントする。

そして、タイミング信号Ｔ１に同期してＲＡＭ３５から
読み出した次のアドレスの内容であるＤＰ３をデータレ
ジスタ５２３に取り込んだ後、ダウンカウンタ５２２に
ロードして、主走査制御クロック５ＣＬＫでダウンカン
ウドする。

以下同様に実行して、クロックＣＬＫ２を発生する毎に
アップダウンカウンタ５２４からの出力を変化させ、後
述するＬＤドライバ６０によるレーザダイオードの発光
量を制御する。

ＬＤドライバとその関　回路 第１９図にＬＤドライバ６０とその光量を制御するため
のＤ／Ａコンバータ群４５及び電圧／電流変換回路２８
の具体的回路例を示す。

Ｄ／Ａコンバータ群４５は第９図にも示したが、第６図
のＬＳＩ２１の中にあり、４個のＤ／Ａコンバータ４５
１〜４５４と、インピーダンス変換器としてて使用され
るオペアンプ４５５とから構成されている。

Ｄ／Ａコンバータ４５１〜４５３はいずれも８ビツトの
ものであり、第９図に示したＣＰＵ３３のデータバスに
接続されていて、ＣＰＵ３５が直接これらを制御する。

Ｄ／Ａコンバータ４５４は、オペアンプ４５５の出力端
子と、第１０図の露光コントローラ３４内の光量変調器
５２の第１８図に示したアップダウンカウンタ５２４の
出力端子に接続されている。

Ｄ／Ａコンバータ４５１，４５２，４５４の各出力は、
電圧／電流変換回路２８の各オペアンプ２８１〜２８３
を通して各トランジスタ２８４〜２８６に入力する。

そして、それぞれＤ／Ａコンバータ４５１〜４５３に入
力したデジタル値を対応するアナログ出力電圧に変換し
、それをさらに電圧／電流変換回路２８でそれぞれ電流
Ｉ　ｐａ、　Ｉ　ｐｂ、　Ｉ　ｐｄに変換している。

なお、Ｄ／Ａコンバータ４５３は、ｃｐｕ３２ｉにより
設定されたデジタル値をアナログ電圧に変換して出力し
、オペアンプ４５５によってインピーダンス変換してＤ
／Ａコンバータ４５４のレファレンス入力電圧Ｖ　ｒｅ
ｆとして与えている。

この電圧／電流変換回路２８から、電流Ｉｐａ。

Ｉｐｂ、　Ｉｐｄの加算値ＩｐτをＬＤドライバ６０に
供給すると、ＬＤドライバ６０ではそれをオペアンプ６
０１で増幅して、パワートランジスタ６０２によって電
流ＩＰτに応じたドライブ電流ＩＬＤをレーザダイオー
ドＬＤに流して、その発光量を制御する。

この電流ＩＰτとドライブ電流ＩＬＤとは、第３０図に
示すように負の傾きを持つ一次関数になっている。した
がって、Ｄ／Ａコンバータ４５１〜４５４のデジタル入
力値を変化させることによって。

ドライブ電流ＩＬＤを制御することが可能になる。

なお、レーザダイオードＬＤのオン（点灯）／オフ（消
灯）は、第１０図のビデオコントローラから入力する画
像信号ＶＩＤＥＯにより、反転回路６０３を介して制御
される。

すなわち、画像信号ＶＩＤＥＯが非記録を示すハイレベ
ルの時は、反転回路６０３の出力がローレベルになるの
で、レーザダイオードＬＤはそのアノード側がダイオー
ドＤ１を介して接地された状態になり消灯する。

画像信号ＶＩＤＥＯが記録を示すローレベルの時は、反
転回路６０３の出力がハイレベルになるので、レーザダ
イオードＬＤにはパワートランジスタ６０２によるドラ
イブ電流ＩＬＤが流れて点灯する。

そのレーザダイオードＬＤの発光量をモニタ用のフォト
ダイオードＰＤによって検出して、可変抵抗ＶＲによっ
て調整される検出電圧をコンパレータｆ３０４，８０５
４．−よッテ比較電圧Ｖａ、Ｖｂと比較し、その比較結
果を２短信号ＬＤＣＴＩとＬＤＣＴ２として露光コント
ローラ３４へ出力する。

比較電圧Ｖａ、Ｖｂは抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値に
よって決まり、第３１図に示すように信号ＬＤＣＴＩが
レーザダイオードＬＤの光量最大値Ｐ　ｒａａｘに、信
号ＬＤＣＴ２が光量最小値Ｐ　ｗｉｎにそれぞれ対応し
て反転するように、各抵抗Ｒ１＋Ｒ２、Ｒ３の抵抗値を
設定しておく。

露光コントローラ３４にはＡＰＣ割込機能があり、ｃｐ
ｕ３３によって第１０図に示した露光コントローラ３４
内のレジスタ５０を設定することによってＡＰＣ割込が
発生する。

この時１画像信号ＶＩＤＥＯ（この場合はレーザダイオ
ード駆動指令信号）がアクティブになり、レーザダイオ
ードＬＤが発光を開始する。

その後、露光コントローラ３４はＣＰＵ５３に対して割
込信号ＩＮＴを発生させ、同時に２短信号ＬＤＣＴＩ、
ＬＤＣＴ２の値をラッチ回路６６にラッチさせて、それ
をレジスタ５０に格納する。

ＣＰＵ３”Ｓは、割込処理ルーチン内でそのＬＤＣＴＩ
、ＬＤＣＴ２の値を読み込んで、その結果によりＤ／Ａ
コンバータ４５１〜４５６のデジタル入力値を変化させ
ることにより、レーザダイオードＬＤの発光量の制御を
行なう。

Ｄ／Ａコンバータ４５１は光量の粗い制御を行ない、Ｄ
／Ａコンバータ４５２は細かい制御を行なうため、電圧
／電流変換回路２８の抵抗Ｒａ。

Ｒｂの値を選択して、ＩＬＳＢ当りの電流値ＩＰＴの変
化量を変えている。

例えば、Ｄ／Ａコンバータ４５１のＩＬＳＢがＤ／Ａコ
ンバータ４５２の２５５ＬＳＢに等しくなるように、抵
抗Ｒａ、Ｒｂを設定することにより、最大１６ビツト相
当のＡ／Ｄコンバータと同じ制御が可能になる。

さらに、第１８図に示した光量変調器５２内のアップダ
ウンカウンタ５２４からの光量変調データをＤ／Ａコン
バータ４５４に入力させてレーザダイオードＬＤの光量
変調をする。

すなわち、仮に画像信号ＶＩＤＥＯが１ライン全ドツト
記録（ローレベル）であった場合には。

第１８図に示した光量変調器５２内のアップダウンカウ
ンタ５２４の出力により、レーザダイオードＬＤのドラ
イブ電流ＩＬＤは、大略で第３２図に示すような主走査
方向に対する電流レベル分布を示すものとなる。

光量基準データＰＲＥＦは、レーザダイオードＬＤの光
量上限データＰ　ｍａｘにより制御される通電レベルで
ある。

第３２図において、±ＤＰｎＶ　（ｎ＝１．２゜３、・
・・・・・）は、光量変調データの内容であるＤＰｎに
含まれている光量を変化させるデータ分であり、その＋
は通電レベルのＤＰｎＶステップのアップを−は通電レ
ベルのＤＰｎＶステップのダウンを指定し、ＤＰｎのイ
ンターバル成分ＤＰｎｒ（ｎ＝１．２，３．・・・・・
・）は、主走査の進行量を指定する。

たとえば、ＤＰｎＩは主走査制御クロック５ＣＬＫがＤ
ＰｎＩパルス分進んだときに、電流レベルをＤＰｎＶス
テップだけアップ又はダウンすることを意味する。

層重」口Ｌ」塁 次に、第２０図と第２８図及び第２９図等を参照して、
第１０図における周波数変調器５３と周波数変調データ
及びＰＬＬ回路６５等について具体的に説明する。

周波数変調データは、第９図のＣＰＵ３３が露光コント
ローラ３４の内部レジスタ５０に書き込んだＰＬＬ基準
信号ＣＬＫＡの基準周波数データＦＩＮＴを基に、ＰＬ
Ｌ基準信号ＣＬＫＡの周波数を変化させるためのデータ
である。

そして、この周波数変調データは第２８図に示すように
１バイトで構成されており、ＰＬＬ基準信号ＣＬＫＡの
周波数を変化させる変化量（第５゜６ビツト）ＤＦｍＶ
と、変化させる方向（第７ビツト）Ｕ／Ｄと、変化のイ
ンターバル（第０〜４ビツト）ＤＦｍＩの成分を含むデ
ータである。

周波数変調器５３は、第２０図に示すようにアドレスカ
ウンタ５３１．ダウンカウンタ５３２゜データレジスタ
５３３及びアップダウンカウンタ５３４によって構成さ
れている。

この周波数変調器５３は、ＰＬＬ基準信号ＣＬＫＡの周
波数を指定するデータを第１０図の分周器５８に与え、
その指定した周波数のＰＬＬ基準信号ＣＬＫＡを分周器
５８に発生させる作用をなす。

まず、この分周器５８について説明すると５この分周器
５８はダウンカウンタであり、周波数変調器５３が与え
る周波数データの数だけタップセレクタ６４からの基準
クロック信号ＣＬＫＯをカウントすると、基準クロック
信号ＣＬＫｏの１０クロツクの長さのパルスを出力する
。これを繰り返し行い、ＰＬＬ基準信号ＣＬＫＡとして
出力するものである。

周波数変調器５３が与える周波数データが変らないと、
一定の長さのパルスで且つ一定の周期のＰＬＬ基準信号
ＣＬＫＡを出力するが、周波数変調器５３が周波数デー
タを変更すると、パルス幅は変らないが周期が変わった
ＰＬＬ基準信号ＣＬＫＡを出力する。

そこで、この周波数変調器５３は第２９図に示すように
、ビームデイテクト信号ＤＥＴＰの立ち下がり直後のタ
イミング信号Ｔ２でＲＡＭ３；５から読み出した周波数
変調データの内容であるＤＦｌ（周波数変調データの最
先頭のＤＦｌ）を、データレジスタ５３３に取り込んだ
後、そのインターバル成分ＤＦＩＩをダウンカウンタ５
３２にロードする。

主走査コントローラ５１が生成するＣＵＲＶ信号がハイ
レベルの間は、ＣＰＵ３３が露光コントローラ３４の内
部レジスタ５０に書き込んだＰＬＬ基準信号ＣＬＫＡの
基準周波数データＦＩＮＴを分周器５８に対しアップダ
ウンカウンタ５３４から出力するが、ＣＵＲＶ信号がロ
ーレベルになると、ダウンカウンタ５３２がクロックＣ
ＬＫ３を発生し、アップダウンカウンタ５３４が周波数
変調データの内容であるＤＰＩに含まれている周波数の
変化量のデータＤＦＩＶ分だけその出力をアップダウン
指示データＵ／Ｄに従って変化させ、今Ｕ／Ｄがダウン
の指示であるとすると、分周器５８に対しＦＩＮＴ−Ｄ
ＦＩＶを出力する。

また、クロックＣＬＫ３によりアドレスカウンタ５３１
のアドレス値をインクリメントし、ＲＡＭ３５へのアド
レス値を更新する。すなわち、ＲＡＭ５５のＤＰＩデー
タアクセスアドレスを１インクリメントする。

そして、タイミング信号Ｔ２に同期してＲＡＭ３５から
読み出した次のアドレスの内容であるデータＤＦ２をデ
ータレジスタ５３３に取り込んだ後、そのインターバル
成分ＤＦ２Ｉをダウンカンウタ５３２にロードして、Ｐ
ＬＬ基準信号ＣＬＫＡでダウンカンウドする。

ダウンカウンタ５３２がカウントオーバになるとクロッ
クＣＬＫ３を発生し、データＤＦ２に含まれている周波
数の変化量のデータＤＦ２Ｖ分だけ、アップダウンカウ
ンタ５３４からの出力をアップダウン指示データＵ／Ｄ
に従って変化させ、今Ｕ／Ｄがダウンの指示であるとす
ると、分周器５８に対し、ＦＩＮＴ−ＤＦＩＶ−ＤＦ２
Ｖを出力する。

同時に、アドレスカウンタ５３１のアドレス値をインク
リメントし、ＲＡＭ３；５へのアドレス値を更新する。

すなわち、ＲＡＭ５；５のＤＦ２データアクセスアドレ
スを１インクリメントする。

そして、タイミング信号Ｔ２に同期してＲＡＭ３５から
読み出した次のアドレスの内容であるデータＤＦ３をデ
ータレジスタ５３３に取り込んだ後、そのインターバル
成分ＤＦ３Ｉをダウンカンウタ５３２にロードして、Ｐ
ＬＬ基準信号ＣＬＫＡでダウンカンウドする。

以下同様に実行して、クロックＣＬＫ３を発生すると共
に、分周器５８へのアップダウンカウンタ５３４からの
出力を変化させ、ＰＬＬ基準信号ＣＬＫＡを変調する。

周波数変調器５３がこのように分周器５８に与えるカウ
ント値を変更するので、これに対応して分周器５８が発
生するＰＬＬ基準信号ＣＬＫＡの周波数が変わる。

このような周波数変調器５３と分周器５８の動作により
、ＰＬＬ基準信号ＣＬＫＡは大略で第３０図に示すよう
に、予め第６図のＲＯＭ３ｏに格納され、第９図のＣＰ
Ｕ３；３によりＲＡＭ３５に書き込まれた周波数変調デ
ータ及びＰＬＬ基準信号ＣＬＫＡの基準周波数データＦ
ＩＮＴにより規定される主走査方向の周波数変調分布を
示すものとなる。

第３３図において、±ＤＦｍＶ　（ｍ＝１，２゜３、・
・・・・・）は、周波数変調データの内容であるＤＦｍ
に含まれている周波数を変化させる変化量のデータであ
り、その＋は周波数のＤＦｍＶステップのアップを、−
は周波数のＤＦｍＶステップのダウンをそれぞれ指定し
、ＤＦｍのインターバル成分ＤＦｍＩ（ｍ；１，２，３
．・・団・）は、主走査の進行量を指定する。

たとえば、ＤＦｍＩは主走査がＰＬＬ基準信号ＣＬＫＡ
のＤＦｍＩパルス分進んだときに、そのＰＬＬ基準信号
ＣＬＫＡの周波数をＤＦｍＶステップダウンすることを
意味する。

第１０図において１分周器５８が発生するＰＬＬ基準信
号ＣＬＫＡは位相比較器６１に入力され、この位相比較
器６１は画素クロック信号ＷＣＬＫの分周器５９と外付
けのローパスフィルタ６８及び電圧制御発振器６２と共
に、周波数変調器５３が指定する周波数の画素クロック
信号ＷＣＬＫを発生するＰＬＬ回路６５を構成している
。

そして、このＰＬＬ回路６５の電圧制御発振器６２から
、ＰＬＬ基準信号ＣＬＫＡに同期した画素クロック信号
ＷＣＬＫをビデオコンローラ５７及び分周器６３に与え
ることにより、データコントローラ１３からの画像デー
タをビデオコントローラ５７がその画素クロック信号Ｗ
ＣＬＫに同期してシリアルに読み出し、それを信号処理
した後画像信号ＶＩＤＥＯとして出力して、第１９図に
示したＬＤドライバ６０に与える。

以上説明した光量変調器５２及び周波数変調器５３等の
動作と、ＲＯＭ３０に予め格納されていてＣＰＵ３３に
より選択的にＲＡＭ３５に書き込まれる光量変調データ
及び周波数変調データにより、第３図及び第４図に示し
たＬＤユニット１０１内のレーザダイオードＬＤには、
第３２図に示したような電流レベル分布の通電が行われ
る。

また、画素クロック信号ＷＣＬＫの周波数が。

第３３回に示したような周波数変調分布を示すＰＬＬ基
準信号ＣＬＫＡをてい倍した周波数分布のものとなり、
この画素クロック信号ＷＣＬＫに同期して主走査１ライ
ンのドツト記録が行われる。

なお、第３２図に示すような電流レベル分布及び第３３
図に示すような周波数分布は、光量変調データ及び周波
数変調データの設定（変更）により任意の分布特性を得
ることができる。

従って、この実施例では４種類のレーザ走査ユニットの
それぞれに適合する第８図（イ）〜（ニ）に示した４グ
ループのデータをＲＯＭ３Ｑに格納しており、それらを
デイツプスイッチ３１によって任意に選択して設定する
することができる。

種類が異なるレーザ走査ユニットでは、走査領域ずれが
有り得るので、主走査画像領域を定めるタイミング信号
もレーザ走査ユニットの種類毎に定めるように、主走査
制御データも４種類のレーザ走査ユニットのそれぞれに
適合する４グループのデータををＲＯＭ３０に格納して
いる。

そしてその各グループは、４組の記録画素密度に対応し
て４組のデータとなっている。

〔発明の効果〕

以上説明してきたように、この発明によれば、画像記録
装置における自己発生テストパターンを。

装置全体のシーケンス制御を行なう中央処理装置（ＣＰ
Ｕ）によってソフト的に選定でき、その線幅や間隔をも
設定できるので、種々のテストパターンを簡単に発生さ
せてテスト記録をすることができる。

したがって１画像記録装置の動作や画質のチエツクを効
率良く確実に行なうことができる。４、図面の簡単な説
明 第１図は第１０図におけるテストパターン発生器５日構
成例をレジスタ５０と共に示すブロック図。

第２図はこの発明の一実施例であるレーザプリンタの機
構部の概略構成図。

第３図及び第４図は第２図におけるレーザ走査ユニット
４の平面図及び要部斜視図、 第５図は第２図に示したレーザプリンタの制御系の構成
の概要を示すブロック図。

第６図は第５図における機器コントローラ１４の内部構
成を示すブロック図、 第７図は第６図におけるデイツプスイッチ３１の構成例
を示す模式図、 第８図（イ）〜（ニ）は第６図におけるＲＯＭ３０の各
光学系毎にそれぞれ異なる光走査特性補償用データの格
納状態の説明図、 第９図は第６図におけるＬＳＩ２１の内部構成を示すブ
ロック図、 第１０図は第９図における露光コントローラ３４の内部
構成を示すブロック図。

第１１図乃至第１４図は第１図に示したテストパターン
発生器５日の作用を説明するための説明図、 第１５図及び第１６図は同じくそのタイミング図。

第１７図は第１０図における主走査コントローラ５２の
構成例を示すブロック図、 第１８図は第１０図における光量変調器５２の構成例を
示すブロック図、 第１９図は第５図におけるＬＤドライバ６０及びその関
連回路の構成例を示す回路図。

第２０図は第１０図における周波数変調器５３の構成例
を示すブロック図、 第２１図は第９図に示すＲＡＭ３５から主走査制御デー
タ、光量変調データ、及び周波数変調データを読み出す
タイミングを示すタイムチャート、 第２２図は第１７図に示した主走査コントローラ５２の
動作を説明するためのタイムチャート、 第２３図乃至第２５図は同じく主走査コントローラ５１
の動作を説明するための説明図、第２６図は第１８図の
ＲＡＭ３５に格納される光量変調データの説明図。

第２７図は第１８図に示した光量変調器５２の動作を説
明するためのタイムチャート、 第２８図は第２０図のＲＡＭ３；５に格納される周波数
変調データの説明図、 第２９図は第２１図に示した周波数変調器５３の動作を
説明するためのタイムチャート、第３０図は第２０図に
示したＬＤドライバ６０における制御電流Ｉｐτとレー
ザダイオードのドライブ電流ＩＬＤとの関係を示す線図
、第３１図はレーザダイオードＬＤの光量変調領域にお
ける光量変化を示す線図、 第３２図はレーザダイオードのドライブ電流ＩＬＤの主
走査方向における電流レベル分布の概要を示す線図。

第３３図は第１０図における分周器５８が発生するＰＬ
Ｌ基準信号ＣＬＫＡの主走査方向における周波数分布を
示す線図である。

１・・・レーザプリンタ　　２・・・感光体３・・・メ
インチャージャ　４・・・レーザ走査ユニット５・・・
現像装置　　　　６・・・転写／除電チャージャ７・・
・レジストローラ対　　８・・・定着器９・・・排紙用
搬送路　　１０・・・排紙トレイ１１・・・給紙トレイ
　　１２・・・大量給紙筒１３・・・データコントロー
ラ １４・・・機器コントローラ １５・・・走査パネル　　２１・・・ＬＳＩ２４・・・
発振器　　　　２８・・・電圧／電流変換回路３０・・
・ＲＯＭ　　　　　３１・・・デイツプスイッチ３３・
・・ＣＰＵ　　　　　３４・・・露光コントローラ３５
・・・ＲＡＭ　　　　　４５・・・Ｄ／Ａコンバータ群
５０・・・露光コントローラの内部レジスタ５１・・・
主走査コントローラ ５２・・・光量変調器　　５３・・・周波数変調器５４
・・・タイミング発生器 ５日・・・テストパターン発生器 ５７・・・ビデオコントローラ ５８．５９．８３・・・分周器 ６０・・・ＬＤドライバ　　　６１・・・位相比較器６
２・・・電圧制御発振器　　６４・・・タップセレクタ
６５・・・ＰＬＬ回路 １０１・・・レーザダイオード（ＬＤ）ユニット１０Ｂ
・・・ポリゴンミラー １１１・・・同期検知センサ ５１１．５２１，５３１・・・アドレスカウンタ５１２
．５２２．５；２・・・ダウンカウンタ５１３．５２；
、５３　；・・・データレジスタ５１４・・・シーケン
サ　　　５１５・・・プリスケーラ５２４．５３４・・
・アップダウンカウンタ５８１．５６２・・・セレクタ

Claims (1)

1. 【特許請求の範囲】 １　ビデオ信号に応じて光変調されるレーザビームによ
   つて画像形成媒体を主走査及び副走査して画像を形成す
   る画像記録装置において、 この装置のシーケンス制御を行なう中央処理装置によつ
   てテストパターンの設定を行なうためのレジスタ群と、 該レジスタ群の出力に応じて繰り返しパターンの前記主
   走査方向及び副走査方向のビデオ信号発生間隔を決定す
   るテストパターン発生手段と、該手段によつて決定され
   た発生間隔で前記ビデオ信号を発生するビデオコントロ
   ーラとを備えたことを特徴とする画像記録装置。