JPH03146885A - 集積回路試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路試験装置に関し、特に集積回路（以下
ＩＣと記す）の動作試験を行なう為のＩＣ試験装置（以
下ＩＣテスタと記す）に関する。

〔従来の技術〕

形成形器３．テスタコントローラ４等を有するテスト装
置本体５と、テスト装置本体５において発生された試験
パターンＳｐを伝達する為の信号ケーブル６によりテス
ト装置本体５と接続され、テスト信号７を被試験ＩＣ（
以下ＤＵＴと記す）８に印加する為のドライバ回路９と
ＤＵＴ８の出力信号Ｓ。を期待値と比較する為のコンパ
レータ回路１１等を有するテストチージョン１２から構
成されている。

〔発明が解決しようとする課題〕

従来のテスタにおいては、第４図に示す如く、通常はＩ
Ｃのハンドリング装置１３（以下ハンドラ）をテストス
テーション１２と接続してＤＵＴ８にテストパターン信
号ＳＰを供給している。

ハンドラ１３においては複数のＤＵＴを順次インデック
スし、ＤＵＴ８にテストパターン信号Ｓｐとの供給が完
了した時点においてテストスタート信号Ｓｓを発する。

テスタ本体５はテストスタート信号Ｓｓを受けるとテス
トを開始し、テストが終了した時点においてテストエン
ド信号Ｓ８をハンドラ１３に対して発する。

ハンドラ１３はテストエンド信号Ｓ８を受けてＤＵＴ８
をインデックスする。

一般に、メモリＩＣの量産においては、工Ｃテスタが同
時に並列測定可能な個数を増やす程その処理能力は向上
する為、年々その個数は４個、８個、１６個、３２個と
増加してきている。

従来のテスタでは通常テストステーションを二つ有して
おり、前述の測定個数の増加に対しては一つのステーシ
ョン当たりの測定個数を増やす事によって対応されてい
る。

並列測定数は今後も増加する傾向にあるが、並列測定個
数が増加するにつれ、当然テストステーションが大型と
なる。

この場合にはドライバからＤＵＴまでのテスト信号の伝
送経路が長大化し、波形悪化による測定精度の低下を招
く事となる。

この為、従来二つであったテストステーションを４個あ
るいは其れ以上に増やすことにより、テストステーショ
ンを大型化することなく並列測定個数を増やす事が考え
られる。

このようにして１台のテスタ本体に多数のテストステー
ションを接続したばあいに、もし１台のテストステーシ
ョンが故障した場合にはテスタ全体を停止しなげればな
らず、稼働時間に大きな影響を与えてしまう。

またテストステーションの数の大いテスタにおいては、
各テストステーションに接続されているハンドラがＤＵ
Ｔをインデックスする速度はハンドラ毎にばらついてい
る。

この為、全テストステーションを同時に並列測定開始す
るには、一番インデックスの遅いハンドラのテストスタ
ート信号を待つ必要がある。

通常は一番インデックスの遅いハンドラに合わせて待ち
時間を設けておき、その間に全ハンドラのテストスター
ト信号が来れば最後のテストスタート信号の到着時に、
また待ち時間中に全部が揃わなければ、待ち時間満了時
にテスタはテストをスタートする。

この時、もし１台のハンドラが停止した場合、このハン
ドラからはテストスタート信号が出ない為、テスタは必
ず待ち時間−杯待ってテストをスタートすることとなる
。

この為全ハンドラが動作している時に比較して無駄時間
が生ずることとなり、■台の該当ハンドラが接続されて
いるテスタの他のハンドラの処理能力に影響を与える。

〔課題を解決するための手段〕

本発明のテスタのテストステーションはタイミング発生
器とパターン発生器及び波形成形器を有するテスト装置
本体と、該テスト装置本体から出力されるテストパター
ン信号を制御信号により接続あるいは遮断するスイッチ
部と、被試験集積回路に前記テストパターン信号を供給
するドライバ５− と、テスト装置本体からのパターンスタートのタイミン
グ信号とハトリング装置からのインデックス完了による
テストスタート信号を用いてスイッチ部の制御信号とし
て出力する制御部とを含んで構成されている。

〔実施例〕

次ぎに本発明の実施例について図を用いて説明する。

第１図（ａ）及び（ｂ）は本発明のテスタの一実施例の
ブロック図及びステーションコントローラの回路図であ
る。

集積回路試験装置は、タイミング発生器１とパターン発
生器２と波形成形器３及び前記各器ｌ〜３にテスト制御
信号を供給するテスタコントロール４とを有するテスタ
本体５と、波形成形器３の出力するテストパターン信号
ＳＰを制御信号Ｓ。によりオン・オフ制御するスイッチ
部２０とＤＵＴ８にテストパターン信号ＳＰを供給する
ドライバ回路９とテスタコントローラ４から出力される
タイミング信号ＳＴとハントラントローラ１９の出−６
−へ 力するテストスタート信号Ｓ８の論理積出力で立上りテ
ストエンド信号Ｓ６でリセットされる制御信号Ｓ。を出
力するステーションコントローラ１８を有するテストス
テーション１２とを含んでいる。

コントローラ４は、パターン発生器上、タイミング発生
器雲、波形成形器３をコントロールしテストを常時繰り
返す。

常時繰り返されているテストとテストの合間には待ち時
間がある。

テストがスタートするに先立って、タイミング信号ＳＴ
がテスタコントローラ４から出力される。

テストステーション１２はステーションコントローラ１
８を有し、ハンドラ１３がＤＵＴ８をインデックスし、
測定可能な状態になった時にノ１ンドラコントローラ１
９が出力するテストスタート信号Ｓ８と前述のタイミン
グ信号ＳＴとの論理積によりフリップフロップＦＦを駆
動しスイッチ部２０を制御信号Ｓ。でＯＮとし、テスタ
本体５から出力されたテストパターン信号Ｓ、をドライ
バ９に供給する。

また、フリップフロップＦＦは、テストエンド信号Ｓ８
でオフする。

また同様にして、ＤＵＴ８の出力１０をコンパレータ回
路１１で判定した結果Ｓ□もテスタ本体５に供給される
。

第２図は第１図のブロックの動作を説明するための各部
信号のタイミングチャートである。

テスタコントローラ４から出力されたタイミング信号Ｓ
Ｔとハンドラコントローラ１９から出力されたテストス
タート信号Ｓ８との論理積による制御信号Ｓ。によりス
イッチ部２０が動作してテストパターンＳＰがドライバ
回路９に供給されると、テストがスタートする。

次に、制御信号Ｓ。によりテストエンド信号Ｓ８に゛よ
りオフしテストは終了する。

本実施例のテスタにおいては、テスタ本体では自動的に
テストを繰り返しておりハンドラのインデックス完了と
テストスタートのタイミングを合せて、テストステーシ
ョンにテストパターン信号が供給される構造となってい
る。

なお、上述した実施例でテスタ本体５とドライバ回路９
０間に設置されているスイッチ部２０を、ドライバ回路
９のＤＵＴ８との間に設けても機能及び期待効果は第１
の実施例と同等である。

〔発明の効果〕

以上説明したように、本発明のＩＣテスタのテスタ本体
では、自動的にテストを繰り返しておりハンドラのイン
デックス完了とテストスタートのタイミングを合わせて
、テストステーションにテストパターン信号を供給する
ので、テストステーションの故障あるいはハンドラの故
障によって一つのテストステーションを停止するばあい
にも、該テストステーションのみをテスタ本体から切り
離せるため、他の正常なテストステーションのテストに
影響を与える事が無い。

また、並列測定数の増加に伴い小数並列測定のテストス
テーションを多数接続してテスタを構成する事が出来る
。

この場合パターン発生を行なうテスタ本体はｌ９− 台で、そこから出力されるテストパターンにテストステ
ーションを必要数つなぎ込めばよい。

この場合、本発明のテスタではテスタ本体及び他テスト
ステーションの稼働に影響を与えることなくテストステ
ーションの接続切り離しが可能である。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明の一実施例のブ□ツク
図や及びステーションコントローラの回路図、第２図は
第１図のブロックの動作を説明するための各部信号のタ
イミングチャート、第３図は従来のテスタの一例のブロ
ック図、第４図は従来のテスタをハンドラと接続した場
合を説明するためのブロック図である。 １・・・・・・タイミング発生器、２・・・・・・パタ
ーン発生器、３・・・・・・波形成形器、４・・・・・
・テスタコントローラ、５・・・・・・テスト装置本体
、６・・・・・・信号ケーブル、８・・・・・・ＤＵＴ
、９・・・・・・ドライバ回路、１０・・・・・・ＤＵ
Ｔ８の出力、１１・・・・・・コンパレータ回路、１２
・・・ｌＯ− ・・・テストステーション、１３・・・・・・ハンドラ
、１８・・・・・・ステーションコントローラ、１９・
・・・・・ハンドラコントローラ、２０・・・・・・ス
イッチ部。 Ｓｌ・・・・・テストエンド信号、ｓｌ・・・・・・イ
ンデックス信号、ＳＰ・・・・・・テストパターン信号
、Ｓｓ・・・・・・テストスタート信号、ＳＴ・・・・
・・タイミング信号。

Claims (1)

【特許請求の範囲】
1. タイミング発生器とパターン発生器及び波形成形器を有
   するテスト装置本体と、該テスト装置本体から出力され
   るテストパターン信号を制御信号により接続あるいは遮
   断するスイッチ部と、被試験集積回路に前記テストパタ
   ーン信号を供給するドライバと、テスト装置本体からパ
   ターンスタートのタイミング信号とハンドリング装置か
   らのインデックス完了によるテストスタート信号を用い
   てスイッチ部の制御信号として出力する制御部を含む事
   を特徴とする集積回路試験装置。