JPH03147048A - ポーリング制御方式 - Google Patents
ポーリング制御方式Info
- Publication number
- JPH03147048A JPH03147048A JP28541089A JP28541089A JPH03147048A JP H03147048 A JPH03147048 A JP H03147048A JP 28541089 A JP28541089 A JP 28541089A JP 28541089 A JP28541089 A JP 28541089A JP H03147048 A JPH03147048 A JP H03147048A
- Authority
- JP
- Japan
- Prior art keywords
- polling
- communication control
- control device
- order
- numbers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
共通バス上に接続された複数の通信制御装置に対する共
通バス使用権制御をポーリングにより行なうポーリング
制御方式に関し、 複数の通信制御装置に対するポーリング順序を任意に設
定することを可能とすることを目的とし、共通バスにそ
れぞれ通信制御装置を介して複数のデータ処理装置が接
続され、バス制御装置が前記共通バスを経由して前記複
数の通信制御装置に対してポーリングを行なうことによ
り該通信制御装置の共通バス使用権制御を行なうデータ
通信システムにおいて、前記バス制御装置内に、共通バ
スの使用要求を受け付ける通信制御装置の番号として前
記通信制御装置の各々に付与したポーリング番号をポー
リングを行なう順序に従って記憶し、ポーリング番号読
出手段の制御により該ポーリング番号をポーリング順序
に従って前記共通バスに送出するポーリング番号記憶手
段と、前記ポーリング番号記憶手段に対してポーリング
順序に対応させて前記ポーリング番号を記憶させるポー
リング番号設定手段と、前記ポーリング番号記憶手段に
記憶されているポーリング番号を該ポーリング番号記憶
手段が記憶しているポーリング順序に従い一定間隔で送
出せしめるように制御■するポーリング番号読出手段と
を備えるように構成する。
通バス使用権制御をポーリングにより行なうポーリング
制御方式に関し、 複数の通信制御装置に対するポーリング順序を任意に設
定することを可能とすることを目的とし、共通バスにそ
れぞれ通信制御装置を介して複数のデータ処理装置が接
続され、バス制御装置が前記共通バスを経由して前記複
数の通信制御装置に対してポーリングを行なうことによ
り該通信制御装置の共通バス使用権制御を行なうデータ
通信システムにおいて、前記バス制御装置内に、共通バ
スの使用要求を受け付ける通信制御装置の番号として前
記通信制御装置の各々に付与したポーリング番号をポー
リングを行なう順序に従って記憶し、ポーリング番号読
出手段の制御により該ポーリング番号をポーリング順序
に従って前記共通バスに送出するポーリング番号記憶手
段と、前記ポーリング番号記憶手段に対してポーリング
順序に対応させて前記ポーリング番号を記憶させるポー
リング番号設定手段と、前記ポーリング番号記憶手段に
記憶されているポーリング番号を該ポーリング番号記憶
手段が記憶しているポーリング順序に従い一定間隔で送
出せしめるように制御■するポーリング番号読出手段と
を備えるように構成する。
〔産業上の利用分野〕
本発明は、共通バス上に接続された複数の通信制御装置
に対する共通バス使用権制御杏ポーリングにより行なう
ポーリング制御方式に関する。
に対する共通バス使用権制御杏ポーリングにより行なう
ポーリング制御方式に関する。
近年、一つのシステムの処理を複数のプロセッサが分担
して行なうマルチプロセッサ方式が多く使用されるよう
になってきている。かかるマルチプロセッサ方式におい
ては前記複数のプロセッサをそれぞれ通信制御装置を介
して共通ハス上に接続し、バス制御装置により共通バス
の使用権の制御を行なう場合が多いが、使用権制御方法
としてバス制御装置が共通バス上の通信制御装置に対し
てポーリングを行なう方式が多く用いられている。
して行なうマルチプロセッサ方式が多く使用されるよう
になってきている。かかるマルチプロセッサ方式におい
ては前記複数のプロセッサをそれぞれ通信制御装置を介
して共通ハス上に接続し、バス制御装置により共通バス
の使用権の制御を行なう場合が多いが、使用権制御方法
としてバス制御装置が共通バス上の通信制御装置に対し
てポーリングを行なう方式が多く用いられている。
しかし、上記のポーリングによる制御方式においては通
信制御装置のポーリング順序は予め定められており、シ
ステムの構成に応じて、ポーリングのl1lI¥序を変
更したり、特定の通信制御装置に優先権を与えたりする
ことが望ましい場合が生じたても、簡単にポーリング順
序を変更することができなかった。
信制御装置のポーリング順序は予め定められており、シ
ステムの構成に応じて、ポーリングのl1lI¥序を変
更したり、特定の通信制御装置に優先権を与えたりする
ことが望ましい場合が生じたても、簡単にポーリング順
序を変更することができなかった。
このため、ポーリング順序を任意に設定し、また必要に
応じて変更することが可能なポーリング制御方式が必要
となっている。
応じて変更することが可能なポーリング制御方式が必要
となっている。
[従来の技術]
第4図は従来方式の構成図、第5図は従来方式のポーリ
ング番号出力シーケンス図である。
ング番号出力シーケンス図である。
第4図においては共通バス24上に複数のデータ処理装
置22−0〜22−7がそれぞれ通信制御装置23−0
〜23−7を介して接続されており、各通信制御装置2
3−0〜23−..には例えば該通信制御装置の機番に
対応して通し番号のポーリング番号が付与されている。
置22−0〜22−7がそれぞれ通信制御装置23−0
〜23−7を介して接続されており、各通信制御装置2
3−0〜23−..には例えば該通信制御装置の機番に
対応して通し番号のポーリング番号が付与されている。
通信制御装置23−0〜23−oよりの共通バス24の
使用要求はバス制御装置21より該共通バス24を介し
て各通信制御装置23−0〜23〜7に対して順次ポー
リングを行なうことにより受け付け、要求のあった通信
制御装置に対して共通バス24の使用権を付与するよう
になっている。
使用要求はバス制御装置21より該共通バス24を介し
て各通信制御装置23−0〜23〜7に対して順次ポー
リングを行なうことにより受け付け、要求のあった通信
制御装置に対して共通バス24の使用権を付与するよう
になっている。
第4図は上記におけるポーリング部分のみを記している
。ポーリングの際には、バス制御装置 21より前記ポ
ーリング番号を共通バス24に送出するが、ポーリング
番号の送出は、バス制’4B装置21の内部に設けたカ
ウンタ25が図示省略されたクロックパルスを計数する
などの方法によって通し番号を発生し、該番号をポーリ
ング番号として該カウンタ25より一定間隔で出力する
ことにより行なっている。
。ポーリングの際には、バス制御装置 21より前記ポ
ーリング番号を共通バス24に送出するが、ポーリング
番号の送出は、バス制’4B装置21の内部に設けたカ
ウンタ25が図示省略されたクロックパルスを計数する
などの方法によって通し番号を発生し、該番号をポーリ
ング番号として該カウンタ25より一定間隔で出力する
ことにより行なっている。
第5図はポーリング番号の出力シーケンスを図示したも
のである。図中、カウンタ計数値は第4図のカウンタ2
5の計数値であり、該計数値がポーリング番号として共
通バス24に出力される。なお、該ポーリング番号0〜
nは前記の如く、通信制御装置(CCU ) 23−、
〜23−.の機番0〜nに対応している。
のである。図中、カウンタ計数値は第4図のカウンタ2
5の計数値であり、該計数値がポーリング番号として共
通バス24に出力される。なお、該ポーリング番号0〜
nは前記の如く、通信制御装置(CCU ) 23−、
〜23−.の機番0〜nに対応している。
第5図に示す如くカウンタ計数値は通し番号の数字とな
っており、該計数値がポーリング番号となる。第4図の
カウンタ25はランダムな数値を送出することができず
、また、カウンタの計数値とポーリング番号を任意に変
換する部分も有していないため、第4図の構成において
は、ポーリング順序は第5図に示すように通し番号順に
固定される。即ち、従来の方式ではポーリングの順序は
−定の順序に固定される。
っており、該計数値がポーリング番号となる。第4図の
カウンタ25はランダムな数値を送出することができず
、また、カウンタの計数値とポーリング番号を任意に変
換する部分も有していないため、第4図の構成において
は、ポーリング順序は第5図に示すように通し番号順に
固定される。即ち、従来の方式ではポーリングの順序は
−定の順序に固定される。
(発明が解決しようとする課題)
以上のように、従来のポーリング制御方式においては通
信制御装置のポーリング順序を変更したり、優先順位を
任意に設定することはできなかった。
信制御装置のポーリング順序を変更したり、優先順位を
任意に設定することはできなかった。
本発明は、複数の通信制御装置に対するポーリング順序
を任意に設定することを可能とすることを目的とする。
を任意に設定することを可能とすることを目的とする。
〔課題を解決するための手段]
第1図は本発明の原理説明図である。
図中、2−0〜2−、、はそれぞれデータの処理を行な
う複数のデータ処理装置、L、〜3−7は一方が該複数
のデータ処理装置2−0〜2−訛それぞれ接続され、他
方が共通バス4に接続された複数の通信制御装置、4は
該複数の通信制御装置3−0〜3、に共通に使用されて
アドレス、データ、コマンド等の情報を転送する共通バ
ス、lは該共通バス4に接続され、該共通バス4を介し
て前記複数の通信制御装置3−0〜3−7に対してポー
リングを行なうことにより該通信制御装置3−0〜3−
..の共通バス使用権制御を行なうバス制御装置、5は
該バス制御装置1内に設けられ、共通バス4の使用要求
を受け付ける通信制御装置の番号として前記通信制御装
置別。〜3−7 の各々に付与したポーリング番号を
ポーリングを行なう順序に従って記憶し、ポーリング番
号読出手段7の制御により該ポーリング番号をポーリン
グ順序に従って前記共通バス4に送出するポーリング番
号記憶手段、6は同じく前記バス制御装置1内に設けら
れ、前記ポーリング番号記憶手段5に対してポーリング
順序に対応させて前記ポーリング番号を記憶させるポー
リング番号設定手段、7は同じく前記バス制御装置1内
に設けられ、前記ポーリング番号記憶手段5に記憶され
ているポーリング番号を該ポーリング番号記憶手段5が
記憶しているポーリング順序に従い一定間隔で送出せし
めるように制御するポーリング番号読出手段である。
う複数のデータ処理装置、L、〜3−7は一方が該複数
のデータ処理装置2−0〜2−訛それぞれ接続され、他
方が共通バス4に接続された複数の通信制御装置、4は
該複数の通信制御装置3−0〜3、に共通に使用されて
アドレス、データ、コマンド等の情報を転送する共通バ
ス、lは該共通バス4に接続され、該共通バス4を介し
て前記複数の通信制御装置3−0〜3−7に対してポー
リングを行なうことにより該通信制御装置3−0〜3−
..の共通バス使用権制御を行なうバス制御装置、5は
該バス制御装置1内に設けられ、共通バス4の使用要求
を受け付ける通信制御装置の番号として前記通信制御装
置別。〜3−7 の各々に付与したポーリング番号を
ポーリングを行なう順序に従って記憶し、ポーリング番
号読出手段7の制御により該ポーリング番号をポーリン
グ順序に従って前記共通バス4に送出するポーリング番
号記憶手段、6は同じく前記バス制御装置1内に設けら
れ、前記ポーリング番号記憶手段5に対してポーリング
順序に対応させて前記ポーリング番号を記憶させるポー
リング番号設定手段、7は同じく前記バス制御装置1内
に設けられ、前記ポーリング番号記憶手段5に記憶され
ているポーリング番号を該ポーリング番号記憶手段5が
記憶しているポーリング順序に従い一定間隔で送出せし
めるように制御するポーリング番号読出手段である。
〔作 用]
第1図においては、通信制御装置り、〜3−7より共通
バス4の使用要求をポーリングによって受け付け、通信
制御■装置3−0〜3−7の各々にはポーリング番号が
付与される。ポーリング番号記憶手段5は、詳細が図示
省略されているが、通し番号のアドレスごとに前記ポー
リング番号を記憶し、記憶したポーリング番号がアドレ
ス順に送出されるように構成されている。
バス4の使用要求をポーリングによって受け付け、通信
制御■装置3−0〜3−7の各々にはポーリング番号が
付与される。ポーリング番号記憶手段5は、詳細が図示
省略されているが、通し番号のアドレスごとに前記ポー
リング番号を記憶し、記憶したポーリング番号がアドレ
ス順に送出されるように構成されている。
また、ポーリング番号設定手段6は前記ポーリング番号
記憶手段5の各アドレスにポーリング番号を書込む手段
であり、初期設定の場合は通信制御装置3−0〜3−7
の機番(0−n )に対応するポーリング番号をポーリ
ングを行なう順に前記ポーリング番号記憶手段5のアド
レスに順次記憶させる。−旦設定したポーリングの順序
を変更する場合は、変更するポーリング番号のみを変更
する順序に対応するアドレスに入れ替える。
記憶手段5の各アドレスにポーリング番号を書込む手段
であり、初期設定の場合は通信制御装置3−0〜3−7
の機番(0−n )に対応するポーリング番号をポーリ
ングを行なう順に前記ポーリング番号記憶手段5のアド
レスに順次記憶させる。−旦設定したポーリングの順序
を変更する場合は、変更するポーリング番号のみを変更
する順序に対応するアドレスに入れ替える。
以上の如くしてポーリング番号がポーリング番号記憶手
段5に記憶された状態においてポーリングを実行する場
合、ポーリング番号読出手段7よりポーリング番号記憶
手段5に対してポーリング番号を出力するアドレスまた
はアドレスに対応する数値を順次一定間隔で入力する。
段5に記憶された状態においてポーリングを実行する場
合、ポーリング番号読出手段7よりポーリング番号記憶
手段5に対してポーリング番号を出力するアドレスまた
はアドレスに対応する数値を順次一定間隔で入力する。
以上の実行は例えば、前記アドレスを通し番号とし、ポ
ーリング番号読出手段7より通し番号の数値を一定間隔
で順次入力することにより実現される。ポーリング番号
記憶手段5のアドレスには前記の如くポーリング番号が
読み出す順に記憶されているため、ポーリングはポーリ
ング番号設定手段6で設定した順に行なわれる。
ーリング番号読出手段7より通し番号の数値を一定間隔
で順次入力することにより実現される。ポーリング番号
記憶手段5のアドレスには前記の如くポーリング番号が
読み出す順に記憶されているため、ポーリングはポーリ
ング番号設定手段6で設定した順に行なわれる。
なお、特定の通信制御装置について優先的にポーリング
を行なう場合は、該特定の通信制御装置に対応するポー
リング番号を複数のアドレスに記憶せしめれば1サイク
ルのポーリングを行なう間に該特定の通信制御装置につ
いて複数回のポーリングが行なわれ、他の通信制御装置
に優先したポーリングが行なわれることとなる。
を行なう場合は、該特定の通信制御装置に対応するポー
リング番号を複数のアドレスに記憶せしめれば1サイク
ルのポーリングを行なう間に該特定の通信制御装置につ
いて複数回のポーリングが行なわれ、他の通信制御装置
に優先したポーリングが行なわれることとなる。
以上により、データ処理装置2−0〜2−1からの共通
バス4の使用要求は、該データ処理装置2−0〜2−7
に接続されている通信制御装置3−6〜3に対してポー
リングが行なわれている間に共通ハス4を介してバス制
御装置1に伝えられる。
バス4の使用要求は、該データ処理装置2−0〜2−7
に接続されている通信制御装置3−6〜3に対してポー
リングが行なわれている間に共通ハス4を介してバス制
御装置1に伝えられる。
(実施例)
第2図は本発明の一実施例の回路ブロック図、第3図は
本発明の一実施例のポーリング番号出力シーケンス図で
ある。
本発明の一実施例のポーリング番号出力シーケンス図で
ある。
第2図中、10はバス制御装置、11はホスト・プロセ
ッサ(H−PROC) 19とのインタフェース部分で
あるホスト・インタフェース回路(HP−IF) 、1
2はランダムアクセス・メモリ(RAM) 、13は書
込制御回路(W−CTL) 、14はリングカウンタ(
R−CNT) 、15は2−1セレクタ回路(2−I
5EL) 、16はポーリング制御回路(P−CTL)
、17は読出制御回路(四CTL)、1日は共通バス
、18a、 18b、 18cはそれぞれ共通バス18
内のポーリング番号線、バス使用要求線、バス使用許可
線であり、19はホスト・プロセンサである。
ッサ(H−PROC) 19とのインタフェース部分で
あるホスト・インタフェース回路(HP−IF) 、1
2はランダムアクセス・メモリ(RAM) 、13は書
込制御回路(W−CTL) 、14はリングカウンタ(
R−CNT) 、15は2−1セレクタ回路(2−I
5EL) 、16はポーリング制御回路(P−CTL)
、17は読出制御回路(四CTL)、1日は共通バス
、18a、 18b、 18cはそれぞれ共通バス18
内のポーリング番号線、バス使用要求線、バス使用許可
線であり、19はホスト・プロセンサである。
第2図において、図示省略された通信制御装置のポーリ
ング順序を設定する場合、ホスト・プロセッサ19より
RAM12内のポーリング順序を示すアドレスに、対応
する通信制御装置の機番をポーリング番号として書き込
む。該書き込み処理は以下により行われる。先ず、ホス
ト・インタフェース回路11はホスト・プロセッサ19
よりの入力データ、即ち、通信制御装置の機番と該通信
制御装置のポーリング順序を規定するRAM12内のア
ドレスを受信すると、書込制御回路13を動作させて書
き込みタイミングパルスを作成させ、該タイミングパル
ス−)RAM12のW端子に送出させる。
ング順序を設定する場合、ホスト・プロセッサ19より
RAM12内のポーリング順序を示すアドレスに、対応
する通信制御装置の機番をポーリング番号として書き込
む。該書き込み処理は以下により行われる。先ず、ホス
ト・インタフェース回路11はホスト・プロセッサ19
よりの入力データ、即ち、通信制御装置の機番と該通信
制御装置のポーリング順序を規定するRAM12内のア
ドレスを受信すると、書込制御回路13を動作させて書
き込みタイミングパルスを作成させ、該タイミングパル
ス−)RAM12のW端子に送出させる。
また、ホスト・インタフェース回路11はホスト・プロ
セッサ19より受信したアドレスを2−1セレクタ回路
15を介してRAM12のAdd端子に、また入力した
通信制御装置の機番を該RAM12のDi端子にそれぞ
れ送り、前記書込側j1′11回路13よりのタイミン
グパルスにより該RAM13の該当アドレスに前記通信
制御装置の機番を記憶させる。
セッサ19より受信したアドレスを2−1セレクタ回路
15を介してRAM12のAdd端子に、また入力した
通信制御装置の機番を該RAM12のDi端子にそれぞ
れ送り、前記書込側j1′11回路13よりのタイミン
グパルスにより該RAM13の該当アドレスに前記通信
制御装置の機番を記憶させる。
複数の通信制御装置の機番とアドレスをホスト・プロセ
ッサ19より入力した場合は、前記書込制御回路13の
制御によりRAM12に順次記憶させる。
ッサ19より入力した場合は、前記書込制御回路13の
制御によりRAM12に順次記憶させる。
以上により、RAM12の各アドレスには任意の通信制
御装置の機番が記憶される。
御装置の機番が記憶される。
上記によりRAM12の各アドレスに通信制御装置の機
番が記憶された状態においてポーリングを実行する場合
は、ホスト・プロセッサ19よりホスト・インタフェー
ス回路11を介してポーリング制御回路16を起動し、
該ポーリング制御回路16がリングカウンタ14.2−
1セレクタ回路15及び読出制御回路17を動作させて
行なう。先ずリングカウンタ14はクロックを入力して
計数し、連続した数値を順次出力する。該数値はRAM
12内の読出アドレスに対応するものであり、ポーリン
グ制御卸回路16により切り換えられたl−1セレクタ
回路15を経由してRAM12内 また、読出制御回路17は読み出しタイミングパルスを
作成してRAM12のR端子に入力し、Add端子に入
力される前記リングカウンタ14よりの出力数値をRA
M12に読み込ませる。R端子への人力はAdd端子に
入力された数値に一致するアドレスの内容を出力端子で
あるDo端子に出力させるものであるため、リングカウ
ンタ14よりの入力数値に一致するアドレスに記憶され
ているデータ、即ち、通信制御装置の機番がRAM12
のDo端子より出力される。
番が記憶された状態においてポーリングを実行する場合
は、ホスト・プロセッサ19よりホスト・インタフェー
ス回路11を介してポーリング制御回路16を起動し、
該ポーリング制御回路16がリングカウンタ14.2−
1セレクタ回路15及び読出制御回路17を動作させて
行なう。先ずリングカウンタ14はクロックを入力して
計数し、連続した数値を順次出力する。該数値はRAM
12内の読出アドレスに対応するものであり、ポーリン
グ制御卸回路16により切り換えられたl−1セレクタ
回路15を経由してRAM12内 また、読出制御回路17は読み出しタイミングパルスを
作成してRAM12のR端子に入力し、Add端子に入
力される前記リングカウンタ14よりの出力数値をRA
M12に読み込ませる。R端子への人力はAdd端子に
入力された数値に一致するアドレスの内容を出力端子で
あるDo端子に出力させるものであるため、リングカウ
ンタ14よりの入力数値に一致するアドレスに記憶され
ているデータ、即ち、通信制御装置の機番がRAM12
のDo端子より出力される。
前記リングカウンタ14は一定間隔で連続した数値を出
力し、読出制御回路17が該数値を順次RAM 12に
入力させるので、該数値に一致したアドレスに記憶され
た通信制御装置の機番がアドレス順に出力されることと
なる。以上におけるRAM12のDo端子より出力は共
通ハス18のポーリング番号送出線18aに送出され、
出力される機番に該当する通信制御装置がポーリングさ
れることとなる。また、リングカウンタ14は上記の数
値の出力を一定周期で繰り返すので、ポーリングも一定
周期で繰り返される。
力し、読出制御回路17が該数値を順次RAM 12に
入力させるので、該数値に一致したアドレスに記憶され
た通信制御装置の機番がアドレス順に出力されることと
なる。以上におけるRAM12のDo端子より出力は共
通ハス18のポーリング番号送出線18aに送出され、
出力される機番に該当する通信制御装置がポーリングさ
れることとなる。また、リングカウンタ14は上記の数
値の出力を一定周期で繰り返すので、ポーリングも一定
周期で繰り返される。
以上の如く、RAM12の各アドレスに予め任意の通信
制御′j装置の機番を記憶させることにより、アドレス
順に出力される通信制御装置の機番の順序、即ち、ポー
リングの順序を任意に設定することが可能となる。
制御′j装置の機番を記憶させることにより、アドレス
順に出力される通信制御装置の機番の順序、即ち、ポー
リングの順序を任意に設定することが可能となる。
第3図は以上のポーリング番号の出力シーケンスについ
て図示したものである。
て図示したものである。
第3図(1)はRAM上に記憶されるポーリング番号、
即ち、通信制御装置(CCU)の機番を示している。同
図の(a)はRAMのアドレスO−nに対してポーリン
グ番号が1.0,3,5. ・・nの如く記憶された
例である。この場合のポーリング番号の出力シーケンス
は第3図(2)の(a)に示されており、リングカウン
タの計数値が同図(1)の(a)におけるRAMのアド
レスに一致するため、リングカウンタの計数に従って前
記の順でポーリング番号が出力される。リングカウンタ
はnまで計数すると再び0から繰り返す。
即ち、通信制御装置(CCU)の機番を示している。同
図の(a)はRAMのアドレスO−nに対してポーリン
グ番号が1.0,3,5. ・・nの如く記憶された
例である。この場合のポーリング番号の出力シーケンス
は第3図(2)の(a)に示されており、リングカウン
タの計数値が同図(1)の(a)におけるRAMのアド
レスに一致するため、リングカウンタの計数に従って前
記の順でポーリング番号が出力される。リングカウンタ
はnまで計数すると再び0から繰り返す。
第3図(1)の(b)は特定の通信制御装置に優先的な
ポーリングを行なわせる例である。同図においてはポー
リング番号1はRAMアドレスの0と4に記憶されてい
るため、(2)の(1))に示す如く1サイクル内で2
回のポーリングが行なわれる。第3図(1)及び(2)
のそれぞれ(b)においてはポーリング番号lのみが1
サイクルで2回のポーリングが行なわれる例が示されて
いるが、3回以上とすることも可能であり、またポーリ
ング番号1のみであく、他のポーリング番号に対しても
複数回のポーリングを行なわせることも可能である。以
上の場合、RA Mのアドレスの数は通信制御装置の数
nではなく、ポーリング回数の総数pとなる。
ポーリングを行なわせる例である。同図においてはポー
リング番号1はRAMアドレスの0と4に記憶されてい
るため、(2)の(1))に示す如く1サイクル内で2
回のポーリングが行なわれる。第3図(1)及び(2)
のそれぞれ(b)においてはポーリング番号lのみが1
サイクルで2回のポーリングが行なわれる例が示されて
いるが、3回以上とすることも可能であり、またポーリ
ング番号1のみであく、他のポーリング番号に対しても
複数回のポーリングを行なわせることも可能である。以
上の場合、RA Mのアドレスの数は通信制御装置の数
nではなく、ポーリング回数の総数pとなる。
次にポーリング中における通信制御装置(図示省略)と
バス制御装置10との間の動作について第2図により説
明する。
バス制御装置10との間の動作について第2図により説
明する。
第2図のバス使用許可綿18bはポーリングを行ってい
る通信制御装置よりのバス使用要求のみを受信するよう
に制御されているため、通信制御装置と接続されたデー
タ処理装置が共通バス18の使用を要求していても、接
続している通信制御装置がポーリングされるまでは該要
求はハス制御装置10に伝えられない。いま、共通バス
18の使用要求を行なっているデータ処理装置に接続さ
れた通信制御装置がポーリングを受けると、前記共通バ
ス要求はバス使用要求線18bを経由してハス制御装置
10のポーリング制御回路16に受信される。ポーリン
グ制御回路16は該要求を受信するとリングカウンタ1
4の動作を停止させてポーリングを中断させ、バス使用
許可線18cを介して該通信制fIll装置に共通バス
の使用を許可する情報を送出し、該通信制御装置より図
示省略された共通バスのデータ線を経由してデータをホ
スト・プロセッサ19または他のデータ処理装置に送出
させる。データの送出が終わると、該通信制御装置より
バス使用要求がなくなるので、バス制御装置10のポー
リング制御回路16はポーリングを再開させる。
る通信制御装置よりのバス使用要求のみを受信するよう
に制御されているため、通信制御装置と接続されたデー
タ処理装置が共通バス18の使用を要求していても、接
続している通信制御装置がポーリングされるまでは該要
求はハス制御装置10に伝えられない。いま、共通バス
18の使用要求を行なっているデータ処理装置に接続さ
れた通信制御装置がポーリングを受けると、前記共通バ
ス要求はバス使用要求線18bを経由してハス制御装置
10のポーリング制御回路16に受信される。ポーリン
グ制御回路16は該要求を受信するとリングカウンタ1
4の動作を停止させてポーリングを中断させ、バス使用
許可線18cを介して該通信制fIll装置に共通バス
の使用を許可する情報を送出し、該通信制御装置より図
示省略された共通バスのデータ線を経由してデータをホ
スト・プロセッサ19または他のデータ処理装置に送出
させる。データの送出が終わると、該通信制御装置より
バス使用要求がなくなるので、バス制御装置10のポー
リング制御回路16はポーリングを再開させる。
次にポーリング順序を変更する場合について説明する。
この場合はホスト・プロセッサ19よりホスト・インタ
フェース回路11を介してRAM12の書替え要求がな
される。ホスト・インタフェース回路IIはポーリング
制御回路I6にポーリングを停止せしめたのち、2−1
セレクタ回路16をホスト・インタフェース回路11側
に切り換えせしめ、初期の設定時と同様にしてRAM1
2の一部または全部のアドレスについて対応する通信制
御装置の機番を書き替える。書き替えが終了すれば、ホ
スト・インタフェース回路11よりポーリング制御回路
16に情報を送り、ポーリングを再開させる。
フェース回路11を介してRAM12の書替え要求がな
される。ホスト・インタフェース回路IIはポーリング
制御回路I6にポーリングを停止せしめたのち、2−1
セレクタ回路16をホスト・インタフェース回路11側
に切り換えせしめ、初期の設定時と同様にしてRAM1
2の一部または全部のアドレスについて対応する通信制
御装置の機番を書き替える。書き替えが終了すれば、ホ
スト・インタフェース回路11よりポーリング制御回路
16に情報を送り、ポーリングを再開させる。
以上の如く、通信制御装置に対するポーリング順序は任
意に設定及び変更することができ、また特定の通信制御
装置にポーリング上の優先順位を付与することが可能と
なる。
意に設定及び変更することができ、また特定の通信制御
装置にポーリング上の優先順位を付与することが可能と
なる。
〔発明の効果]
以上説明したように、本発明によれば、通信制御装置に
対するポーリング順序を任意に設定及び変更し、また特
定の通信制御装置にポーリング上の優先順位を付与する
ことができるため、システムの構成に最適なポーリング
を行なうことが可能となり、かかるデータ通信システム
のポーリング制’tTB方弐の性能向上に資するおころ
が大きい。
対するポーリング順序を任意に設定及び変更し、また特
定の通信制御装置にポーリング上の優先順位を付与する
ことができるため、システムの構成に最適なポーリング
を行なうことが可能となり、かかるデータ通信システム
のポーリング制’tTB方弐の性能向上に資するおころ
が大きい。
第1図は本発明の原理説明図、第2図は本発明の実施例
回路ブロンク図、第3図は本発明実施例図中、 ■ 2−0〜21 3−0〜31 である。 バス制御装置 データ処理装置 通信制御装置 共通バス ポーリング番号記憶手段 ポーリング番号設定手段 ポーリング番号読出手段 6 本発明の実施例回路ブロック図 第2図 従来方式のポーリング番号出カシ−ケンス図第5図
回路ブロンク図、第3図は本発明実施例図中、 ■ 2−0〜21 3−0〜31 である。 バス制御装置 データ処理装置 通信制御装置 共通バス ポーリング番号記憶手段 ポーリング番号設定手段 ポーリング番号読出手段 6 本発明の実施例回路ブロック図 第2図 従来方式のポーリング番号出カシ−ケンス図第5図
Claims (1)
- 【特許請求の範囲】 共通バス(4)にそれぞれ通信制御装置(3_−_0〜
3_−_n)を介して複数のデータ処理装置(2_−_
0〜2_−_n)が接続され、バス制御装置(1)が前
記共通バス(4)を経由して前記複数の通信制御装置(
3_−_0〜3_−_n)に対してポーリングを行なう
ことにより該通信制御装置(3_−_0〜3_−_n)
の共通バス使用権制御を行なうデータ通信システムにお
いて、 前記バス制御装置(1)内に、 共通バス(4)の使用要求を受け付ける通信制御装置(
3_−_0〜3_−_n)の番号として前記通信制御装
置(3_−_0〜3_−_n)の各々に付与したポーリ
ング番号をポーリングを行なう順序に従って記憶し、ポ
ーリング番号読出手段(7)の制御により該ポーリング
番号をポーリング順序に従って前記共通バス(4)に送
出するポーリング番号記憶手段(5)と、 前記ポーリング番号記憶手段(5)に対してポーリング
順序に対応させて前記ポーリング番号を記憶させるポー
リング番号設定手段(6)と、 前記ポーリング番号記憶手段(5)に記憶されているポ
ーリング番号を該ポーリング番号記憶手段(5)が記憶
しているポーリング順序に従い一定間隔で送出せしめる
ように制御するポーリング番号読出手段(7)とを備え
たことを特徴とするポーリング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541089A JPH03147048A (ja) | 1989-11-01 | 1989-11-01 | ポーリング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541089A JPH03147048A (ja) | 1989-11-01 | 1989-11-01 | ポーリング制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03147048A true JPH03147048A (ja) | 1991-06-24 |
Family
ID=17691157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28541089A Pending JPH03147048A (ja) | 1989-11-01 | 1989-11-01 | ポーリング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03147048A (ja) |
-
1989
- 1989-11-01 JP JP28541089A patent/JPH03147048A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| JP2596569B2 (ja) | ネットワーク通信方法 | |
| KR20040071743A (ko) | 낮은 오버헤드 프로세서 인터페이싱 | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| US4161779A (en) | Dynamic priority system for controlling the access of stations to a shared device | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| JPS6048791B2 (ja) | アクセス制御装置 | |
| CA1169158A (en) | Communication multiplexer variable priority scheme | |
| CN111913898B (zh) | 使用端点的pcie根复合体消息中断产生方法 | |
| US7543093B2 (en) | Method and system for stream burst data transfer | |
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| US5862375A (en) | System for effecting communications between a computing device and a plurality of peripheral devices | |
| JPH0727507B2 (ja) | チャネル選択アービトレーション | |
| JPH03147048A (ja) | ポーリング制御方式 | |
| US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
| JP2000276437A (ja) | Dma制御装置 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JP2003006139A (ja) | Dma転送装置 | |
| JPS5917445B2 (ja) | デ−タ転送方式 | |
| KR100199021B1 (ko) | 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH03235152A (ja) | バス制御方式 |