JPH03148079A - 自己テスト可能な論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、超大規模集積（ＶＬＳＩ）回路の自己検査の
分野に関し、さらに詳しくは、レベル感知可能走査設計
すなわちレベル・センシティブ・スキャン・デザイン技
術を用いた超大規模集積回路内での自己検査境界論理に
関する。

Ｂ、従来の技術及びその課題 集積回路の密度は近年急速に高くなってきた。

密度の増加は、このような高密度を適切に検査する検査
技術の開発要件と結び付いた。このような集積回路検査
技術の１つに、レベル感知可能走査設計（ＬＳＳＤ）検
査と呼ばれるものがあり、Ｅ。

Ｂ、アイケルバーガー（Ｅｉｃｈｅｌｂｅｒｇｅｒ　）
とＴ、Ｗ。

ウィリアムズ（Ｗｉｌｌｉａｍｓ）によるｒＬｓＩ検査
可能性のための論理設計構造（Ａ　Ｌｏｇｉｃ　Ｄｅｓ
ｉｇｎＳｔｒｕｃｔｕｒｅ　ｆｏｒ　ＬＳＩ　Ｔｅ５ｔ
ａｂｉｌｉｔｙ）　Ｊと題する論文（第１４回設計自動
化合議論文集、１）ｐ、　４Ｂ２−４６８）に記載され
ている。基本的にＬＳＳＤは、集積回路（またはボード
・レベル）構造の中で複数の制御観察点（典型的にはシ
フト・レジスタ・ストリングとして実現される）を利用
する。

集積回路は、データ検査パターンを生成するためのフィ
ードバックを有する特定構成のシフト・レジスタにデー
タを送ることによって、自己検査を実施することができ
る。このシフト・レジスタ・ストリングは、線形フィー
ドバック・シフト・レジスタまたは擬似ランダム・パタ
ーン・ジェネレータと呼ばれる。データは、規定の数の
走査クロック・サイクルについて、線形フィードバック
・シフト・レジスタ（ＬＦＳＲ）を介してシフト可能で
あり、擬似ランダム検査データを生成することができる
。擬似ランダム・データがＬＦＳＲを介してシフトする
と、擬似ランダム・データも集積回路の走査チェーン（
記憶レジスタ）に走査する。

記憶レジスタは、検査しようとする集積回路の論理への
入力として機能する。データ刻時信号は論理セフシロン
に送られ、その結果、論理セフシロン出力検査データは
、追加の記憶レジスタによって捕獲される。次に、この
捕獲されたデータは多　９− 重入力シフト・レジスタ（ＭＩＳＲ）に走査される。Ｍ
Ｉ　ＳＲはこの捕獲されたデータを記憶する。

捕獲されたデータがＭＩＳＲに走査されると、ＬＦＳＲ
は、走査チェーンに走査されている新しい擬似ランダム
・データを生成している。このサイクルは、既知のサイ
ンまたは値と比較されるサインを形成して、結果として
記憶されたデータによって検査が達成されるまで、繰り
返される。したがって、サインが既知の値と比較される
ので、集積回路の機能性を判定することができる。この
自己検査技術は、ドナルド・コモニラキー（Ｄｏｎａｌ
ｄＫｏｍｏｎｙｔｓｋｙ　）による「レベル感知可能走
査設計とサイン分析を使用するＬＳＩ自己検査（ＬＳＩ
　５ｅｌｆ−Ｔｅｓｔ　Ｕｓｉｎｇ　Ｌｅｖｅｌ　５ｅ
ｎｓｉｔｉｖｅ　５ｃａｎ　Ｄｅｓｉｇｎ　ａｎｄＳｉ
ｇｎａｔｕｒｅ　Ａｎａｌｙｓｉｓ）　Ｊ　　（Ｉ　Ｅ
ＥＥ　１９８２年国際検査会議、論文ダイジェスト版、
１）１）、４１４−４２４）、及びポール−Ｈ，パープ
ル（Ｐａｕｌ　Ｈ。

Ｂａｒｄｅｌｌ　）とウィリアム・Ｈ，マツカニ−（Ｗ
ｉｌｌｉａｍ　Ｈ，ＭｃＡｎｎｅｙ）による「複数チッ
プ・モジュールの自己検査（Ｓｅｌｆ−Ｔｅｓｔｉｎｇ
　ｏｆ　Ｍｕｌｔｉｐｌｅ１０− Ｃｈｉｐ　Ｍｏｄｕｌｅｓ）　Ｊ　　（１９８２年国際
検査会議、論文ダイジェスト版、１）１）、２００−２
０４）に記載されている。

しかしこの技術は、オン・ボード（すなわち回路）・レ
ジスタによって直接励起できない論理もあり、すなわち
オン・ボード（すなわち回路）レジスタによって捕獲で
きない論理の出力があるために、集積回路構造のある部
分には使用できない。この論理は、典型的には集積回路
のドライバ及びレシーバに関連する入出力論理である。

この論理は一般に境界論理と呼ばれ、典型的には（境界
走査と呼ばれる）別の技術を必要とし、１次入力部と第
１ＳＳＤシフト・レジスタ・ストリングとの間、さらに
最終シフト・レジスタ・ストリングと１次出力部との間
の、境界論理の検査範囲を準備する。

この問題の１つの解決法は、集積回路のレシーバの後に
、しかしデータ経路における境界論理の前に、１つのマ
ルチプレクサを置くことであった。

第１図は、従来の技術によるこの対策を示す。集積回路
１０は、レシーバ１８０に接続された１次入力部１３０
を介してデータを受け取る。レシーバ１８０ｄ出力部は
マルチプレクサ１９０の入力部に接続されている。記憶
レジスタ５０の出力部はマルチプレクサ１９０の入力部
に接続されている。マルチプレクサは自己検査信号１１
０によって制御され、この信号は、レシーバ１８０と記
憶レジスタ５０との間の入力境界論理２０へのデータ源
を切り替える。記憶レジスタ５０は、その入力を線形フ
ィードバック・シフト・レジスタ（ＬＦＳＲ）３０から
受け取り、このＬＦＳＲは、内部論理１２８と入力境界
論理２０のための検査７寸ターンを生成する。

次に、検査データまたは入力データのいずれかを、マル
チプレクサを通じて境界論理に送ることができる。マル
チプレクサは、自己検査信号に応答として境界論理に送
る検査データと入力データとの間をトグルする。この問
題についての主な困難性は、マルチプレクサがチップ上
に比較的大量の高価なシリコン領域を占有することであ
る。さらに重要なことには、マルチプレクサはまた、デ
ータ経路に少なくとも数ナノ秒の遅延をもたらす。

この遅延は、マルチプレクサがデータ経路自身の一部で
あるから、常に存在することになる。数ナノ・秒の遅延
は、多くの論理構造にとって非常に重要な性能の問題に
なり得るもので、この遅延は、回路の性能が向上するに
つれて、より重要になる。

最後に、この解決法は、マルチプレクサが出力境界論理
へ、またはそれからのデータの流れに影響するものでは
ないので、出力境界論理の検査の問題と取り組むもので
はない。

Ｃ０課題を解決するための手段 本発明の目的は、集積回路に改良された自己検査手段を
提供することである。

本発明の目的には、境界論理回路のために改良された自
己検査手段を提供することも含まれる。

本発明の目的には、入力境界論理回路及び出力境界論理
回路の両方のために、改良された自己検査手段を提供す
ることも含まれる。

本発明の目的には、論理回路の性能を阻害しな１３− い、境界論理のための改良された自己検査手段を提供す
ることも含まれる。

本発明の目的には、シリコン面積が最も小さくてすむ、
境界論理のための改良された自己検査手段を提供するこ
とも含まれる。

本発明は、三状態すなわちトライステート経路ゲート及
び三状態レシーバを、線形フィードバック・シフト・レ
ジスタ、記憶レジスタ、及びレベル感知可能走査設計（
ＬＳＳＤ）技術の組合せで使用することにより、自己検
査可能境界論理を実現する。線形フィードバック・シフ
ト・レジスタ（ＬＦＳＲ）は、三吠態パス・ゲートを通
じて境界論理のデータ入力部に接続された記憶レジスタ
に、データを走査する。レジスタへのデータの走査は、
直列に接続されたゲートまたはラッチのシリーズを通じ
て、そのレジスタにデータを供給するプロセス、と言わ
れる。データはこのシリーズの一端に供給され、刻時パ
ルスは、データがレジスタに最終的にシフトアウトされ
るまで、シリーズ内でゲートを介してデータをシフトす
る。玉状４　− 態入力レシーバの出力部は、境界論理の入力部にも接続
されているので、境界論理は、集積回路のデータ入力部
（データ・パス）またはＬＦＳＲに接続された記憶レジ
スタのいずれかから、データを受け取ることができる。

三状態パス・ゲートとレシーバは、パス・ゲートが活動
開始されるとレシーバが活動開始されないよう、または
その逆にもなるよう、自己検査信号を通じて活動開始さ
れる。このようにして、境界論理は、記憶レジスタから
、またはレシーバを介して、ただし両方によってではな
く、データのみを得ることができる。この構成では、記
憶レジスタからのデータを、データ・パスのマルチプレ
クサを通って関連遅延を招くことなく、境界論理に入力
することができる。

このようにして、境界論理は検査可能となる。自己検査
構造体のために使用される追加のシリコン領域をできる
だけ少なくして、この自己検査を実施することができる
。本発明の１つの代替実施例も開示されているが、その
実施例では、ＬＦＳＲに接続された追加の記憶レジスタ
が、通常は内部論理のＬＳＳＤ検査で使用される既存の
記憶レジスタによって置き換えられている。この記憶レ
ジスタの出力は、第１実施例におけると同様に、三状態
パス・ゲートを通じて送られる。再び第１実施例におけ
るように、境界論理はその入力を、この代替実施例で第
１実施例から再定義された記憶レジスタより、または１
次入力部を通じてのいずれかによって、受け取る。結果
的に構成される集積回路は、マルチプレクサの遅延なし
に、またはシリコン領域の損失なしに、なお自己検査可
能である。

Ｄ、実施例 第１図は、本発明の好ましい実施例を示す。第３図は、
第１図と第２図の要素、三状態パス・ゲート６０、三状
態レシーバ７０、記憶レジスタ５０．１２０．１４５．
９０１及びオフ・チップ・ドライバ１００が情報を配分
する方法を図示する。レジスタの頂部に入って底部から
出る情報は、自己検査モード（または標準ＬＳＳＤＳＳ
上−ド）で使用される走査情報であり、レジスタの左側
に入って右側から出る情報は、集積回路の標準動作モー
ドで使用されるデータである。走査情報としてレジスタ
に入る情報は、それがレジスタから出ると、データとし
て取り扱われることができる。集積回路１０は、入力境
界論理２０と出力境界論理４０を含む。この入力及び出
力境界論理は、組合せ論理１２５とは区別される。それ
は、第３記憶レジスタ１２０の出力は入力境界論理２０
の入力部を刺激することはできず、また出力境界論理の
出力は第４記憶レジスタ１４５に供給されることはでき
ないからである。第３記憶レジスタ１２０、第４記憶レ
ジスタ１４５、及び組合せ論理１２５の組合せは、内部
論理１２８として参照される。入力境界論理２０の入力
部は、三状態パス・ゲート６０と三状態レシーバ７０の
出力部に接続されている。三状態パス・ゲートとは、そ
の中でパス・ゲートの出力が典型的には制御信号を通じ
て、高インピーダンス状態に設定されることができる、
というものである。同様に、三状態レシーバとは、その
中でレシーバの出力が高インピーダンス状態１７− に設定されることができる、というものである。

レシーバ７０及びパス・ゲート６０双方の高インピーダ
ンス状態は、この事例では、単一自己検査信号１１０に
よって制御される。自己検査信号１１０に対するパス・
ゲート６０及びレシーバ７０の応答は、互いに関連して
調整される。この調整は、自己検査信号１１０が、第１
の状態（高または低）にあることによって、パス・ゲー
ト６０の出力部をその高いインピーダンス状態に設定す
ると、自己検査信号１１０はまた、レシーバ７０゛の出
力部をデータ・パスからの入力に応答可能にさせるよう
にする。したがって、データは１次入力１３０から入力
境界論理２０に渡される。同様に、パス・ゲート６０及
びレシーバ７０は互いに及び自己検査信号に関連して調
整されるので、自己検査信号が、第２の状態（低または
高）にあることによって、レシーバ７０の出力部を高い
インピーダンス状態に設定すると、同じ自己検査信号１
１０はまた、パス・ゲート６０の出力部を活動可能にす
る。これは、第１記憶レジスタ５０からの情−１８＝ 報を検査バスに沿って、入力境界論理２０に渡すことが
できるようにする。記憶レジスタ５０は、走査情報をＭ
ＩＳＲ８０に渡し、またデータを直接パス・ゲート６０
に渡す。この調整の結果、入力境界論理２０がデータ・
バスまたは検査バスからデータを受け取るのみで、２つ
のバスから１度にデータを受け取らず、または全くデー
タを受け取らないことになる。これは、自己検査制御信
号が高いかまたは低いかのみであるためである。

入力境界論理２０の出力は、第３記憶レジスタ１２０に
送られる。この第３記憶レジスタ１２０はまた、多重入
力シフト・レジスタ（ＭＩＳＲ）８０１組合せ論理１２
５、及び線形フィードバック・シフト・レジスタ（ＬＦ
ＳＲ）３０に接続されている。ＬＦＳＲ３０は、擬似ラ
ンダム・パターン・ジェネレータとも呼ばれる。第３記
憶レジスタ１２０は、入力境界論理２０及びＬＦＳＲ３
０からデータと走査情報の流れを捕獲して、内部論理１
２５及びＭＩＳＲ８０へ渡すために使用される。内部論
理１２５は、第３記憶レジスタ１２０からデータを受け
取り、集積回路の主論理機能を実施する。次に、この論
理の結果は、第４記憶レジスタ１４５に記憶される。第
４記憶レジスタ１４５は、内部論理１２５からデータの
流れを捕獲して、出力境界論理４０へ渡し、また走査情
報の流れを捕獲してＭＩＳＲ８０に渡すために、使用さ
れる。出力境界論理４０は、第４記憶レジスタ１４５か
らデータを受け取り、それをオフ・チップ・ドライバ（
ＯＣＤ）１００と第２記憶レジスタ９０の両方に渡す。

０ＣＤ１００は、活動開始信号１０５が有効データが集
積回路１０を離れることができることを指示すると、集
積回路１０からのデータを１次出力部１４０を通じて他
の回路に渡す。第２記憶レジスタ９０は、出力境界論理
４０からデータを、ＬＦＳＲ３０からテスト・パターン
走査情報を受け取る。第２記憶レジスタ９０は、第１記
憶レジスタ５０．第３記憶レジスタ１２０、及び第４記
憶レジスタ１４５に加えて、ＭＩＳＲ８０への複数の入
力の１つでもある。

集積回路１０は、データのシード・パターンを、ここに
は示されていない入力線を通じてＬＰＳＲ３０及びＭＩ
ＳＲ８０に順次供給できるようにする第１杖態（高また
は低のいずれか）に設定された、自己検査信号を持つこ
とによって、検査される。ＬＦＳＲ３０はシード・パタ
ーンを、シフト・レジスタのそれぞれ１方から出して他
方に戻し、順次シフトすることによって、データのラン
ダム・パターンを生成する。これは、論理にとっては通
常の走査情報検査パターン生成方法であり、ＬＦＳＲ３
０が擬似ランダム・パターン・ジェネレータとも呼ばれ
る理由である。自己検査信号１１０は、集積回路が検査
モードにあることを示す第２状態（低または高のいずれ
か）に再設定される。

ＬＦＳＲ３０からの走査情報検査パターンは、記憶レジ
スタ１２０の中に走査され、そして組合せ論理１２５へ
の入力として順次使用される。組合せ論理１２５検査結
果の出力は、第４記憶レジスタ１４５によって捕獲され
、ＭＩＳＲ８０に走査される。検査全体を通じて、ＭＩ
ＳＲ８０は検査結果を蓄積する。擬似ランダム・データ
生成、検２１− 査、及び結果蓄積のサイクルは、検査中に数回繰り返さ
れる。蓄積された検査結果は、検査が完了するとサイン
を形成する。このサインは、この種の論理設計ではよく
知られているサイン（または値）と比較される。サイン
の比較は論理回路の機能性を判断する。

ランダム検査パターンの第３記憶レジスタ１２０への走
査に加えて、ＬＦＳＲ３０も検査パターンを第１記憶レ
ジスタ５０へ走査する。次に、この記憶レジスタは、パ
ス・ゲート６０を通じてデータを入力境界論理２０に渡
す。自己検査線は第２状態に再設定されるので、レシー
バ７０の出力部は高インピーダンス状態にあり、入力論
理２０は、活動開始されたパス・ゲート６０を通じて検
査パターン走査情報を受け取る。検査パターンは、入力
境界論理を刺激し、境界論理の結果は（データ・クロッ
クに応答して）第３記憶レジスタ１２０の中に捕獲され
る。第３記憶レジスタ１２０は、ＬＦＳＲ３０からの検
査パターンを内部論理１２５にロードし、その後、入力
境界論理の結果を受け２２− 取る。次に第３記憶レジスタ１２０は、入力境界論理２
０によって生成された結果をＭＩＳＲ８０に走査する。

この時、入力境界論理の結果は、既知のサインに対して
他の集積回路と共に比較されるＭＩＳＲ８０によってシ
フトアウトされる、データ・パターンの１部である。し
たがって入力境界論理は、同時に、内部論理と同じ技術
によって、集積回路のデータ・パスにもたら′されるい
かなる遅延もなく、検査されている。

同様に、出力境界論理は、ＬＦＳＲ３０から第４記憶レ
ジスタ１４５に走査される検査パターン情報を持つこと
によって、検査される。出力境界論理はこの検査パター
ンを受け取り、その結果を生成する。その結果は第２記
憶レジスタ９０に捕獲され、順次ＭＩＳＲ８０に走査さ
れる。この時、出力境界論理の結果は、入力境界論理と
内部論理の結果であるから、ＭＩＳＲ８０からシフトア
ウトされたデータ・パターンの１部である。したがって
集積回路上のすべての論理構成要素を同時に、検査プロ
セスを簡素化する同じ技術によって、検査することがで
きる。

本発明の代替実施例を第２図に示す。この実施例は最初
の実施例と類似しているが、異なる点は、入力境界論理
２０のための検査パターン走査情報源として、最初の実
施例では第１記憶レジスタを使用しているが、この第２
の実施例では、検査パターン走査情報源として第４記憶
レジスタ１４５を使用することである。この場合、第４
記憶レジスタ１４５は、内部論理１２５からの（走査情
報として参照される）検査結果をＭＩＳＲ８０にロード
し、その後、ＬＦＳＲ３０からの検査パターンは第４記
憶レジスタ１４５に記憶される。第４記憶レジスタ１４
５に記憶された検査パターンは、出力境界論理と入力境
界論理の両方を刺激するために使用される。この実施例
では、ＬＦＳＲ３０は、パス・ゲート６０、出力境界論
理、及びＭＩＳＲ８０に接続された第４記憶レジスタ１
４５に、データを走査する。検査パターンは、パス・ゲ
ート６０と通じて入力境界論理２０に送られ、そして出
力境界論理４０に送られる。入力境界論理２０からの結
果は、記憶レジスタ１２０によって捕獲され、出力境界
論理４０からの結果は、記憶レジスタ９０によって捕獲
される。次に、レジスタ９０．１２０は、最初の実施例
の場合のように、結果をＭＩＳＲ８０に走査する。また
、第３記憶レジスタ１２０は、ＬＦＳＲ３０からの検査
パターンを組合せ論理１２５にロードし、その後、入力
境界論理２０からの走査情報は第３記憶レジスタ１２０
にロードされる。再び、最初の実施例の場合のように、
第３記憶レジスタ１２０、第２記憶レジスタ９０、及び
第４記憶レジスタ１４５からの走査情報は、設定された
データ・サインと比較するためにＭＩＳＲ８０に送られ
る。

本発明を、その複数の実施例を参照して詳述し、図示し
たが、その説明と図示における詳細形状について、本発
明の意図と範囲から逸脱することなく変更できることが
、当業者には理解されよう。

Ｅ０発明の効果 本発明により、集積回路に改良された自己検査手段が提
供される。

　２５−

【図面の簡単な説明】

第１図は、本発明による自己検査能力を有する集積回路
を示す図である。 第２図は、本発明による自己検査能力を存する集積回路
の、代替実施例を示す図である。 第３図は、第１図及び第２図の情報の人出流を示す図で
ある。 第４図は、従来の技術による自己検査能力を有する集積
回路を示す図である。 １０・・・・集積回路、２０・・・・入力境界論理、３
０・・・・線形フィードバック・シフト・レジスタ（Ｌ
ＦＳＲ）　、４０・・・・出力境界論理、５０・・・・
第１記憶レジスタ、６０・・・・三吠態パス・ゲート、
７０・・・・三状態レシーバ、８０・・・・多重入力シ
フト・レジスタ（ＭＩＳＲ）、９０・・・・第２記憶レ
ジスタ、１００・・・・オフ・チップ・ドライバ（ＯＣ
Ｄ）、１１０・・・・自己検査信号、１２０・・・・第
３記憶レジスタ、１２５・・・・組合せ論理、１２８・
・・・内部論理、１３０・・・・１次入力部、１４０・
・・・１次出力部、１４５・・・・第４記憶レジスタ、
１２６一 ８０・・・・レシーバ、 １９０・・・・マルチプレクサ。

Claims (5)

【特許請求の範囲】
1. （１）線形フィードバック・シフト・レジスタ、多重入
   力シフト・レジスタ、三状態レシーバ、三状態パス・ゲ
   ート、入力境界論理、内部論理、及び自己検査信号を含
   む、自己検査可能論理回路であって、 前記内部論理は、前記線形フィードバック・シフト・レ
   ジスタに接続されて、前記線形フィードバック・シフト
   ・レジスタから検査パターン走査情報を受け取り、 前記多重入力シフト・レジスタは、前記内部論理に接続
   されて、前記内部論理から走査情報を受け取り、 前記内部論理は、前記三状態パス・ゲートに接続された
   データ出力部を有し、前記三状態パス・ゲートは、前記
   内部論理から検査データを受け取り、 前記内部論理は、前記入力境界論理に接続されて、前記
   入力境界論理からデータを受け取り、前記三状態レシー
   バ及び前記三状態パス・ゲートは、前記入力境界論理に
   接続されている出力部を有し、 前記三状態レシーバは、第１状態にある前記自己検査信
   号に応答して活動開始される出力部を有し、前記三状態
   レシーバは、第２状態にある前記自己検査信号に応答し
   て、高インピーダンス状態に設定された出力部を有し、 前記三状態パス・ゲートは、前記第２状態にある前記自
   己検査信号に応答して活動開始される出力部を有し、前
   記三状態パス・ゲートは、前記第１状態にある前記自己
   検査信号に応答して、高インピーダンス状態に設定され
   た出力部を有し、前記入力境界論理は、前記第２状態に
   ある前記自己検査信号に応答して、前記内部論理と前記
   三状態パス・ゲートを介して、前記線形フィードバック
   ・シフト・レジスタから検査パターン走査情報を受け取
   り、 前記入力境界論理は、前記第１状態にある前記自己検査
   信号に応答して、前記三状態レシーバからデータを受け
   取る、 前記の自己検査可能論理回路。
2. （２）出力境界論理、記憶レジスタ、及びオフ・チップ
   ・ドライバをさらに含み、 前記内部論理は、前記出力境界論理に接続されて、デー
   タを前記出力境界論理に転送し、 前記出力境界論理は、前記記憶レジスタ及び前記オフ・
   チップ・ドライバに接続され、 前記記憶レジスタは、前記多重入力記憶レジスタに接続
   され、 前記出力境界論理は、前記第２状態にある前記自己検査
   信号に応答して、前記記憶レジスタを介して、走査情報
   を前記多重入力シフト・レジスタに転送し、そして 前記出力境界論理は、前記第１状態にある前記自己検査
   信号に応答して、データを前記オフ・チップ・ドライバ
   に転送する、 請求項（１）に記載の自己検査可能論理回路。
3. （３）線形フィードバック・シフト・レジスタ、多重入
   力シフト・レジスタ、三状態レシーバ、三状態パス・ゲ
   ート、第１記憶レジスタ、入力境界論理、内部論理、及
   び自己検査信号を含む、自己検査可能論理回路であって
   、 前記内部論理は、前記線形フィードバック・シフト・レ
   ジスタに接続されて、前記線形フィードバック・シフト
   ・レジスタから検査パターン走査情報を受け取り、 前記多重入力シフト・レジスタは、前記内部論理に接続
   されて、前記内部論理から走査情報を受け取り、 前記第１記憶レジスタは、前記線形フィードバック・シ
   フト・レジスタ及び前記三状態パス・ゲートに接続され
   て、前記第１記憶レジスタは、前記線形フィードバック
   ・シフト・レジスタから検査パターン走査情報を受け取
   り、 前記内部論理は、前記入力境界論理に接続されて、前記
   入力境界論理からデータを受け取り、前記三状態レシー
   バ及び前記三状態パス・ゲートは、前記入力境界論理に
   接続されている出力部を有し、 前記三状態レシーバは、第１状態にある前記自己検査信
   号に応答して活動開始される出力部を有し、前記三状態
   レシーバは、第２状態にある前記自己検査信号に応答し
   て、高インピーダンス状態に設定された出力部を有し、 前記三状態パス・ゲートは、前記第２状態にある前記自
   己検査信号に応答して活動開始される出力部を有し、前
   記三状態パス・ゲートは、前記第１状態にある前記自己
   検査信号に応答して、高インピーダンス状態に設定され
   た出力部を有し、前記入力境界論理は、前記第２状態に
   ある前記自己検査信号に応答して、前記第１記憶レジス
   タ及び前記三状態パス・ゲートを介して、前記線形フィ
   ードバック・シフト・レジスタから検査パターン走査情
   報を受け取り、 前記入力境界論理は、前記第１状態にある前記自己検査
   信号に応答して、前記三状態レシーバからデータを受け
   取る、 前記の自己検査可能論理回路。
4. （４）出力境界論理、第２記憶レジスタ、及びオフ・チ
   ップ・ドライバをさらに含み、 前記内部論理は、前記出力境界論理に接続されて、デー
   タを前記出力境界論理に転送し、 前記出力境界論理は、前記第２記憶レジスタ及び前記オ
   フ・チップ・ドライバに接続され、前記第２記憶レジス
   タは、前記多重入力記憶レジスタに接続され、 前記出力境界論理は、前記第２状態にある前記自己検査
   信号に応答して、前記第２記憶レジスタを介して、走査
   情報を前記多重入力シフト・レジスタに転送し、そして 前記出力境界論理は、前記第１状態にある前記自己検査
   信号に応答して、データを前記オフ・チップ・ドライバ
   に転送する、 請求項（３）に記載の自己検査可能論理回路。
5. （５）線形フィードバック・シフト・レジスタの中に、
   検査パターン走査情報を生成すること、前記検査パター
   ン走査情報を、内部論理、及び入力境界論理に適用する
   こと、 前記検査パターン走査情報が、第１状態にある前記自己
   検査信号に応答して、前記入力境界論理に適用されるこ
   とを禁止し、この禁止によって、レシーバと前記境界論
   理との間の伝送遅延がないこと、 前記検査パターン走査情報は、第２状態にある自己検査
   信号に応答して、前記三状態パス・ゲートと第１記憶レ
   ジスタを介して、前記入力境界論理に適用されること、 前記内部論理及び前記入力境界論理から走査情報をサン
   プル採取し、前記のサンプル採取された走査情報は多重
   入力シフト・レジスタに記憶されること、 前記のサンプル採取された走査情報をサイン検査データ
   結果と比較して、前記の自己検査可能論理回路の機能的
   性能を決定すること、 を含む、自己検査可能論理回路を検査する方法。