JPH03148192A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03148192A JPH03148192A JP1286920A JP28692089A JPH03148192A JP H03148192 A JPH03148192 A JP H03148192A JP 1286920 A JP1286920 A JP 1286920A JP 28692089 A JP28692089 A JP 28692089A JP H03148192 A JPH03148192 A JP H03148192A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- submount
- heat sink
- sink block
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光デイスク装置、光通信等に利用する半導
体レーザ、１１ｉ！″臂を主とする半導体装置の製造方
法に関するも （ある。
体レーザ、１１ｉ！″臂を主とする半導体装置の製造方
法に関するも （ある。
（１）
第２図は従来の半導体レーザ装置の接合方法を示す概略
断面図である。この図において、１は半導体素子、例え
ば半導体レーザダイオードチップ（以下、ＬＤチップと
略す）、２はサブマウント、３は前記ＬＤチップ１のサ
ブマウント２との接合面に形成されたＡｕ層、４は前記
サブマウント２のＬＤチップ１との接合面に形成された
Ａｕ層、５は前記ＬＤチップ１とサブマウント２を接合
するために供給するＡ ｕ Ｓ ｎ半田ベレット、６は
ヒトシンクブロック、７は前記サブマウント２のヒート
シンクブロック６との接合面に形成されたＡｕ層、８は
前記ヒートシンクブロック６のサブマウント２との接合
面に形成されたＡｕ層、９は前記サブマウント２とヒー
トシンクブロック６を接合するために供給するＡｕＳｎ
半田ベレット、１０はヒートステージである。
断面図である。この図において、１は半導体素子、例え
ば半導体レーザダイオードチップ（以下、ＬＤチップと
略す）、２はサブマウント、３は前記ＬＤチップ１のサ
ブマウント２との接合面に形成されたＡｕ層、４は前記
サブマウント２のＬＤチップ１との接合面に形成された
Ａｕ層、５は前記ＬＤチップ１とサブマウント２を接合
するために供給するＡ ｕ Ｓ ｎ半田ベレット、６は
ヒトシンクブロック、７は前記サブマウント２のヒート
シンクブロック６との接合面に形成されたＡｕ層、８は
前記ヒートシンクブロック６のサブマウント２との接合
面に形成されたＡｕ層、９は前記サブマウント２とヒー
トシンクブロック６を接合するために供給するＡｕＳｎ
半田ベレット、１０はヒートステージである。
次に動作Ｌζついて説明する。
サブマウント２上にＡ ｕ Ｓ ｎ半田ペレット５ヲＬ
Ｄチップ１で（よさみ、スクラブして接合させる。
Ｄチップ１で（よさみ、スクラブして接合させる。
次に、このＬＤチップ１とサブマウント２の接合（２）
したものをヒートステージ１０上に置いたヒートシンク
ブロック６上に供給したＡ ｕ Ｓ ｎ半田ペレット９
の上に乗せ、サブマウント２をスクラブして接合させる
。なお、ＬＤチップ１．サブマウント２．ヒートシンク
ブロック６上に形成したＡｕ層３，４，７．８は表面状
態を安定に保つために形威されている。
ブロック６上に供給したＡ ｕ Ｓ ｎ半田ペレット９
の上に乗せ、サブマウント２をスクラブして接合させる
。なお、ＬＤチップ１．サブマウント２．ヒートシンク
ブロック６上に形成したＡｕ層３，４，７．８は表面状
態を安定に保つために形威されている。
従来の半導体レーザ装置は以上のように構成されている
ので、ＬＤチップ１とサブマウント２とヒートシンクブ
ロック６を別々に接合させる必要があり、なおかつ、そ
の都度半田の供給をしなければならず、ＡｕＳｎ半田の
場合、スクラブすることが必要であり、そのため、作業
性が悪く、かつ組立精度が悪いなどの問題点があった。
ので、ＬＤチップ１とサブマウント２とヒートシンクブ
ロック６を別々に接合させる必要があり、なおかつ、そ
の都度半田の供給をしなければならず、ＡｕＳｎ半田の
場合、スクラブすることが必要であり、そのため、作業
性が悪く、かつ組立精度が悪いなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、半導体素子、サブマウント。
れたもので、半導体素子、サブマウント。
およびヒートシンクブロックを同時に接合できるととも
に、半田供給をなくシ、スクラブをすることを必要とし
ない作業性に優れ、かつ組立精度の（３） 高い半導体装置が得られる製造方法を得る乙と目的とす
る。
に、半田供給をなくシ、スクラブをすることを必要とし
ない作業性に優れ、かつ組立精度の（３） 高い半導体装置が得られる製造方法を得る乙と目的とす
る。
この発明に係る半導体装置の製造方法は、半導体素子、
サブマウント、およびヒートシンクブロックのそれぞれ
の接合面にＡｕ層を形成した後、サブマウン１−の両接
合面のＡｕ層上に所定形状のＳｎ層をそれぞれ形威し、
各接合面のＡｕ層とＳｎ層の層厚比を３： ２とし、こ
れらのサブマウント、およびヒートシンクブロックを積
層し、加熱溶融により接合するものである。
サブマウント、およびヒートシンクブロックのそれぞれ
の接合面にＡｕ層を形成した後、サブマウン１−の両接
合面のＡｕ層上に所定形状のＳｎ層をそれぞれ形威し、
各接合面のＡｕ層とＳｎ層の層厚比を３： ２とし、こ
れらのサブマウント、およびヒートシンクブロックを積
層し、加熱溶融により接合するものである。
この発明における接合方法は、接合面のＡｕ層上に所定
形状のＳｎ層を形成したことから、これらを積層して追
熱すると、Ａｕ層とＳｎＨが各々溶融拡散し、Ａｕ８０
ｗｔ％、Ｓｎ２０ｗｔ％の共晶合金半田となって接合す
る。
形状のＳｎ層を形成したことから、これらを積層して追
熱すると、Ａｕ層とＳｎＨが各々溶融拡散し、Ａｕ８０
ｗｔ％、Ｓｎ２０ｗｔ％の共晶合金半田となって接合す
る。
以下、乙の発明の一実施例を第１図（ａ）、（ｂ）につ
いて説明する。
いて説明する。
（４）
第１図において、１ばＬＤチップ、２はサブマウント、
３は前記ＬＤチップ１のサブマウント２との接合面に形
成された厚さ１μｍのＡｕ層、４は前記サブマウント２
のＬＤチップ１との接合面に形成された厚さ０．５μｍ
のＡｕ層、６はヒートシンクブロック、７は前記サブマ
ウント２のヒートシンクブロック６との接合面に形成さ
れた厚さ０．５μｍのＡｕ層、８は前記ヒートシンクブ
ロック６のサブマウン）・２との接合面に形成された厚
さ１μｍのＡｕ層、１０はヒー１− ステージ、１１は
前記サブマウンｌ−２上のＡｕ層４上にＬＤチップ１と
ほぼ同じ大きさに部分的に形成された厚さ１μｍのＳｎ
層、１２は前記サブマウント２のヒトシンクブロック６
側のＡｕ層７上に形成した厚さ１μｍのＳｎ層である。
３は前記ＬＤチップ１のサブマウント２との接合面に形
成された厚さ１μｍのＡｕ層、４は前記サブマウント２
のＬＤチップ１との接合面に形成された厚さ０．５μｍ
のＡｕ層、６はヒートシンクブロック、７は前記サブマ
ウント２のヒートシンクブロック６との接合面に形成さ
れた厚さ０．５μｍのＡｕ層、８は前記ヒートシンクブ
ロック６のサブマウン）・２との接合面に形成された厚
さ１μｍのＡｕ層、１０はヒー１− ステージ、１１は
前記サブマウンｌ−２上のＡｕ層４上にＬＤチップ１と
ほぼ同じ大きさに部分的に形成された厚さ１μｍのＳｎ
層、１２は前記サブマウント２のヒトシンクブロック６
側のＡｕ層７上に形成した厚さ１μｍのＳｎ層である。
この時、各結合部のＡｕ層３，４，７．８とＳｕ層１１
．１２の層厚比は約３：２となっている。また、第１図
（ｂｌにおける１３，１４はＡｕＳｎ合金層である。
．１２の層厚比は約３：２となっている。また、第１図
（ｂｌにおける１３，１４はＡｕＳｎ合金層である。
次に動作Ｚζついて説明する。
（５）
まず、第１図（ａ）において、Ａｕ層３を備えたＬＤチ
ップ１と、上面にＡｕ層４．その上にＳｎ層１１を備え
、下面にＡｕ層７．その上にＳｎ層１２を備えたサブマ
ウント２と、表面にＡｕ層８を備えたヒートシンクブロ
ック６をヒートステージ１０上に積層して乗せる。その
後、ＬＤチップ１の上面に適度な加重をかけ、２８０℃
以上で加熱する。これによってＡｕ層と、Ｓｎ層の層厚
比が約３： ２となっているＬＤチップ１とサブマウン
ト２．およびサブマウント２とヒートシンクブロック６
の各接合部ではＡｕＪｉ１３，４と、Ｓｎ層１１、およ
びＡｕ層７，８とＳｎ層１２ば各々溶融、拡散する。
ップ１と、上面にＡｕ層４．その上にＳｎ層１１を備え
、下面にＡｕ層７．その上にＳｎ層１２を備えたサブマ
ウント２と、表面にＡｕ層８を備えたヒートシンクブロ
ック６をヒートステージ１０上に積層して乗せる。その
後、ＬＤチップ１の上面に適度な加重をかけ、２８０℃
以上で加熱する。これによってＡｕ層と、Ｓｎ層の層厚
比が約３： ２となっているＬＤチップ１とサブマウン
ト２．およびサブマウント２とヒートシンクブロック６
の各接合部ではＡｕＪｉ１３，４と、Ｓｎ層１１、およ
びＡｕ層７，８とＳｎ層１２ば各々溶融、拡散する。
次に、冷却ガス等によって冷却させると、上記溶融層は
第１図（ｂ）に示すようなＡｕ Ｓｎ合金層１３．１４
となる。この時、ＡｕＳｎ合金層１３．１４はＡｕ層：
Ｓｎ層＝３： ２からなることで、Ａ ｕ ８０ ｗ
ｔ％、Ｓｎ２０ｗｔ％の共晶合金となる。
第１図（ｂ）に示すようなＡｕ Ｓｎ合金層１３．１４
となる。この時、ＡｕＳｎ合金層１３．１４はＡｕ層：
Ｓｎ層＝３： ２からなることで、Ａ ｕ ８０ ｗ
ｔ％、Ｓｎ２０ｗｔ％の共晶合金となる。
（６）
以上説明したように、この発明は、ＬＤチップ。
サブマウンｌ−、およびヒートシックブロックのそれぞ
れの接合面に形成されるＡｕ層とＳｎ層の層厚比を３：
２Ｎ度となるように形成したのち、溶融させてＡ ｕ
８０ ｗ ｔ％、Ｓｎ２０ｗｔ％の共晶合金を形成さ
せて接合するようにしたので、接合時に別途半田の供給
をする必要がなくなり、同時にＬＤチップ、サブマウノ
ト、ヒートシンクブロックを接合することが可能で、か
つ、スクラブをする必要がなく、シたがって、作業性が
向上するとともに、自動化が容易となり、さらに、組立
精度が高く、製品外観の良い信頼性の高い半導体装置が
得られる効果がある。
れの接合面に形成されるＡｕ層とＳｎ層の層厚比を３：
２Ｎ度となるように形成したのち、溶融させてＡ ｕ
８０ ｗ ｔ％、Ｓｎ２０ｗｔ％の共晶合金を形成さ
せて接合するようにしたので、接合時に別途半田の供給
をする必要がなくなり、同時にＬＤチップ、サブマウノ
ト、ヒートシンクブロックを接合することが可能で、か
つ、スクラブをする必要がなく、シたがって、作業性が
向上するとともに、自動化が容易となり、さらに、組立
精度が高く、製品外観の良い信頼性の高い半導体装置が
得られる効果がある。
第１図はこの発明の一実施例による半導体レザ装置の部
分接合概略図、第２図は従来の半導体レーザ装置の部分
接合概略図である。 図において、１はＬＤチップ、２はサブマウント、３，
４，７，８はＡｕ層、６はヒートシンクブロック、１１
．１２はＳｎ層、１３．１４は（７） なお、 各図中の同一符号は同一または相当部分を示す。
分接合概略図、第２図は従来の半導体レーザ装置の部分
接合概略図である。 図において、１はＬＤチップ、２はサブマウント、３，
４，７，８はＡｕ層、６はヒートシンクブロック、１１
．１２はＳｎ層、１３．１４は（７） なお、 各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 半導体素子、サブマウント、およびヒートシンクブロ
ックの積層接合方法において、前記半導体素子、サブマ
ウント、およびヒートシンクブロックのそれぞれの接合
面にＡｕ層を形成した後、前記サブマウントの両接合面
の前記Ａｕ層上に所定形状のＳｎ層をそれぞれ形成し、
前記各接合面のＡｕ層とＳｎ層の層厚比を３：２とし、
これらのサブマウント、およびヒートシンクブロックを
積層し、加熱溶融により接合することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286920A JPH03148192A (ja) | 1989-11-02 | 1989-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286920A JPH03148192A (ja) | 1989-11-02 | 1989-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148192A true JPH03148192A (ja) | 1991-06-24 |
Family
ID=17710678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1286920A Pending JPH03148192A (ja) | 1989-11-02 | 1989-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148192A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06153426A (ja) * | 1992-10-28 | 1994-05-31 | Sankyo Seiki Mfg Co Ltd | モータの積層コア |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2010027645A (ja) * | 2008-07-15 | 2010-02-04 | Ushio Inc | 発光装置及び発光装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132495A (ja) * | 1986-11-21 | 1988-06-04 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
| JPH01138777A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
-
1989
- 1989-11-02 JP JP1286920A patent/JPH03148192A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132495A (ja) * | 1986-11-21 | 1988-06-04 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
| JPH01138777A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06153426A (ja) * | 1992-10-28 | 1994-05-31 | Sankyo Seiki Mfg Co Ltd | モータの積層コア |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2010027645A (ja) * | 2008-07-15 | 2010-02-04 | Ushio Inc | 発光装置及び発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100426839B1 (ko) | 칩-기판 접속부를 제조하는 장치 및 방법 | |
| JPS59119844A (ja) | 可撓性配線のレ−ザろう付方法 | |
| JP4514400B2 (ja) | 部材の接合方法、その方法で得られた接合部材 | |
| JP2000210767A (ja) | ２つの部品の接合方法 | |
| JP2557268B2 (ja) | 装置取付け方法 | |
| JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
| JPH03148192A (ja) | 半導体装置の製造方法 | |
| JP3269251B2 (ja) | 積層型半導体装置の製造方法 | |
| US3585711A (en) | Gold-silicon bonding process | |
| JPH04359207A (ja) | レーザダイオード結合装置及びその組立方法 | |
| JPH0366191A (ja) | 半導体装置の製造方法 | |
| JP4013807B2 (ja) | 熱電モジュールの製造方法 | |
| JPH07209559A (ja) | 光モジュールとその組立て方法 | |
| JP2007067231A (ja) | 熱電モジュール | |
| JPH03183178A (ja) | 半導体レーザの接合方法 | |
| JP2001217498A (ja) | 半導体レーザー | |
| JP2851779B2 (ja) | 電子部品の実装方法 | |
| JP2007061857A (ja) | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 | |
| JPS59172787A (ja) | 半導体レ−ザのサブマウント装置 | |
| JPS59983A (ja) | 半導体レ−ザ装置の製造方法 | |
| CN120049269A (zh) | 一种实现半导体激光器自动化贴装的方法 | |
| JPH02128486A (ja) | 半導体レーザ素子放熱体のサブマウントの接合層 | |
| JP2003086878A (ja) | 半導体光源モジュールの製造方法及び半導体光源モジュール | |
| US6268653B1 (en) | Semiconductor laser diode multi-chip module | |
| JP2004023039A (ja) | 熱電装置およびその製造方法 |