JPH0314849Y2 - - Google Patents
Info
- Publication number
- JPH0314849Y2 JPH0314849Y2 JP15932786U JP15932786U JPH0314849Y2 JP H0314849 Y2 JPH0314849 Y2 JP H0314849Y2 JP 15932786 U JP15932786 U JP 15932786U JP 15932786 U JP15932786 U JP 15932786U JP H0314849 Y2 JPH0314849 Y2 JP H0314849Y2
- Authority
- JP
- Japan
- Prior art keywords
- level
- noise
- circuit
- electric field
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 42
- 230000005684 electric field Effects 0.000 claims description 36
- 230000035945 sensitivity Effects 0.000 claims description 23
- 230000003068 static effect Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は2本以上の受信アンテナのうちマルチ
パスノイズが小さくなる受信アンテナを選択して
受信するダイバーシテイ受信装置に関する。[Detailed Description of the Invention] <Industrial Field of Application> The present invention relates to a diversity receiving device that selects a receiving antenna with which multipath noise is reduced from among two or more receiving antennas to receive signals.
〈従来技術〉
第5図は従来のダイバーシテイ受信装置のブロ
ツク図であり、指向性の異なる2本の受信アンテ
ナ11a,11bによる受信信号は切替回路12
に入力され、該切替回路はマルチパスノイズが小
さくなるように受信アンテナの切り替えを行い、
所定の受信アンテナ出力をフロントエンド13に
入力する。フロントエンド13は高周波増幅、周
波数変換を行つて中間周波信号を発生し、中間周
波増幅器14は中間周波増幅を行つてその出力を
FM検波器15に入力する。FM検波器15の検
波出力は雑音除去回路16に入力され、ここでパ
イロツト信号やパルス性ノイズが除去されて次段
のステレオ復調回路(マルチプレツクス回路)1
8とマルチパスノイズ検出回路17に入力され
る。マルチパスノイズ検出回路17は100KHz以
上のマルチパスノイズ成分を抽出すると共に、そ
のマルチパスノイズレベルが所定のスレツシヨー
ルドレベル以上になれば切替回路12をして別の
受信アンテナを選択させ、該受信アンテナ出力を
フロントエンド13に印加させる。<Prior Art> FIG. 5 is a block diagram of a conventional diversity receiver, in which signals received by two receiving antennas 11a and 11b with different directivities are transferred to a switching circuit 12.
The switching circuit switches the receiving antenna so that the multipath noise is reduced.
A predetermined receiving antenna output is input to the front end 13. The front end 13 performs high frequency amplification and frequency conversion to generate an intermediate frequency signal, and the intermediate frequency amplifier 14 performs intermediate frequency amplification and outputs the output.
Input to FM detector 15. The detection output of the FM detector 15 is input to the noise removal circuit 16, where the pilot signal and pulse noise are removed and sent to the next stage stereo demodulation circuit (multiplex circuit) 1.
8 and is input to the multipath noise detection circuit 17. The multipath noise detection circuit 17 extracts multipath noise components of 100 KHz or more, and when the multipath noise level exceeds a predetermined threshold level, the switching circuit 12 selects another receiving antenna. The receiving antenna output is applied to the front end 13.
ステレオ復調回路16は入力されたステレオ複
合信号を用いてL−チヤンネル信号及びR−チヤ
ンネル信号を再生し、各チヤンネル信号を図示し
ない低周波増幅器を介してスピーカに入力して音
声を出力する。 The stereo demodulation circuit 16 reproduces an L-channel signal and an R-channel signal using the input stereo composite signal, and inputs each channel signal to a speaker via a low frequency amplifier (not shown) to output audio.
〈考案が解決しようとしている問題点〉
しかし、従来のダイバーシテイ受信装置におい
ては、受信電界強度が所定レベル以下であつても
マルチパスノイズに基づいてアンテナ切り替えを
行つているため切替動作が頻繁に行われることに
なり、両アンテナの受信レベルの差によりかえつ
て聞き取り憎くなり、しかも頻繁な切替により切
替雑音が発生するという問題があつた。<Problem that the invention aims to solve> However, in conventional diversity receivers, antenna switching is performed based on multipath noise even when the received field strength is below a predetermined level, so switching operations are frequently performed. However, the problem was that the difference in reception levels between the two antennas made it difficult to hear, and the frequent switching caused switching noise.
また、受信電界強度にかかわらず雑音除去回路
における雑音検出感度を一定にしているため、弱
電界時において信号カツトが多くなつて忠実度が
低下し、音が歪んだようになり良好な受聴ができ
ないという問題もある。 Additionally, since the noise detection sensitivity of the noise removal circuit is kept constant regardless of the strength of the received electric field, there will be many signal cuts in weak electric fields, lowering the fidelity and making the sound distorted, making it difficult to hear well. There is also the problem.
以上から、本考案の目的は弱電界時においても
良好な受聴ができるダイバーシテイ受信装置を提
供することである。 From the above, it is an object of the present invention to provide a diversity receiving device that allows good listening even in a weak electric field.
〈問題点を解決するための手段〉
第1図は本考案にかかるダイバーシテイ受信装
置の回路図である。<Means for Solving the Problems> FIG. 1 is a circuit diagram of a diversity receiving device according to the present invention.
図中、1a,1bは2本の受信アンテナ、2は
フロントエンド、3は受信電界強度(受信電界レ
ベル)ELを検出して出力するレベル検出回路、
4は受信電界レベルELと第1スレツシヨールド
レベルSL1の大小を比較する比較部であり、4a
は信号入力回路、4bはスレツシヨールドレベル
設定回路、4cはコンパレータである。又、4′
は受信電界レベルELが第2スレツシヨールドレ
ベルSL2(>SL1)以上になるとオンしてハイレベ
ルの信号BLを出力するスイツチングトランジス
タ回路、5は雑音除去回路、6は雑音検出感度制
御部、7はマルチパスノイズ検出部7aと切替回
路7bの一部を有する回路ユニツト、8はチヤン
ネルセパレーシヨン/ハイカツト回路、9はセパ
レーシヨン/ハイカツト駆動回路、10はステレ
オ復調回路である。 In the figure, 1a and 1b are two receiving antennas, 2 is a front end, 3 is a level detection circuit that detects and outputs received electric field strength (received electric field level) EL,
4 is a comparison unit that compares the magnitude of the received electric field level EL and the first threshold level SL1 , and 4a
4b is a threshold level setting circuit, and 4c is a comparator. Also, 4'
is a switching transistor circuit that turns on and outputs a high-level signal BL when the received electric field level EL exceeds the second threshold level SL 2 (>SL 1 ), 5 is a noise removal circuit, and 6 is a noise detection sensitivity 7 is a circuit unit having a multipath noise detector 7a and a part of a switching circuit 7b; 8 is a channel separation/high cut circuit; 9 is a separation/high cut drive circuit; and 10 is a stereo demodulation circuit.
〈作用〉
切替回路7bは、受信電界レベルELが第1ス
レツシヨールドレベルSL1以上(コンパレータ4
cの出力ALがローレベル)の場合にはマルチパ
スノイズに基づいて受信アンテナ1a,1bを切
り替え選択すると共に、受信電界レベルELが第
1スレツシヨールドレベルSL1以下(ALはハイ
レベル)の場合には予め定められているメインア
ンテナ1aを選択する。又、切替回路7bはアン
テナ切替頻度に応じた切替頻度信号ACFを出力
する。<Operation> The switching circuit 7b is configured so that the received electric field level EL is equal to or higher than the first threshold level SL 1 (comparator 4
c output AL is low level), the receiving antennas 1a and 1b are switched and selected based on multipath noise, and the receiving electric field level EL is below the first threshold level SL 1 (AL is high level). In this case, a predetermined main antenna 1a is selected. Further, the switching circuit 7b outputs a switching frequency signal ACF corresponding to the antenna switching frequency.
雑音検出感度制御部6のトランジスタTR1は
受信電界レベルELが第1スレツシヨールドレベ
ルSL1以下の場合(出力ALがハイレベル)の場
合、及び受信電界レベルELが第1、第2スレツ
シヨールドレベルSL1〜SL2間で、かつ切替頻度
信号ACFが所定レベル以上の場合にオフして雑
音除去回路5の雑音検出感度を低下させ、受信電
界レベルがSL1〜SL2間で切替頻度信号ACFが所
定レベル以下の場合、及び第2スレツシヨールド
レベルSL2以上の場合にはオンして雑音検出感度
を大にする。 The transistor TR1 of the noise detection sensitivity control unit 6 is activated when the received electric field level EL is below the first threshold level SL1 (output AL is at high level), and when the received electric field level EL is at the first and second threshold level SL1. When the switching frequency signal ACF is at a predetermined level or higher between the shoring level SL 1 and SL 2 , it is turned off to lower the noise detection sensitivity of the noise removal circuit 5, and the received electric field level is switched between SL 1 and SL 2 . When the frequency signal ACF is below a predetermined level and when the second threshold level SL2 is above, it is turned on to increase the noise detection sensitivity.
〈実施例〉
第1図は本考案にかかるダイバーシテイ受信装
置の回路図である。<Embodiment> FIG. 1 is a circuit diagram of a diversity receiving device according to the present invention.
図中、1a,1bは指向性の異なる2本の受信
アンテナ、2はフロントエンド、3は図示しない
中間周波増幅器に接続されて受信電界強度(受信
電界レベル)ELを検出するレベル検出回路、4
は受信電界レベルELと所定の第1スレツシヨー
ルドレベルSL1との大小を比較する比較部であ
り、4aは信号入力回路、4bはスレツシヨール
ドレベル設定回路、4cはコンパレータである。
スレツシヨールドレベル設定回路4bはバイアス
電圧Vccを抵抗Rと可変抵抗器VRで分圧して第
1スレツシヨールドレベルSL1を発生するもので
あり、可変抵抗器VRを調整することによりセツ
ト毎に、あるいは仕様毎に最適なレベルを設定す
ることができる。 In the figure, 1a and 1b are two receiving antennas with different directivity, 2 is a front end, 3 is a level detection circuit connected to an intermediate frequency amplifier (not shown) and detects received electric field strength (received electric field level) EL, 4
4 is a comparison unit that compares the received electric field level EL with a predetermined first threshold level SL1 , 4a is a signal input circuit, 4b is a threshold level setting circuit, and 4c is a comparator.
The threshold level setting circuit 4b generates the first threshold level SL1 by dividing the bias voltage Vcc by a resistor R and a variable resistor VR, and by adjusting the variable resistor VR. The optimum level can be set for each set or specification.
4′は受信電界レベルELが第2スレツシヨール
ドレベルSL2(>SL1)以上になるとオンしてハイ
レベルの信号BLを出力するスイツチングトラン
ジスタ回路である。 4' is a switching transistor circuit that turns on and outputs a high-level signal BL when the received electric field level EL exceeds the second threshold level SL 2 (>SL 1 ).
5は図示しないFM検波器からの検波出力に含
まれるパイロツト信号やパルス性のノイズを除去
する雑音除去回路、6は雑音除去回路5のノイズ
検出感度を制御する雑音検出感度制御部である。
第2図は雑音除去回路のブロツク図、第3図は各
部波形図である。雑音除去回路5は、検波出力
SDTが入力されて雑音信号NSSを出力するハイパ
スフイルタ5aと、雑音信号NSSに含まれるパ
ルス性のノイズNSを検出するノイズ検出回路5
bと、ノイズ検出により所定時間幅のゲート制御
パルスSGを発生する単安定マルチ5cと、通常開
いているがゲート制御パルスSGにより閉じるゲー
ト回路5d,5eと、アナワグ信号の減算を行う
減算器5fと、直前の検波出力レベルを記憶する
コンデンサで構成された記憶回路5gを有してい
る。 Reference numeral 5 designates a noise removal circuit that removes a pilot signal and pulse noise contained in the detected output from an FM detector (not shown), and 6 a noise detection sensitivity control unit that controls the noise detection sensitivity of the noise removal circuit 5.
FIG. 2 is a block diagram of the noise removal circuit, and FIG. 3 is a waveform diagram of each part. The noise removal circuit 5 has a detection output
A high-pass filter 5a that receives S DT and outputs a noise signal NSS, and a noise detection circuit 5 that detects pulsed noise NS included in the noise signal NSS.
b, a monostable multi 5c that generates a gate control pulse S G of a predetermined time width by noise detection, gate circuits 5 d and 5 e that are normally open but are closed by the gate control pulse S G , and a subtraction circuit that subtracts the anawag signal. 5f, and a storage circuit 5g made up of a capacitor that stores the immediately previous detection output level.
雑音除去回路5の出力信号(ステレオ複号信
号)CPSは減算器5fの加算入力と減算入力の差
電圧であるから、記憶回路5gのコンデンサの端
子間電圧に等しい。さて、ノイズが発生せずゲー
ト5d,5eが共に開いているときには、減算器
5fの加算端子に検波出力SDTが印加され、減算
端子にパイロツトキヤンセル信号PCが印加され
るので出力にはパイロツト信号が打ち消されて低
周波信号のみが現われる(第3図の出力信号CPS
を参照)。尚、記憶回路5gのコンデンサの端子
電圧も検波出力SDTとパイロツトキヤンセル信号
PCの差電圧となり、該差電圧がコンデンサに記
憶される。 Since the output signal (stereo decoded signal) CPS of the noise removal circuit 5 is the difference voltage between the addition input and the subtraction input of the subtractor 5f, it is equal to the voltage between the terminals of the capacitor of the storage circuit 5g. Now, when no noise occurs and both gates 5d and 5e are open, the detection output SDT is applied to the addition terminal of the subtractor 5f, and the pilot cancel signal PC is applied to the subtraction terminal, so the pilot signal is output. is canceled and only a low frequency signal appears (output signal CPS in Figure 3)
). In addition, the terminal voltage of the capacitor of the memory circuit 5g is also the detection output SDT and the pilot cancel signal.
This becomes a differential voltage across the PC, and this differential voltage is stored in the capacitor.
かかる状態において、ノイズNSが発生すると
該ノイズNSは記憶回路5gのコンデンサを介し
て減算器5fの減算端子に現われ、減算器5fの
出力端子からはノイズが除去された出力信号CPS
が出力される。沼、ノイズNSが減算端子に現わ
れる理由は、減算器5fの入力インピーダンスが
非常に大きいためコンデンサが交流的に短絡状態
になるためである。 In such a state, when noise NS occurs, the noise NS appears at the subtraction terminal of the subtracter 5f via the capacitor of the memory circuit 5g, and the output signal CPS from which the noise has been removed is output from the output terminal of the subtracter 5f.
is output. The reason why the noise NS appears at the subtraction terminal is that the input impedance of the subtractor 5f is so large that the capacitor becomes short-circuited in terms of alternating current.
第1図に戻つて、7はマルチパスノイズ検出部
7aとマルチパスノイズに基づいてアンテナ切替
を行う切替回路7bの一部を有する回路ユニツト
(たとえば東京三洋電機製IC「LA1060」)である。
第4図はこのIC回路「LA1060」のブロツク図で
あり、第1図における点線DTLで囲まれた部分
を拡大して示してある。 Returning to FIG. 1, 7 is a circuit unit (for example, an IC "LA1060" manufactured by Tokyo Sanyo Electric) that includes a multipath noise detection section 7a and a part of a switching circuit 7b that performs antenna switching based on multipath noise.
FIG. 4 is a block diagram of this IC circuit "LA1060", and shows the part surrounded by the dotted line DTL in FIG. 1 in an enlarged manner.
第4図において、マルチパスノイズ検出部7a
は、雑音除去回路5から出力される雑音信号
NSSを増幅するノイズアンプAMPと、自動ゲイ
ン制御回路AGCと、一定時間内に発生する所定
レベル以上のノイズをマルチパスノイズとして計
数するカウンタMPNCを有している。すなわち、
カウント数Nが所定数S以上であればマルチパス
ノイズにより受信状態は悪化していると認定され
る。 In FIG. 4, multipath noise detection section 7a
is the noise signal output from the noise removal circuit 5
It has a noise amplifier AMP that amplifies NSS, an automatic gain control circuit AGC, and a counter MPNC that counts noise above a predetermined level that occurs within a certain period of time as multipath noise. That is,
If the count number N is greater than or equal to the predetermined number S, it is determined that the reception condition has deteriorated due to multipath noise.
切替回路7bはアンテナ切替制御部ACCとフ
リツプフロツプFFとアンテナ切替部ASTを有し
ている。アンテナ切替制御部ACCは、受信電界
レベルELがスレツシヨールドレベルSL以上の場
合、換言すれば6番ピンに入力される信号ALが
ローレベルの場合、マルチパスノイズのカウント
数Nが設定値Sを越える毎にフリツプフロツプ
FFの状態を変えてアンテナ切替部ASTをして現
受信アンテナとは別の受信アンテナを選択させる
と共に、受信電界レベルELがスレツシヨールド
レベルSL以下(信号ALがハイレベル)の場合に
はフリツプフロツプFFを所定の状態(Q=“1”)
にセツトしてアンテナ切替部ASTをして予め定
められているメインアンテナ1aを選択させる。
また、アンテナ切替制御部ACCはアンテナ切替
頻度に応じた切替頻度信号ACFを端子6(6番
ピン)から出力する。 The switching circuit 7b has an antenna switching control section ACC, a flip-flop FF, and an antenna switching section AST. The antenna switching control unit ACC sets the multipath noise count number N to the set value when the received electric field level EL is equal to or higher than the threshold level SL, in other words, when the signal AL input to pin 6 is at a low level. Flip-flop every time S is exceeded
In addition to changing the state of FF and using the antenna switching unit AST to select a receiving antenna different from the current receiving antenna, if the receiving electric field level EL is below the threshold level SL (signal AL is high level), Set the flip-flop FF to a predetermined state (Q=“1”)
, and causes the antenna switching section AST to select a predetermined main antenna 1a.
Further, the antenna switching control unit ACC outputs a switching frequency signal ACF corresponding to the antenna switching frequency from the terminal 6 (pin 6).
第1図に戻つて、8はステレオ復調回路出力を
モノラルにすると共に音声信号の高域成分を減衰
させるセパレーシヨン/ハイカツト回路、9は受
信電界強度が第1スレツシヨールドレベルSL1以
下の場合(EL≦SL1)、あるいは第1スレツシヨ
ールドレベルSL1以上(SL1<EL)で、しかも切
替頻度信号ACFが所定レベル以上の場合にセパ
レーシヨン/ハイカツト駆動信号DSを出力する
駆動回路、10はステレオ復調回路である。以
下、第1図に従つて本考案にかかるダイバーシテ
イ装置の全体的動作を説明する。 Returning to Fig. 1, 8 is a separation/high cut circuit that makes the output of the stereo demodulation circuit monaural and attenuates the high frequency components of the audio signal, and 9 is a separation/high cut circuit that makes the output of the stereo demodulation circuit monaural and attenuates the high frequency components of the audio signal. (EL≦SL 1 ), or when the first threshold level SL 1 or more (SL 1 <EL), and the switching frequency signal ACF is above a predetermined level, the separation/high-cut drive signal DS is output. The circuit 10 is a stereo demodulation circuit. The overall operation of the diversity device according to the present invention will be described below with reference to FIG.
弱電界時(EL≦SL1)
受信電界強度が弱い場合(たとえば20dBμ以
下)には受信電界レベルELは設定されている第
1スレツシヨールドレベルSL1より小さいから、
コンパレータ4cの出力がハイレベルとなる。At the time of weak electric field (EL≦SL 1 ) When the received electric field strength is weak (for example, 20 dBμ or less), the received electric field level EL is smaller than the set first threshold level SL 1 .
The output of the comparator 4c becomes high level.
この結果、IC回路7の6番ピンにハイレベル
の信号ALが入力される。6番ピンにハイレベル
の信号が入力されると、切替回路7bにおけるア
ンテナ切替制御部ACC(第4図参照)はマルチパ
スノイズの発生状況にかかわらず、フリツプフロ
ツプFFをセツトする(Q端子がハイレベル)。こ
れにより、アンテナ切替部ASTはメインアンテ
ナ1aを選択し、該アンテナ出力をフロントエン
ド2に入力する。 As a result, a high level signal AL is input to the 6th pin of the IC circuit 7. When a high level signal is input to pin 6, the antenna switching control section ACC (see Figure 4) in the switching circuit 7b sets the flip-flop FF (when the Q terminal is high) regardless of the multipath noise generation situation. level). As a result, the antenna switching unit AST selects the main antenna 1a and inputs the antenna output to the front end 2.
又、ハイレベルのコンパレータ出力ALはセパ
レーシヨン/ハイカツト駆動回路9(第1図)に
も印加され、チヤンネルセパレーシヨン制御とハ
イカツト制御が行われる。尚、チヤンネルセパレ
ーシヨン制御でモノラルにすることによりステレ
オに比べて弱電界におけるS/N比が改善され、
又、各チヤンネル信号の7KHz以上の高域成分を
除去(ハイカツト)することにより聴感上のS/
N比が改善される。 The high-level comparator output AL is also applied to the separation/high-cut drive circuit 9 (FIG. 1), and channel separation control and high-cut control are performed. In addition, by using channel separation control to make it monaural, the S/N ratio in weak electric fields is improved compared to stereo.
Also, by removing (high-cut) high-frequency components of 7KHz or higher from each channel signal, the audible S/
The N ratio is improved.
一方、弱電界時には当然EL<SL2であるため、
スイツチングトランジスタ回路4′のトランジス
タTR2はオフし、しかもコンパレータ4c出力
ALがハイレベル(設定レベルES以上)であるた
め雑音検出感度制御部6のコンパレータCMP出
力がローレベルとなり、この結果雑音検出感度制
御部6のトランジスタTR1がオフして雑音検出
感度が低下する。 On the other hand, in the case of a weak electric field, of course EL<SL 2 , so
The transistor TR2 of the switching transistor circuit 4' is turned off, and the comparator 4c output
Since AL is at a high level (above the set level E S ), the comparator CMP output of the noise detection sensitivity control section 6 becomes a low level, and as a result, the transistor TR1 of the noise detection sensitivity control section 6 is turned off and the noise detection sensitivity decreases. .
中電界時(SL1<EL≦SL2)
受信電界強度が中レベル(たとえば20dBμV〜
40dBμV)になると受信電界レベルELは設定さ
れている第1スレツシヨールドレベルSL1より大
きくなるから(ただし、第2スレツシヨールドレ
ベルSL2以下)、コンパレータ4cの出力信号AL
がローレベルとなる。During medium electric field (SL 1 <EL≦SL 2 ) When the received electric field strength is at medium level (for example, 20 dBμV ~
40dBμV), the received electric field level EL becomes higher than the set first threshold level SL 1 (however, below the second threshold level SL 2 ), so the output signal AL of comparator 4c
becomes low level.
この結果、ダイオードD3が逆バイアス状態と
なり、IC回路7の6番ピンには出力信号ALが入
力されなくなり、切替回路7bにおけるアンテナ
切替制御部ACC(第4図参照)にマルチパスノイ
ズ検出部7aから入力されるマルチパスノイズの
計数値Nに依存してアンテナ切替制御を実行す
る。すなわち、アンテナ切替制御部ACCはマル
チパスノイズがそれ程発生しておらず、計算値N
が設定値S以下であれば、現在のアンテナを選択
し続けさせる。しかし、マルチパスノイズが相当
の密度で発生しており、計算値Nが設定値S以上
となれば、フリツプフロツプFFの状態を反転さ
せ、現在選択しているアンテナとは別のアンテナ
をアンテナ切替部ASTをして選択させ、該アン
テナ出力をフロントエンド2に入力させる。 As a result, the diode D3 becomes reverse biased, the output signal AL is no longer input to the 6th pin of the IC circuit 7, and the multipath noise detection section is input to the antenna switching control section ACC (see Fig. 4) in the switching circuit 7b. Antenna switching control is executed depending on the multipath noise count value N input from 7a. In other words, the antenna switching control unit ACC does not generate much multipath noise, and the calculated value N
is less than the set value S, the current antenna is continued to be selected. However, if multipath noise is occurring at a considerable density and the calculated value N exceeds the set value S, the state of the flip-flop FF is reversed and a different antenna than the currently selected one is switched to the antenna switching section. AST is selected and the antenna output is input to the front end 2.
以上と並行して、ローレベルのコンパレータ出
力ALはセパレーシヨン/ハイカツト駆動回路9
にも印加され、これによりセパレーシヨン制御動
作、ハイカツト動作が停止される。 In parallel with the above, the low level comparator output AL is connected to the separation/high cut drive circuit 9.
is also applied, thereby stopping the separation control operation and high cut operation.
又、中電界時にはスイツチングトランジスタ回
路4′のトランジスタTR2はオフしているが、
コンパレータ4c出力ALがローレベル(設定レ
ベルES以下)であるため雑音検出感度制御部6の
コンパレータCMP出力がハイレベルとなり、こ
の結果雑音検出感度制御部6のトランジスタTR
1がオンして雑音検出感度が高くなる。 Also, during medium electric field, transistor TR2 of switching transistor circuit 4' is off,
Since the comparator 4c output AL is at a low level (below the set level E S ), the comparator CMP output of the noise detection sensitivity control section 6 becomes high level, and as a result, the transistor TR of the noise detection sensitivity control section 6
1 is turned on and the noise detection sensitivity increases.
一方、中電界時にアンテナ切替頻度が大きくな
り、切替頻度信号ACFのレベルが所定レベル以
上になるとセパレーシヨン/ハイカツト駆動回路
9はセパレーシヨン制御とハイカツト制御を行
う。又、この時切替頻度信号ACFのレベルが雑
音検出感度制御部6において抵抗R2,R3で設
定した設定電圧ESより大きくなるとコンパレータ
CMPの出力がローレベルとなり、トランジスタ
TR1がオフして雑音検出感度が低下する。 On the other hand, when the antenna switching frequency increases during medium electric field and the level of the switching frequency signal ACF exceeds a predetermined level, the separation/high-cut drive circuit 9 performs separation control and high-cut control. At this time, when the level of the switching frequency signal ACF becomes higher than the set voltage E S set by the resistors R2 and R3 in the noise detection sensitivity control section 6, the comparator
The output of CMP becomes low level, and the transistor
TR1 turns off and noise detection sensitivity decreases.
大電界時(SL2<EL)
受信電界強度が大になると(40dBμV以上)ス
イツチングトランジスタ回路4′のトランジスタ
TR2がオンするためハイレベルの信号が雑音検
出感度制御部6のトランジスタTR1のベース端
子に入力される。このためトランジスタTR2は
コンパレータCMPの出力レベルに関係なくオン
して雑音検出感度が高くなる。At the time of large electric field (SL 2 < EL) When the received electric field strength becomes large (40 dBμV or more), the transistor of switching transistor circuit 4'
Since TR2 is turned on, a high level signal is input to the base terminal of the transistor TR1 of the noise detection sensitivity control section 6. Therefore, the transistor TR2 is turned on regardless of the output level of the comparator CMP, increasing the noise detection sensitivity.
〈考案の効果〉
以上本考案によれば、弱電界時にはマルチパス
ノイズにかかわらずアンテナを固定すると共に、
雑音検出感度を低下させ、しかも中電界時であつ
てもアンテナ切替頻度が大きい場合に雑音検出感
度を低下させるように構成したから、雑音除去に
基づいて信号がカツトされる割合が減少し、忠実
度が向上し聴きやすくできる。<Effects of the invention> According to the invention, the antenna can be fixed in a weak electric field regardless of multipath noise, and
Since the noise detection sensitivity is reduced and the noise detection sensitivity is reduced even in medium electric fields when the frequency of antenna switching is high, the proportion of signals that are cut out based on noise reduction is reduced, and the fidelity is improved. It improves your listening comprehension and makes it easier to listen.
第1図は本考案にかかるダイバーシテイ受信装
置の回路図、第2図は雑音除去回路のブロツク
図、第3図は第2図における各部波形図、第4図
はマルチパスノイズ検出部と切替回路の一部を有
する回路ユニツトの構成図、第5図は従来のダイ
バーシテイ受信装置のブロツク図である。
1a,1b……アンテナ、2……フロントエン
ド、3……レベル検出回路、4……比較部、4c
……コンパレータ、4′……スイツチングトラン
ジスタ回路、5……雑音除去回路、6……雑音検
出感度制御部、7a……マルチパスノイズ検出
部、7b……切替回路、8……セパレーシヨン/
ハイカツト回路、9……セパレーシヨン/ハイカ
ツト駆動回路、10……ステレオ復調回路。
Fig. 1 is a circuit diagram of the diversity receiver according to the present invention, Fig. 2 is a block diagram of the noise removal circuit, Fig. 3 is a waveform diagram of each part in Fig. 2, and Fig. 4 is a multipath noise detection section and switching. FIG. 5 is a block diagram of a conventional diversity receiver. 1a, 1b...Antenna, 2...Front end, 3...Level detection circuit, 4...Comparison section, 4c
...Comparator, 4'...Switching transistor circuit, 5...Noise removal circuit, 6...Noise detection sensitivity control section, 7a...Multipath noise detection section, 7b...Switching circuit, 8...Separation/
High-cut circuit, 9... Separation/high-cut drive circuit, 10... Stereo demodulation circuit.
Claims (1)
ルとの大小を比較するコンパレータと、 マルチパスノイズの大きさに応じた値を有する
信号を出力するマルチパスノイズ検出部と、 受信電界レベルが前記スレツシヨールドレベル
以上の場合にはマルチパスノイズの大きさに基づ
いて別の受信アンテナの1本を選択すると共に受
信電界レベルが所定レベル以下の場合には予め定
められているメインアンテナを選択し、かつアン
テナ切替頻度に応じた切替頻度信号を出力する切
替回路と、 検波出力に含まれるパルス性雑音を除去してス
テレオ復調回路に入力する雑音除去回路と、 受信電界レベルが前記スレツシヨールドレベル
以下の場合、並びに該スレツシヨールドレベル以
上でも前記切替頻度信号が所定レベル以上の場合
には雑音除去回路における雑音検出感度を低下さ
せ、前記以外の場合には雑音検出感度を高める雑
音感度制御部を有することを特徴とするダイバー
シテイ受信装置。[Claims for Utility Model Registration] At least two receiving antennas, a level detection circuit that detects a received electric field level, a comparator that compares the received electric field level with a predetermined threshold level, and multipath noise. a multipath noise detection unit that outputs a signal having a value according to the magnitude of the multipath noise; A switching circuit that selects a book and selects a predetermined main antenna when the received electric field level is below a predetermined level and outputs a switching frequency signal according to the antenna switching frequency; and a pulse included in the detection output. a noise removal circuit that removes static noise and inputs it to a stereo demodulation circuit; and when the received electric field level is below the threshold level, and when the switching frequency signal is above the predetermined level even above the threshold level. 1. A diversity receiving device comprising: a noise sensitivity control section that lowers the noise detection sensitivity in the noise removal circuit and increases the noise detection sensitivity in other cases.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15932786U JPH0314849Y2 (en) | 1986-10-17 | 1986-10-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15932786U JPH0314849Y2 (en) | 1986-10-17 | 1986-10-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114540U JPS63114540U (en) | 1988-07-23 |
| JPH0314849Y2 true JPH0314849Y2 (en) | 1991-04-02 |
Family
ID=31083653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15932786U Expired JPH0314849Y2 (en) | 1986-10-17 | 1986-10-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314849Y2 (en) |
-
1986
- 1986-10-17 JP JP15932786U patent/JPH0314849Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114540U (en) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833715A (en) | FM stereo receiver | |
| US4390749A (en) | Noise control system for FM radio | |
| JPH01162020A (en) | Fm radio receiver | |
| US5701345A (en) | Multipath interference reduction system and method | |
| JPH0354443Y2 (en) | ||
| JP3181377B2 (en) | Multipath distortion reduction circuit for radio receiver | |
| JPH0314848Y2 (en) | ||
| JPH0744996A (en) | Noise reduction circuit | |
| JPH0430839Y2 (en) | ||
| JPS5917740A (en) | Space diversity receiver | |
| JPS5832361Y2 (en) | FM stereo receiving circuit | |
| JPH01255331A (en) | Fm stereo receiver | |
| JPS646604Y2 (en) | ||
| JPS59190747A (en) | Multipath distortion reducing device of fm receiver | |
| JPS6219002Y2 (en) | ||
| JP2004032045A (en) | Radio receiver | |
| JPS59196632A (en) | Diversity receiver | |
| JP3023187B2 (en) | Diversity receiver | |
| JP2895861B2 (en) | FM stereo receiver | |
| JPH0554733B2 (en) | ||
| JP2928041B2 (en) | FM receiver | |
| JPH033003Y2 (en) | ||
| JPS626748Y2 (en) | ||
| JPS6228109Y2 (en) | ||
| JPS59190746A (en) | Multipath distortion reducing device of fm receiver |