JPH03148921A - 省電力形誤り訂正復号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 テーブル復号法を用いた省電力形誤り訂正復号器に関し
、 大容量のメモリからなるテーブルの消費電力を低減する
ことを目的とし、 シンドローム発生器によりデータからシンドロームを求
め、該シンドロームをアドレスとしてテーブルから誤り
位置情報を読出し、訂正回路に於いて前記データの誤り
ビットを訂正する誤り訂正復号器に於いて、前記シンド
ローム発生器からのシンドロームが誤り無しを示すオー
ルＯを検出した時に、前記テーブルをスタンバイ状態に
制御する検出制御部を設けて構成した。

〔産業上の利用分野〕

本発明は、テーブル復号法を用いた省電力形誤り訂正復
号器に関するものである。

ＢＣＨ符号（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑ
ｕｅｎｇｈｅｎ＋の符号）は、符号化率や訂正可能誤り
ビット数等の選択の自由度が大きい利点があるが、その
復号は代数的演算により行われ、比較的複雑であるから
、ＴＤＭＡ通信回線等の高速通信回線に対して適用する
ことが困難と考えられていた。しかし、高速動作のメモ
リが開発されたことにより、シンドロームパターンと誤
りパターンとを対応させて格納したテーブルを用いるテ
ーブル復号法を適用することにより、高速通信回線に於
いてもＢＣＩ（符号を用いてデータを伝送することが可
能となった。このようなテーブル復号法に於いては、比
較的大容量のメモリを用いるものであるから、その消費
電力を低減することが要望されている。

〔従来の技術〕

従来例のＢＣＨ符号のテーブル復号法による誤り訂正復
号器は、例えば、第３図に示す構成を有し、３１はシン
ドローム発生器、３２はリードオンリメモり（ＲＯＭ）
等のメモリにより構成されたテーブル、３３は訂正回路
、３４は遅延回路である。

入力データはシンドローム発生器３１と遅延回路３４と
に加えられ、シンドローム発生器３１により生成多項式
に従ってシンドロームが求められ、このシンドロームは
アドレスとしてテーブル３２に加えられる。このテーブ
ル３２は、リードオンリメモり（ＲＯＭ）により構成さ
れ、シンドローム対応にビット誤り位置情報を格納した
ものであり、シンドローム発生器３１からのシンドロー
ムに従って読出されたビット誤り位置情報は訂正回路３
３に加えられ、遅延回路３４により各部の遅延時間に従
った時間を遅延された入力データが訂正回路３３に加え
られて、誤りビットが訂正される。訂正回路３３は、例
えば、排他的オア回路により構成され、誤りビット位置
に°Ｉ°°となるパターンがテーブル３２から読出され
るから、その誤りビット位置の入力データのビットが反
転されて訂正されることになる。

ＢＣＨ符号は、（ａ）　ｌ誤り訂正符号、（ｂ）１誤り
訂正、２誤り検出符号、（Ｃ）２誤り訂正符号、（ｄ）
２誤り訂正、３誤り検出符号等に分類することができる
。又テーブル３２の容量は、符号長等に対応して大きく
なるもので、例えば、符号長２）５．２誤り訂正の場合
に、約ＩＭビットの容量を必要とすることになる。

〔発明が解決しようとする問題点〕

テーブル３２は、シンドローム発生器３１からのシンド
ロームをアドレスとして常時アクセスされるものであり
、従って、入力データにビット誤りが含まれていない場
合でも、テーブル３２は動作状態となって電力が消費さ
れることになる。

本発明は、大容量のメモリからなるテーブルの消費電力
を低減することを目的とするものである。

〔課題を解決するための手段〕

本発明の省電力形誤り訂正復号器は、誤りが無い時には
、テーブルをスタンバイ状態とするものであり、第１図
を参照して説明する。

シンドローム発生器１によりデータからシンドロームを
求め、このシンドロームをアドレスとしてテーブル２か
ら誤り位置情報を読出し、訂正回路３に於いてデータの
誤りビットを訂正する誤り訂正復号器に於いて、シンド
ローム発生器ｌからのシンドロームが誤り無しを示すオ
ール０”を検出した時に、テーブル２をスタンバイ状態
に制御する検出制御部４を設けたものであり、５は遅延
回路である。

〔作用〕

シンドローム発生器１からのシンドロームが誤り無しを
示すオール０”の場合は、入力データの誤りを行う必要
がないので、このオールＯＩＩを検出制御部４で検出す
ると、テーブル２をスタンバイ状態に制御するものであ
る。テーブル２はスタンバイ状態に於いては消費電力が
小さくなるので、消費電力を低減することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１０はデ
ータの入力端子、１１はシンドローム発生器、１２はテ
ーブル、１３は訂正回路、１４は検出制御部、１５は遅
延回路、１６はデコーダ、１７はメモり部、１８はセン
ス部、１９は電源部、２０は出力端子である。

入力端子ｌＯに、高速通信回線の受信データ等のデータ
が加えられ、シンドローム発生器１１と遅延回路１５と
に加えられる。又テーブル１２はデコーダ１６とメモり
部１７とセンス部１８と電源部１９とからなる場合を示
し、シンドローム発生器１１からのシンドロームはデコ
ーダ１６によリゾコードされ、メモり部１７がアクセス
されて誤りビット位置情報がセンス部１８により読出さ
れ、訂正回路１３に加えられる。又電源部１９から各部
への動作電力が供給されている。

シンドローム発生器１１からのシンドロームは、データ
に誤りビットを含まない時、オール０°”となるもので
あり、検出制御部１４はこのオール０°を検出すると、
テーブル１２をスタンバイ状態に制御する。例えば、メ
モり部１７がリードオンリメモり（ＲＯＭ）等の不揮発
性メモリからなる場合は、電源部１９から各部へ供給す
る電力を遮断する。それによって、メモり部１７は誤り
ビット位置情報を格納した状態で低消費電力状態となる
。又メモり部１７がダイナミック・ランダムアクセスメ
モり（ＤＲＡＭ）からなる場合、デコーダ１６とセンス
部１８とに対して電源供給を停止して、低消費電力状態
とすることができる。

又メモり部１７がスタティック・ランダムアクセスメモ
り（ＳＲＡＭ）からなる場合、ダイナミック・ランダム
アクセスメモリを用いた場合と同様に、デコーダ１６と
センス部１８とに対して電源供給を停止すると共に、メ
モり部１７の記憶内容が消失しない程度に供給電圧を低
下して、低消費電力状態とすることができる。

ＢＣＨ符号の符号長を２）５とし、２誤り訂正符号の場
合、メモり部１７はＩＭビットの容量を必要とすること
になり、ランダムアクセスメモり（ＲＯＭ）により構成
した場合の消費電力は、約２００ｍＷ程度となる。又高
速通信回線の誤り率は１０−”以下であるから、誤りビ
ットが含まれる場合のみテーブル１２を動作袂態とする
ことにより、消費電力は２ｍＷ以下となる。回線状態が
良好な場合には、更に消費電力が低減されることになる
。

誤り訂正復号器に於けるテーブル１２を除いたシンドロ
ーム発生器１１、訂正回路１３．遅延回路１５等の集積
回路の消費電力は、約２００ｍＷである。従って、誤り
訂正復号器としての消費電力は４００ｍＷ程度となるが
、前述の本発明の実施例により、半分の約２００ｍＷと
なり、消費電力を低減することができる。

本発明は、前述の実施例にのみ限定されるものではな（
、−々付加変更することができるものであり、例えば、
ＢＣＨ符号のみでなく、バースト誤り訂正が容易なブロ
ック符号としてのファイヤ（Ｆｉｒｅ）符号等にも適用
できるものである。

（発明の効果） 以上説明したように、本発明は、シンドローム発生器１
からのシンドロームが誤り無しを示すオールＯを検出し
た時に、テーブル２をスタンバイ状態に制御する検出制
御部４を設けたものであり、受信データ等のデータに誤
りビットが含まれていない場合は、テーブル２は動作電
源オフ等のスタンバイ状態に制御されるから、消費電力
を低減することができる。特に、通信回線の誤り率が小
さい場合には、データに含まれる誤りビット数が少なく
なるので、テーブル２が動作状態となる時間が非常に少
なくなり、更に消費電力を低減することができる利点が
ある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は従来例のブロック図である。 ■はシンドローム発生器、２はテーブル、３は訂正回路
、４は検出制御部、５は遅延回路である。

Claims (1)

1. 【特許請求の範囲】 シンドローム発生器（１）によりデータからシンドロー
   ムを求め、該シンドロームをアドレスとしてテーブル（
   ２）から誤り位置情報を読出し、訂正回路（３）に於い
   て前記データの誤りビットを訂正する誤り訂正復号器に
   於いて、 前記シンドローム発生器（１）からのシンドロームが誤
   り無しを示すオール“０”を検出した時に、前記テーブ
   ル（２）をスタンバイ状態に制御する検出制御部（４）
   を設けた ことを特徴とする省電力形誤り訂正復号器。