JPH03152806A

JPH03152806A - 半導体パネル

Info

Publication number: JPH03152806A
Application number: JP1289358A
Authority: JP
Inventors: Shinichi Shimomaki; 伸一下牧; Minoru Kanbara; 実神原
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-11-07
Filing date: 1989-11-07
Publication date: 1991-06-28
Anticipated expiration: 2014-04-05
Also published as: JP2879746B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えばアクティブマトリクス型の液晶表示装
置に使用される薄膜トランジスタパネルにおけるガラス
基板上のドレインライン等のように、絶縁性基板、ヒに
形成される配線層の構造に関する。

〔従　来　の　技　術〕

例えば液晶テレビ等に使用されるアクデイプマトリクス
型の液晶表示装置は、一般に、第６図に示すような薄膜
トランジスタパネルを備えている。

この薄膜］・ランジスクパネルは、ガラスや石英ででき
た絶縁性の基板１上に、ＩＴＯ膜等でできた透明な画素
電極２と、この画素電極２に接続されたスイッチング素
子としての薄膜トランジスタ３とがマ］・リクス状に複
数配列されている。更に、基板１」−には、画素電極２
の間を縫って、複数の薄膜トランジスタ３のゲート電極
を一方向（図中では横方向）にそって接続するクロムや
タンタルでできた膜厚１００ｍｎ程度のゲートライン（
走査ライン）４と、これとは交差する方向（図中では縦
方向）に複数の薄膜トランジスタ３のドレイン電極を接
続する同様にクロムやタンタルでできたドレインライン
（データライン）５とが配列されている。なお、薄膜ト
ランジスタ３のゲート電極は、ゲートライン４の一部と
なっており、これらは基板１上に同時にパターン形成さ
れる。

〔発明が解決しようとする課題〕

上記従来の薄膜トランジスタパネルでは、ガラスや石英
等の絶縁性基板１上に形成されるゲートライン４（薄膜
トランジスタのゲート電極を含む）の材料として、基板
１との密着性が高く、かつ表面の酸化されにくいクロム
（Ｃｒ）やタンタル（Ｔａ）を用いていた。ところが、
このようなりＩ」ムやタンタルでできた薄膜は抵抗率が
高く、例えばスパッタリング装置で成膜した膜厚１１０
０ｎのクロム膜やタンタル膜のシート抵抗は７〜ｌＯΩ
と非常に高抵抗であるという問題があった。

そのため、ゲートライン４のドライブ能力が低くて、多
くのトランジスタをドライブすることができず、よって
画素電極２の数を増やすことが困難であった。また、ゲ
ートライン４の低抵抗化を図ろうとすると、どうしても
そのライン幅を広くしなければならず、よって高密度化
が困難になった。このような理由により、従来は、薄膜
トランジスタパネルの高性能化が阻まれていた。

一方、ゲートライン４の材料としてアルミニウム（ＡＩ
）を用いれば低抵抗化が可能であるが、アルミニウムは
加熱によりヒロックが発生して表面に凹凸ができたり、
しかも表面が自然酸化されやすく、表面に自然酸化膜が
できてしまうために他の配線との電気的接続が得にくい
という問題点があった。

なお、上述した問題点は、薄膜トランジスタパネルにお
いて生じるのみならず、ガラスや石英等の絶縁性基板上
に形成された金属配線層を有する各種の分野において生
じていた。

本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、大幅な低抵抗化を実現することができ
、しかも表面の酸化を抑えることのできる配線層の構造
を提供することにある。

〔課題を解決するだめの手段〕

本発明は、絶縁性の基板上に形成される配線層の構造に
おいて、前記配線層の材料として、鋼中に５〜３５重量
％のニッケルを含んでなるニッケル銅合金（ＮｉＣｕ：
白銅）を用いたことを特徴とするものである。

〔作　　　用〕

ニッケル銅合金（以下、白銅と称す）は、ニッケルの含
有率が大きいほど絶縁性基板との密着性及び表面の耐酸
化性に優れ、また銅の含有率が大きいほど小さな抵抗率
が得られる。そこで、ニッケルの含有率を５〜３５重量
％の範囲内に限定することにより、基板との密着性及び
表面の耐酸化性が良好で、かつ抵抗率の小さな配線材料
を実現することができる。

〔実　　施　　例］以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は、第６図に示したような薄膜トランジスタパネ
ルのゲートライン（ゲート電極）に本発明の一実施例を
適用して得られる薄膜トランジスタの断面図である。

同図において、ガラスや石英でできた絶縁性の基板１上
には、鋼中に１５重量％のニッケルを含んでなる白銅（
ＮｉＣｕ）でできた膜厚１００ｒ＋ｎ＋程度のゲート電
極６がパターン形成されている。なお、ゲート電極６か
ら延びているゲートラインも、このゲート電極６と同一
材料が使用され、同一膜厚で形成されている。

そして、上記ゲート電極６上を含む基板ｌ上の全面が、
シリコン窒化膜（ＳｉＮ）からなる膜厚３００止程度の
ゲート絶縁膜７で覆われ、その上の所定領域にはａ−５
ｉ　（アモルファスシリ：ｌン）からなる膜厚１５０ｎ
ｍ程度のａ−５ｉ半導体層８が設けられている。更に、
計Ｓｉ半導体層８上の両側には、ａ−５ｉ中にｎ型不純
物が高濃度に混入された膜厚２５ｎｍ程度のコンタクト
用ｎ　”−ａ−５ｉ半導体層９を介して、クロムやタン
タルでできた膜厚１１００ｎ程度のソース電極１０及び
ドレイン電極１１が形成されており、ソース電極１０に
はＩＴＯ膜からなる膜厚１００ｒｌｆｆ１程度の画素電
極２の一端が接続されている。なお、ドレイン電極１１
から延びているドレインラインも、このドレイン電極１
１と同一材料が使用され、同一膜厚で形成されている。

次に、上記構成からなる薄膜トランジスタの製造方法の
一例を以下に述べる。

まず、１５重量％のニッケルを含む白銅をターゲットと
して用いて、スパッタリング法により、基板ｌ上の全面
に膜厚が１１００ｎ程度となるように白銅の膜を堆積さ
せる。この時のスパッタ条件としては、例えば基板温度
を１００°Ｃとし、スパッタガスにアルゴンガスを使用
し、スパッタ圧力を０．４Ｐａ、　ＤＣＣバフーを１０
０Ｗ、成膜スピードを５００人／ｍｉｎとし、ターゲッ
ト直径が８インチのものを使用する。続いて、窒素雰囲
気中において２５０°〔：、３０分間のアニールを行う
。その後、基板１上の白銅膜をフォＩ・リソグラフィ法
でパターニングすることにより、第１図に示したように
、白銅でできたゲト電極６及びゲートラインを形成する
。

その後の工程は、従来と同しである。すなわち、まず、
ゲート電極６−１−を含む基板１上の全面に、プラズマ
ＣＶＤ法により、デー１−絶縁膜７用のシリコン窒化膜
、ａ−５ｉ半導体層８用のａ−５ｉ半導体膜、ｎ”−ａ
−５ｉ半導体層９用のｎ”−ａ−５ｉ半導体膜をそれぞ
れ膜厚が３００ｎｍ　、１５０ｎｍ　、２５ｎｍとなる
ように順次堆積させる。続いて、その上に、スパッタリ
ング法等により、ソース、ドレイン電極１０．１１及び
ドレインライン用の金属膜（クロムやタンタル）を膜厚
］、００ｎｍ程度となるように堆積させる。その後、こ
の金属膜とその下のｎ”−ａ−５ｉ半導体膜をフォトリ
ソグラフィ法で一括してパターニングすることにより、
ＩＩ”−ａ−５ｉ半導体層９とソース、ドレイン電極１
０．１１及びトレインラインを形成する。更に、フォト
リソグラフィ法でに記ａ−５＋半導体膜をパターニング
するごとにより、デバイスエリアとしてのａ−５＋半導
体層８を形成する。最後に、全面にＩＴＯ膜をスパッタ
リング法薄で膜厚１１００ｎ程度となるように堆積させ
、これをフォトリソグラフィ法でパターニングすること
により、画素電極２を形成する。

本実施例によるデー１−電極６及びゲートラインは、そ
の材料として、１５重量％のニッケルを含むニラゲル銅
合金である白銅を使用したことから、基板１との密着性
が高く、かつ表面の自然酸化や、加熱によるヒロックの
発生も防止できる。しかも、上記の白銅は、従来使用さ
れていたクロムやタンタルと比較すると抵抗率が非常に
小さいので、著しい低抵抗化が可能である。例えば四探
針法を用いて上記の白銅のシート抵抗を測定すると、１
．５Ωと非常に低く、クロムやタンタルのシート抵抗が
７〜１０Ωであったのと比較すれば、大幅な低抵抗化が
図れることがわかる。

このように、ゲートラインの著しい低抵抗化を可能にし
たことにより、薄膜トランジスタパネルにおけるゲート
ラインのドライブ能力が向上し、数多くの薄膜トランジ
スタをドライブできるようになり、よって画素電極の数
を増やすことができる。更に、ゲートラインの幅を相当
に狭くしたとしても、従来のクロムやタンタルでできた
ゲートラインよりも低抵抗化が可能なので、画素電極間
の距離を狭くできることによる高密度化や、画素電極の
面積を広くできることによる高開口率化が可能となる。

これらのことから、本実施例を適用した薄膜トランジス
タパネルでは、従来よりも一層の高性能化が可能となる
。

以上では薄膜トランジスタを液晶表示装置用の表示パネ
ルにスイッチング素子として使用した場合について述べ
たが、次に、薄膜トランジスタを電気回路中に使用する
場合について述べる。例えば、電気回路において基本素
子となるインバータを薄膜トランジスタで構成する場合
は、第２図に示すように、薄膜トランジスタ′Ｉ゛２の
ゲー１−　ＧとトレインＤを接続するようにする。なお
、同図において、Ｔ、は駆動用の薄膜トランジスタであ
り、Ｔ２ば負荷用の薄膜トランジスタである。

第３図は、上記のようなインハークを構成する本発明の
他の実施例を適用した薄膜１−ランジスタＴ２の平面図
であり、第４図は第３図におけるトランジスタ部のＡ−
Ａ断面図であり、第５図は第３図におけるゲート−トレ
イン接続部の１３−Ｂ断面図である。

第３図に示すように、ガラスや石英でできた絶縁性の基
板２１」二には、前記実施例と同様に１５重量％のニッ
ケルを含む白銅できた膜厚１００口ｍ程度のゲートライ
ン２２がパターン形成されている。

更に、このゲートラ・イン２２の一部をゲート電極とす
るトランジスタ部２３と、このトランジスタ部２３のゲ
ート電極（ゲートライン２２）と］・レイン電極（トレ
インライン２４）とをコンタクト０ホール２５を介して接続した構造のゲート−ドレイン接
続部２６を備えている。なお、２７はソースラインで第
２図の薄膜トランジスタＴ、のドレインに接続される。

次に、上記のトランジスタ部２３とゲート−ドレイン接
続部２６の構造を具体的に説明する。

トランジスタ部２３では、第４図に示すように、上記基
板２１上に、上記ゲートライン２２の一部として、これ
と同一材料、同一膜厚のゲート電極２８が形成されてお
り、その全面がシリコン窒化膜（ＳｉＮ）からなる膜厚
３００　ｎｍ程度のデー１−絶縁膜２９で覆われている
。ゲート絶縁膜２９上におけるゲート電極２８と対向す
る領域には、膜厚１５０ｎｍ程度のａ−５ｉ半導体層３
０が設けられており、更にその上の両側には、膜厚２５
ｎｍ程度のコンタクト用のｎ　”−ａ−５ｉ半導体層３
１及びクロムでできた膜厚２５ｎｍ程度のコンタクト用
の金属層３２を介して、アルミニウムでできた膜厚４０
０口ｍ程度のソース電極３３及びドレイン電極３４が形
成されている。

一方、ゲート−ドレイン接続部２６では、第５図に示す
ように、基板２１上に、上記ゲート電極２７から延びた
ゲートライン２２が形成されており、その全面が−１−
記ゲート絶縁膜２９で覆われている。そして、このゲー
ト絶縁膜２９には、その表面からゲートライン２２の上
面へ達するコンタクトホール２５が形成されており、上
記ドレイン電極３４から延びたドレインライン２４　（
第３図参照）がコンタクトホール２５を介してゲートラ
イン２２に接続されている。

まず、基板２Ｉ上の全面に、前記実施例と同様に、１５
重量％のニッケルを含む白銅をターゲットとして用いた
スパッタリング法により、膜厚１１００ｎ程度となるよ
うに白銅の膜を堆積させた後、この白銅膜をフォトリソ
グラフィ法でバターニングすることにより、第３図に示
したように、白銅でできたゲートライン２２及びゲート
電極２８を形成する。

続いて、ゲートライン２２及びゲート電極２８１２上を含む基板２１上の全面に、プラズマＣＶＤ法により
、シリコン窒化膜、ａ−５ｉ半導体膜、ｎ”　−ａＳｉ
半導体膜、クロム膜をそれぞれ膜厚が３０Ｏｒ＋ｍ、１
５０ｎｍ　、２５ｎｍ、２５ｎｍとなるように順次堆積
さ一１°る。

その後、デバイスエリアのマスクパターンを使用して、
上記のクロム膜、ｎ”−ａ−５ｉ半導体膜及びａ−５ｉ
半導体膜を一括してバターニングすることにより、デバ
イスエリア内にａ−５ｉ半導体層３０、ｎ゛ａ−５ｉ半
導体層３１及びコンタクト用金属層３２を形成し、それ
以外の領域にはゲート絶縁膜２９を露出させる。

次に、四弗化炭素（ＣＦ４）と酸素（０□）の混合ガス
を用いた反応性イオンエツチング（ＲＩＥ）により、ゲ
ート絶縁膜２９に、その表面からゲートライン２２へか
けてコンタクトホール２５を形成する。

続いて、コンタクトホール２５内を含む全面に、スパッ
タリング法等により、ソース、ドレイン電極３３．３４
及びドレインライン２４となるアルミニウム膜を膜厚４
００ｎｍ程度となるように堆積させた後、このアルミニ
ウム膜をバターニングすることによりソース、ドレイン
電極３３．３４及びドレインライン２４を形成し、更に
チャネル領域内のコンタクト用金属層３２及びｎ”−ａ
−５ｉ半導体層３１をエツチングで除去する。以上の工
程により、トランジスタ部２３とゲーＩ・−ドレイン接
続部２６とを有するインバータ構成の薄膜トランジスタ
が得られる。

本実施例では、上述したように１５重量％のニッケルを
含む白銅（ＮｉＣｕ）をゲートライン２２の材料として
使用しているので、ゲートライン２２の低抵抗化が図れ
るだけでなく、ゲートライン２２の表面が自然酸化しに
くいという利点が得られる。

よって、このように自然酸化しにくいデー１−ライン２
２の表面にコンタクトホール２５を介してドレインライ
ン２４を接続した場合、コンタクトホール２５の大きさ
が例えば７８ｍＸ７μｍの時のコンタクト抵抗は２Ω程
度の非常に小さな値となる。一方、ゲートラインにアル
ミニウムを使用して低抵抗化を図ろうとした場合には、
その表面が酸化しやすく自然酸化膜が必ず存在するため
、コ３４ンタクト抵抗が増大し、上記と同じ大きさのコンタクト
ホールの場合でも３にΩという非常に大きな値となる。

従って、本実施例によれば、アルミニウムを用いた場合
と比較すると、コンタクト抵抗を１／１０００倍以下に
まで下げることができる。

なお、上記の各実施例では、ゲートラインの材料として
使用する白銅のニッケル含有率を１５重量％としたが、
５〜３５重量％の範囲内であれば、十分に所期の目的を
達成することができる。

また、上記の各実施例は本発明をゲートラインに適用し
た場合であるが、薄膜トランジスタのタイプによっては
トレインラインが基板上に形成される場合があり、この
ような場合にはドレインラインに本発明を適用すること
ができる。また、本発明は、上述したようなゲートライ
ンやドレインラインに適用できるだけでなく、ガラスや
石英等の絶縁性基板上に形成される様々な配線層に適用
することができる。

〔発明の効果］本発明の配線構造によれば、配線層の月利として、銅中
に５〜３５重量％のニッケルを含んでなるニッケル銅合
金（白銅）を用いたことにより、大幅な低抵抗化を実現
することができ、しかも表面の酸化を抑えて他の配線と
の電気的接続を得やすくすることができる。従って、例
えば薄膜トランジスタパネルのように薄膜トランジスタ
を使用した各種デバイスに本発明を適用すれば、配線層
の低抵抗化及び表面の耐酸化性の向」二等に伴い、その
デバイスの高集積化及び高性能化が可能となる。

【図面の簡単な説明】

第１図は薄膜トランジスタパネルのゲートライン（ゲー
ト電極）に本発明の一実施例を適用して得られる薄膜ト
ランジスタの断面図、第２図は電気回路の基本素子である一般的なインバータ
を薄膜トランジスタで構成した場合の接続状態を示す回
路図、第３図はインバータを構成する本発明の他の実施例を適
用した薄膜トランジスタの平面図、第４図は第３図にお
けるトランジスタ部のＡＡ断面図、５６第５図は第３図におけるゲート−ドレイン接続部のｌ３
−Ｂ断面図、第６図はアクティブマトリクス型の液晶表示装置に使用
される一般的な薄膜トランジスタパネルの平面図である
。Ｉ・・・絶縁性基板、６・・・ゲート電極、７・・・ゲート絶縁膜、８・・・ａ−５ｉ半導体層、９　・・・ｎ　”−ａ−５ｉ半導体層、１０・・・ソー
ス電極、１１・・・ドレイン電極、２１・・・絶縁性基板、２２・・・ゲートライン、２３・・・トランジスタ部、２４・・・ドレインライン、２５・・・コンタクトホール、２６・・・ゲート−ドレイン接続部、２７・・・ソースライン、２８・・・ゲート電極、・ゲート絶縁膜、・ａ−５ｉ半導体層、・ｎ　’−ａ−５ｉ半導体層、・コンタクト用金属層、・ソース電極、・トレイン電極。

Claims

【特許請求の範囲】　絶縁性の基板上に形成される配線層の構造において、前記配線層の材料として、銅中に５〜３５重量％のニッ
ケルを含んでなるニッケル銅合金を用いたことを特徴と
する配線層の構造。