JPH031529A - Method and device for dry etching - Google Patents
Method and device for dry etchingInfo
- Publication number
- JPH031529A JPH031529A JP13708089A JP13708089A JPH031529A JP H031529 A JPH031529 A JP H031529A JP 13708089 A JP13708089 A JP 13708089A JP 13708089 A JP13708089 A JP 13708089A JP H031529 A JPH031529 A JP H031529A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- polysilicon film
- phosphorus
- emission spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、たとえば高融点金属シリサイド膜とポリシ
リコン膜とを積層した2層構造のいわゆるポリサイド膜
を用いた半導体装置の製造などで好適に実施されるドラ
イエツチング方法およびその装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention is suitable for manufacturing semiconductor devices using a so-called polycide film, which has a two-layer structure in which a refractory metal silicide film and a polysilicon film are laminated, for example. The present invention relates to a dry etching method and an apparatus therefor.
〔従来の技術]
MO3型トランジスタのゲート電極材料として、従来よ
り、ポリシリコン膜が広く用いられてきたが、最近では
第7図に示すように、高融点シリサイド膜4とポリシリ
コン膜3とを積層した2層構造のいわゆる高融点金属ポ
リサイド膜(以下「ポリサイド膜」という。)が用いら
れるようになってきている。これは、従来のポリシリコ
ン膜に比較してポリサイド膜のシート抵抗値が約1桁小
さく、これにより回路動作を高速化してデバイスの高速
アクセス化を図ることができることや、ポリシリコン膜
とゲート酸化膜との間の界面の安定性などを考慮したも
のである。なお第7図において、1はシリコン基板、2
はゲート酸化膜である。[Prior Art] Polysilicon films have traditionally been widely used as gate electrode materials for MO3 type transistors, but recently, as shown in FIG. A so-called high melting point metal polycide film (hereinafter referred to as "polycide film") having a stacked two-layer structure has come to be used. This is because the sheet resistance of polycide film is approximately one order of magnitude lower than that of conventional polysilicon film, which enables faster circuit operation and faster device access. This takes into consideration the stability of the interface with the membrane. In FIG. 7, 1 is a silicon substrate, 2
is the gate oxide film.
ポリサイド膜は、ポリシリコン膜とよく似た性質を示し
、フレオン系ガスを用いたドライエツチングによって、
エツチング加工することが可能である。ポリサイド膜の
ドライエツチングに当たりては、一般に、フッ素系の発
光スペクトルを利用したエツチングモニタを用いて、エ
ツチングの終点検出を行うようにしている。Polycide film exhibits properties similar to polysilicon film, and can be etched by dry etching using Freon gas.
Etching processing is possible. When dry etching a polycide film, an etching monitor that utilizes the emission spectrum of fluorine is generally used to detect the end point of etching.
しかしながら、ポリサイド膜はゲート酸化膜2などに接
触する下層側のポリシリコン膜3とこのポリシリコン膜
3上に積層した高融点金属シリサイド膜4との2層構造
であるため、このポリサイド膜にドライエツチングによ
りパターニングを施した場合に、第8図(1)に示すよ
うにポリシリコン膜3の側部がテーパー状となったり、
第8図(2)に示すように上層膜である高融点金属シリ
サイド膜4に対して、下層膜であるポリシリコン膜3が
いわゆるアンダーカットされた状態となったりするなど
の不具合がしばしば生じることとなる。このように、ゲ
ート酸化膜2に接触するポリシリコン膜3のエツチング
加工が良好に行われない場合には、MO3型トランジス
タなどではそのゲートに所望の電圧を印加することがで
きなかったり、所望の動作速度が得られないなどの問題
が生じる。However, since the polycide film has a two-layer structure consisting of a lower polysilicon film 3 in contact with the gate oxide film 2, etc. and a high melting point metal silicide film 4 laminated on this polysilicon film 3, this polycide film has a dry When patterning is performed by etching, the sides of the polysilicon film 3 become tapered as shown in FIG. 8(1).
As shown in FIG. 8(2), problems often occur, such as the polysilicon film 3, which is a lower layer film, being undercut with respect to the high melting point metal silicide film 4, which is an upper layer film. becomes. As described above, if the etching process of the polysilicon film 3 in contact with the gate oxide film 2 is not performed satisfactorily, it may not be possible to apply the desired voltage to the gate of an MO3 type transistor or the like, or the desired voltage may not be applied to the gate of the MO3 type transistor. Problems arise such as not being able to achieve operating speed.
ポリサイド膜のエツチング加工が良好に行われない原因
として、ポリサイド膜の下層膜であるポリシリコン膜3
における不純物濃度のばらつきが挙げられる。すなわち
、通常、ポリシリコン膜3にはそのシート抵抗を低減す
るために燐の拡散が行われているのであるが、この燐の
濃度によりポリシリコン膜3のエツチングレートおよび
サイドエツチング量が変化するのである。エツチングレ
ートとは単位時間当たりのポリシリコン膜減少量であり
、サイドエツチング量とは単位時間当たりの横方向のエ
ツチングレート、すなわち第8図(2)における高融点
シリサイド膜4に対するポリシリコン膜3のアンダーカ
ット量という意味である。The reason why the polycide film cannot be etched well is that the polysilicon film 3, which is the underlying film of the polycide film,
An example of this is the variation in impurity concentration. That is, phosphorus is normally diffused into the polysilicon film 3 in order to reduce its sheet resistance, but the etching rate and side etching amount of the polysilicon film 3 change depending on the concentration of phosphorus. be. The etching rate is the reduction amount of the polysilicon film per unit time, and the side etching amount is the lateral etching rate per unit time, that is, the reduction of the polysilicon film 3 with respect to the high melting point silicide film 4 in FIG. 8(2). This means the amount of undercut.
第9図にはポリシリコン膜のエツチングレートの燐濃度
依存性が曲線11で示されており、またサイドエツチン
グ量の燐濃度依存性が曲線12で示されている。この第
9図から、ポリシリコン膜中の燐濃度にほぼ比例してそ
のエツチングレートが変化することが理解され、またサ
イドエツチング量はポリシリコン膜中の燐濃度の増大に
伴ってほぼ2次曲線的に急激に増大していくことが判る
。In FIG. 9, a curve 11 shows the dependence of the etching rate of the polysilicon film on the phosphorus concentration, and a curve 12 shows the dependence of the side etching amount on the phosphorus concentration. From FIG. 9, it is understood that the etching rate changes almost in proportion to the phosphorus concentration in the polysilicon film, and the side etching amount follows an almost quadratic curve as the phosphorus concentration in the polysilicon film increases. It can be seen that it is rapidly increasing.
このように、ポリシリコン膜中の燐濃度の変化によって
、サイドエツチング量が大きく変化するので、ポリサイ
ド膜を安定して第7図に示された理想の断面形状となる
ようにエツチング加工することは容易ではない。As described above, the amount of side etching changes greatly depending on the change in the phosphorus concentration in the polycide film, so it is difficult to stably etch the polycide film into the ideal cross-sectional shape shown in Figure 7. It's not easy.
この発明の目的は、上述の技術的課題を解決し、たとえ
ば半導体装置などにおいてその素子特性の向上に寄与す
ることができるドライエツチング方法およびその装置を
提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a dry etching method and apparatus that can solve the above-mentioned technical problems and contribute to improving the characteristics of semiconductor devices, for example.
この発明のドライエツチング方法は、被エツチング膜中
の不純物の発光スペクトル強度を検出し、この発光スペ
クトル強度に基づいて前記被エツチング膜中の不純物濃
度を演算し、この不純物濃度に対応してエツチング条件
を設定することを特徴とする。The dry etching method of the present invention detects the emission spectrum intensity of impurities in the film to be etched, calculates the impurity concentration in the film to be etched based on this emission spectrum intensity, and adjusts the etching conditions in accordance with this impurity concentration. It is characterized by setting.
またこの発明のドライエツチング装置は、被エツチング
膜中の不純物の発光スペクトル強度を検出する検出手段
と、この検出手段出力に基づいて前記被エツチング膜中
の不純物濃度を演算する演算手段と、この演算手段出力
に応答してエツチング条件を設定する制御手段とを備え
たものである。Further, the dry etching apparatus of the present invention includes a detection means for detecting the emission spectrum intensity of impurities in the film to be etched, a calculation means for calculating the impurity concentration in the film to be etched based on the output of the detection means, and a calculation means for calculating the impurity concentration in the film to be etched based on the output of the detection means. and control means for setting etching conditions in response to the output of the means.
この発明の構成によれば、被エツチング膜中の不純物の
発光スペクトル強度から被エツチング膜中の不純物濃度
を算出して、この不純物濃度に対応したエツチング条件
が設定されるので、被エツチング膜のドライエツチング
を、被エツチング膜に対して最適なエツチング条件を設
定して良好に行うことができるようになる。According to the structure of the present invention, the impurity concentration in the film to be etched is calculated from the intensity of the emission spectrum of the impurity in the film to be etched, and the etching conditions corresponding to this impurity concentration are set. Etching can be performed satisfactorily by setting optimum etching conditions for the film to be etched.
〔実施例〕
第1図はこの発明の一実施例に従うドライエツチング装
置の基本的な構成を示す概念図である。[Embodiment] FIG. 1 is a conceptual diagram showing the basic structure of a dry etching apparatus according to an embodiment of the present invention.
この実施例では、第1図に示された構成によって、たと
えば高融点金属シリサイド膜と被エツチング膜であるポ
リシリコン膜とを積層した2層構造のいわゆる高融点金
属ポリサイド膜(以下「ポリサイド膜」という、)のド
ライエツチングが行われる。この実施例のドライエツチ
ング装置は、前記ポリサイド膜が形成された半導体基板
などが入れられる処理室11と、ポリシリコン膜中に不
純物として添加された燐の発光スペクトル強度を検出す
るたとえば偏光フィルタなどを用いた検出手段12と、
この検出手段12から与えられる前記発光スペクトル強
度に基づいて前記ポリシリコン膜中における燐濃度を算
出する演算手段13と、この演算手段13の出力に対応
して最適なエツチング条件(この実施例ではオーバーエ
ツチング時間)を設定する制御手段14とを備えている
。In this embodiment, with the configuration shown in FIG. 1, a so-called high melting point metal polycide film (hereinafter referred to as a "polycide film") having a two-layer structure, for example, a high melting point metal silicide film and a polysilicon film which is a film to be etched is laminated. ) dry etching is performed. The dry etching apparatus of this embodiment includes a processing chamber 11 in which the semiconductor substrate on which the polycide film is formed, and a polarizing filter for detecting the intensity of the emission spectrum of phosphorus added as an impurity in the polysilicon film. The detection means 12 used,
A calculating means 13 calculates the phosphorus concentration in the polysilicon film based on the emission spectrum intensity given from the detecting means 12, and an optimum etching condition (in this embodiment, an and a control means 14 for setting the etching time.
第2図はポリシリコン膜にフロン系ガスを用いたドライ
エツチングを施した場合におけるフッ素の発光スペクト
ル強度および燐の発光スペクトル強度のポリシリコン膜
中の燐濃度に対する依存性を示す特性図である。この第
2図において、曲線ff1Fはフッ素の発光スペクトル
強度の燐濃度に対する依存性を示し、曲線2Pは燐の発
光スペクトルの燐濃度に対する依存性を示す。FIG. 2 is a characteristic diagram showing the dependence of the fluorine emission spectrum intensity and the phosphorus emission spectrum intensity on the phosphorus concentration in the polysilicon film when the polysilicon film is subjected to dry etching using a fluorocarbon gas. In FIG. 2, the curve ff1F shows the dependence of the fluorine emission spectrum intensity on the phosphorus concentration, and the curve 2P shows the dependence of the phosphorus emission spectrum on the phosphorus concentration.
曲線IlFに示されるように、燐濃度の増大に伴ってフ
ッ素の発光スペクトル強度は減少するが、これは#lJ
濃度の増大に伴って第9図において曲線11で示される
ようにエツチングレート増大するため、フッ素ラジカル
の消費量が増大することに因るものであり、ポリシリコ
ン膜中の燐濃度とは直接の関係を有していない。一方向
線2Pに現れているように、燐の発光スペクトル強度は
、ポリシリコン膜中の燐濃度の影響を直接に受ける。こ
のため、燐の発光スペクトル強度に基づいてポリシリコ
ン膜のエツチング条件の制御を行えば、エツチング条件
の最適化を高い精度で実現することができる。As shown in the curve IIF, the fluorine emission spectrum intensity decreases as the phosphorus concentration increases, but this is due to #lJ
As the etching rate increases as the concentration increases, as shown by curve 11 in FIG. 9, the consumption of fluorine radicals increases. have no relationship. As shown in the unidirectional line 2P, the phosphorous emission spectrum intensity is directly affected by the phosphorus concentration in the polysilicon film. Therefore, if the etching conditions for the polysilicon film are controlled based on the intensity of the phosphorous emission spectrum, the etching conditions can be optimized with high precision.
第3図および第4図は第1図に示された構成によるポリ
サイド膜のドライエツチングの様子を示す断面図である
。この第3図および第4図において前述の第7図に示さ
れた各部に対応する部分には同一の参照符号を付して示
す。5はポリサイド膜上にパターン形成されたフォトレ
ジストであり、このフォトレジスト5をマスクとして、
ポリサイド膜のパターニングがドライエツチングにより
行われる。3 and 4 are cross-sectional views showing the state of dry etching of a polycide film according to the structure shown in FIG. 1. FIG. In FIGS. 3 and 4, parts corresponding to those shown in FIG. 7 described above are given the same reference numerals. 5 is a photoresist patterned on the polycide film, and using this photoresist 5 as a mask,
Patterning of the polycide film is performed by dry etching.
第3図および第4図においては、ポリサイド膜の処理の
様子が(1)から順に時系列に従って図示されている。In FIGS. 3 and 4, the processing of the polycide film is illustrated in chronological order starting from (1).
そして、第4図の場合にはポリシリコン膜3における燐
濃度が、第3図のポリシリコン膜3における燐濃度より
も高くなっており、第4図(1)〜(5)は第3図(1
)〜(5)にエツチング開始からの経過時間がほぼ対応
している。すなわち、燐濃度が比較的低いポリシリコン
膜3を用いたポリサイド膜と、燐濃度が比較的高いポリ
シリコン膜3を用いたポリサイド膜とのエツチングを同
時に開始した場合において、ポリシリコン膜3の燐濃度
が低いものの場合に第3図(3)の状態となる時刻にお
いて、燐濃度が高いものの方は第4図(3)図示の状態
となる。In the case of FIG. 4, the phosphorous concentration in the polysilicon film 3 is higher than that in the polysilicon film 3 of FIG. (1
) to (5) approximately correspond to the elapsed time from the start of etching. That is, when simultaneously starting etching of a polycide film using a polysilicon film 3 with a relatively low phosphorus concentration and a polycide film using a polysilicon film 3 with a relatively high phosphorus concentration, the phosphorus of the polysilicon film 3 At the time when the phosphorus concentration is low, the state shown in FIG. 3(3) is reached, while the state of the high phosphorus concentration is shown in FIG. 4(3).
第5図はドライエツチング時における燐の発光スペクト
ル強度の時間変化を示す図であり、第5図(1)は第3
図の場合(燐濃度が比較的低い場合)に対応し、第5図
(2)は第4図の場合(燐濃度が比較的高い場合)に対
応する。また、第6図にはフッ素の発光スペクトル強度
の時間変化が示されており、第6図(1)は第3図の場
合に対応し、第6図(2)は第4図の場合に対応してい
る。Figure 5 is a diagram showing the time change of the emission spectrum intensity of phosphorus during dry etching, and Figure 5 (1) is a diagram showing the time change of the emission spectrum intensity of phosphorus during dry etching.
This corresponds to the case shown in the figure (when the phosphorus concentration is relatively low), and FIG. 5(2) corresponds to the case shown in FIG. 4 (when the phosphorus concentration is relatively high). In addition, Fig. 6 shows the time change of the emission spectrum intensity of fluorine, Fig. 6 (1) corresponds to the case of Fig. 3, and Fig. 6 (2) corresponds to the case of Fig. 4. Compatible.
先ず第3図の場合、すなわちポリシリコン膜3の燐濃度
が比較的低い場合について説明する。第5図(1)およ
び第6図(1)の時刻t1においてドライエツチングが
開始され、高融点金属シリサイド膜4のエツチングが始
まる。これによって、この時刻t1からの期間には燐の
発光スペクトル強度は高くなり、またフッ素ラジカルの
消費によりフッ素の発光スペクトル強度は低くなる。そ
して、各発光スペクトル強度は、時刻t1から高融点金
属シリサイド膜4のエツチング除去が終了して第3図(
2)図示の状態となる時刻L2までの期間には、成る一
定の値となる。First, the case of FIG. 3, that is, the case where the phosphorus concentration of the polysilicon film 3 is relatively low, will be described. Dry etching is started at time t1 in FIGS. 5(1) and 6(1), and etching of the high melting point metal silicide film 4 begins. As a result, the intensity of the emission spectrum of phosphorus increases during the period from time t1, and the intensity of the emission spectrum of fluorine decreases due to the consumption of fluorine radicals. Then, the intensity of each emission spectrum is changed from time t1 to the time when the etching removal of the high melting point metal silicide film 4 is completed, as shown in FIG.
2) During the period until time L2, when the state shown in the figure is reached, the value becomes a constant value.
時刻t2からの期間には、ポリシリコン膜3のエツチン
グが開始され、これによりこのエツチングされるポリシ
リコン膜3中に含まれている燐のために、燐の発光スペ
クトル強度が増大する。フッ素の発光スペクトル強度は
、ポリシリコン膜3のエツチングレートに対応して減少
する0時刻t2から、第3図(3)図示の状態を経て、
第3図(4)図示のポリシリコン膜3がエツチング除去
された状態となる時刻t3までの期間には、各発光スペ
クトル強度は成る一定の値となる。During the period from time t2, etching of the polysilicon film 3 is started, and the intensity of the phosphorous emission spectrum increases due to the phosphorus contained in the etched polysilicon film 3. The emission spectrum intensity of fluorine decreases from time t2 corresponding to the etching rate of the polysilicon film 3 through the state shown in FIG. 3(3).
During the period up to time t3 when the illustrated polysilicon film 3 is etched away (FIG. 3(4)), each emission spectrum intensity takes on a constant value.
時刻t3からの期間には、オーバーエツチングが行われ
、これによりポリシリコン膜3の側部のテーパ一部が除
去されて第3図(5)図示の状態となる。During the period from time t3, over-etching is performed, whereby a portion of the tapered side of the polysilicon film 3 is removed, resulting in the state shown in FIG. 3(5).
第4図に示された場合、すなわちポリシリコン膜3の燐
濃度が比較的高い場合にも、燐およびフッ素の各発光ス
ペクトルは同様な変化を示す。すなわち、第5図(2)
および第6図(2)の時刻T1から高融点金属シリサイ
ド膜4のエツチングが開始され、時刻T2には第4図(
2)図示の状態となる。そしてこの時刻T2から、ポリ
シリコン膜3のエツチングが開始され時刻T3に第4図
(3)図示の状態となる。さらに時刻T3からの期間に
適当な時間のオーバーエツチングを施すことにより第4
図(4)図示の状態となる。もし、このオーバーエツチ
ングの時間を、第3図の場合と同様の長さとした場合に
は、第4図(5)に示されるようにポリシリコン膜3が
アンダーカットされた状態となる。これは、前述のよう
にサイドエツチング量が、ポリシリコン膜3中の燐濃度
に依存することに因る。In the case shown in FIG. 4, that is, when the phosphorus concentration of the polysilicon film 3 is relatively high, the emission spectra of phosphorus and fluorine exhibit similar changes. In other words, Figure 5 (2)
Etching of the high melting point metal silicide film 4 is started from time T1 in FIG. 6(2), and at time T2, as shown in FIG.
2) The state shown in the figure will be reached. From time T2, etching of the polysilicon film 3 is started, and at time T3, the state shown in FIG. 4(3) is reached. Furthermore, by performing over-etching for an appropriate time in the period from time T3, the fourth
Figure (4) The state shown in the figure is reached. If the overetching time is set to the same length as in the case of FIG. 3, the polysilicon film 3 will be undercut as shown in FIG. 4(5). This is because the amount of side etching depends on the phosphorus concentration in the polysilicon film 3, as described above.
第5図(1)および第6図(1)の時刻も1〜L2の期
間は、第5図(2)および第6図(2)の時刻T1〜T
2の期間に対応するが、この期間には高融点金属シリサ
イド膜4がエツチングされるので、燐およびフッ素の各
発光スペクトル強度に差は生じない。The time period 1 to L2 in FIG. 5(1) and FIG. 6(1) is also the time T1 to T in FIG.
This period corresponds to period 2, but since the refractory metal silicide film 4 is etched during this period, there is no difference in the intensity of the emission spectra of phosphorus and fluorine.
時刻t2〜t3の期間に対応するのは時刻T2〜T3の
期間であって、この期間にはポリシリコン膜3のエツチ
ングが行われる。このため、燐の発光スペクトル強度は
ポリシリコン膜3中の燐濃度の影響を強く受ける。また
ポリシリコン膜3のエツチングレートはその燐濃度の増
大に伴って増大するため、燐濃度が高い場合にはフン素
ラジカルの消費量が増大し、このためフッ素の発光スペ
クトル強度は減少することになる。このとき、燐の発光
スペクトル強度は、エツチングレートが高いことと、燐
濃度が高いこととの両方の影響を受けて、極めて高い値
となる。すなわちポリシリコン膜3のエツチングが行わ
れる期間(t2〜t3゜T2〜T3)には、燐の発光ス
ペクトル強度に大きなレベル差ΔP(第5図)が生じ、
フッ素の発光スペクトル強度には比較的小さなレベル差
ΔF(第6図)が生じる。また、燐濃度が高い場合の方
がエツチングレートが高いので、時刻t2〜t3の期間
よりも、時刻T2〜T3の期間の方が短くなる。The period from time T2 to time T3 corresponds to the period from time t2 to time t3, and the polysilicon film 3 is etched during this period. Therefore, the phosphorus emission spectrum intensity is strongly influenced by the phosphorus concentration in the polysilicon film 3. Furthermore, since the etching rate of the polysilicon film 3 increases as its phosphorus concentration increases, when the phosphorus concentration increases, the consumption of fluorine radicals increases, and as a result, the intensity of the fluorine emission spectrum decreases. Become. At this time, the intensity of the phosphorus emission spectrum becomes extremely high due to the effects of both the high etching rate and the high phosphorus concentration. That is, during the period during which the polysilicon film 3 is etched (t2 to t3 degrees T2 to T3), a large level difference ΔP (see FIG. 5) occurs in the intensity of the phosphorus emission spectrum.
A relatively small level difference ΔF (FIG. 6) occurs in the intensity of the emission spectrum of fluorine. Furthermore, since the etching rate is higher when the phosphorus concentration is high, the period from time T2 to T3 is shorter than the period from time t2 to t3.
このように、ポリシリコン膜3中の燐濃度により、燐の
発光スペクトル強度が大きく変化し、またポリシリコン
膜3のエツチングに要する時間が変化する。したがって
、逆に、ポリシリコン膜3のエツチングが行われる期間
の長さ、およびこの期間における燐の発光スペクトル強
度から、ポリシリコン膜3中の燐濃度を算出することが
可能である。As described above, depending on the phosphorus concentration in the polysilicon film 3, the intensity of the phosphorus emission spectrum changes greatly, and the time required for etching the polysilicon film 3 also changes. Therefore, conversely, it is possible to calculate the phosphorus concentration in the polysilicon film 3 from the length of the period in which the polysilicon film 3 is etched and the intensity of the phosphorus emission spectrum during this period.
この実施例においては、燐の発光スペクトル強度を検出
する検出手段12からの出力に基づいて、演算手段13
で前記ポリシリコン膜3のエツチングが行われる期間(
t2〜t3.T2〜T3)の長さ(またはエツチング開
始時刻tl、TIからポリシリコン膜3のエツチングの
終了時刻t3゜T3までの期間の長さ)、およびこの期
間における検出手段12の出力から、ポリシリコン膜3
中の燐濃度を演算するようにしている。たとえば演算手
段13では、燐の発光スペクトル強度に関する成る基準
値が定められており、この基準値と検出手段12の出力
との差を演算するなどして、燐濃度の算出が行われる。In this embodiment, based on the output from the detection means 12 that detects the intensity of the emission spectrum of phosphorus, the calculation means 13
The period during which the polysilicon film 3 is etched (
t2-t3. T2 to T3) (or the length of the period from etching start time tl, TI to etching end time t3°T3 of polysilicon film 3) and the output of the detection means 12 during this period, it is determined that the polysilicon film 3
The phosphorus concentration inside is calculated. For example, in the calculation means 13, a reference value regarding the intensity of the emission spectrum of phosphorus is determined, and the phosphorus concentration is calculated by calculating the difference between this reference value and the output of the detection means 12.
演算手段13での演算結果(ポリシリコン膜3中の燐濃
度)は、l1lJ御手段I4に与えられる。この制御手
段14は、ポリシリコン膜3中の燐濃度に対応したオー
バーエツチング時間を設定し、エツチング処理を制御す
る。これによって、処理室11内では第3図(5)また
は第4図(4)に示される最適な状態で、エツチングが
終了する。The calculation result (phosphorus concentration in the polysilicon film 3) in the calculation means 13 is given to the l1lJ control means I4. This control means 14 sets an overetching time corresponding to the phosphorus concentration in the polysilicon film 3, and controls the etching process. As a result, etching is completed in the processing chamber 11 in the optimal state shown in FIG. 3 (5) or FIG. 4 (4).
以上のようにこの実施例においては、ポリシリコン膜3
のエツチングに当たり、このポリシリコン膜3のエツチ
ングレートおよびサイドエッチング量に大きな影響を与
える膜中の燐濃度を、処理室11内の燐の発光スペクト
ル強度を検出することにより定量的に求め、そして前記
燐濃度に対応したオーバーエツチング時間を設定して、
処理室11をいわばフィードバック制御するようにして
いる。この結果、ポリシリコン膜3のエツチング処理が
良好に行われるようになり、ポリサイド膜において、ポ
リシリコン膜3のアンダーカットなどの問題を防ぐこと
ができる。これにより、ポリサイド膜を用いた半導体集
積回路などでは、その回路動作を良好に行わせることが
できるようになる。As described above, in this embodiment, the polysilicon film 3
During etching, the phosphorus concentration in the polysilicon film 3, which has a large effect on the etching rate and side etching amount, is quantitatively determined by detecting the intensity of the emission spectrum of phosphorus in the processing chamber 11. Set the overetching time according to the phosphorus concentration,
The processing chamber 11 is subjected to so-called feedback control. As a result, the etching process of the polysilicon film 3 can be performed satisfactorily, and problems such as undercutting of the polysilicon film 3 can be prevented in the polycide film. As a result, a semiconductor integrated circuit using a polycide film can perform its circuit operation well.
前述の実施例では、被エツチング膜としてポリサイド膜
に適用されたポリシリコン膜を例に採って説明したが、
この発明は不純物濃度によりエツチングレートやサイド
エツチング量などが変化する膜にドライエツチングを施
す場合に広く適用することができるものである。In the above-mentioned embodiment, a polysilicon film applied to a polycide film was used as an example of the film to be etched.
This invention can be widely applied to dry etching a film whose etching rate, side etching amount, etc. change depending on the impurity concentration.
また前述の実施例では、エツチング条件としてオーバー
エツチング時間を制御する例について説明したが、被エ
ツチング膜中の不純物の発光スペクトルに基づいて、他
のエツチング条件の制御が行われてもよい。Further, in the above-mentioned embodiments, an example was explained in which the over-etching time was controlled as the etching condition, but other etching conditions may be controlled based on the emission spectrum of impurities in the film to be etched.
以上のようにこの発明によれば、被エツチング膜中の不
純物の発光スペクトル強度から被エツチング膜中の不純
物濃度を算出して、この不純物濃度に対応したエツチン
グ条件が設定されるので、被エツチング膜のドライエツ
チングを、被エツチング膜に対して最適なエツチング条
件を設定して良好に行うことができるようになる。As described above, according to the present invention, the impurity concentration in the film to be etched is calculated from the intensity of the emission spectrum of the impurity in the film to be etched, and the etching conditions corresponding to this impurity concentration are set. Dry etching can be performed satisfactorily by setting optimum etching conditions for the film to be etched.
この結果、たとえば半導体集積回路などにおいて、その
電掻配線などの形成を良好に行うことができるので、そ
の所望の回路動作を確実に達成して、素子の特性を格段
に向上することができるようになる。As a result, for example, in semiconductor integrated circuits, etc., it is possible to form electrically scratched wires, etc., so that the desired circuit operation can be reliably achieved and the characteristics of the device can be significantly improved. become.
第1図はこの発明の一実施例に従うドライエツチング装
置の基本的な構成を示す概念図、第2図はポリシリコン
膜のドライエツチング時における燐およびフッ素の各発
光スペクトル強度のポリシリコン膜中の燐濃度に対する
依存性を示す特性図、第3図および第4図はポリサイド
膜のドライエツチング処理を時系列に従って示す断面図
、第5図はポリサイド膜のドライエツチング時の燐の発
光スペクトル強度の時間変化を示す図、第6図は同じく
フッ素の発光スペクトル強度の時間変化を示す図、第7
図はポリサイド膜の構成を示す断面図、第8図はポリサ
イド膜のドライエツチング処理が良好に行われなかった
場合を示す断面図、第9図はポリシリコン膜におけるエ
ツチングレートおよびサイドエツチング量の膜中の燐濃
度に対する依存性を示す特性図である。
11・・・処理室、12・・・検出手段、13・・・演
算手段、14・・・制御手段
第1図
1り
第2図
ノ〉1υた □
第
図
第
図
第
図
時間−
第
図
第
図
第
図
時開−
F!prlvI−
吟
開FIG. 1 is a conceptual diagram showing the basic configuration of a dry etching apparatus according to an embodiment of the present invention, and FIG. 2 shows the emission spectrum intensity of phosphorus and fluorine in the polysilicon film during dry etching of the polysilicon film. Characteristic diagrams showing dependence on phosphorus concentration. Figures 3 and 4 are cross-sectional views showing the dry etching process of a polycide film in chronological order. Figure 5 is a diagram showing the intensity of phosphorus emission spectrum over time during dry etching of a polycide film. Figure 6 is a diagram showing changes in the intensity of the emission spectrum of fluorine.
The figure is a cross-sectional view showing the structure of the polycide film, Figure 8 is a cross-sectional view showing the case where the polycide film was not properly dry etched, and Figure 9 is the etching rate and side etching amount of the polysilicon film. FIG. 3 is a characteristic diagram showing the dependence on the phosphorus concentration inside. 11...Processing chamber, 12...Detecting means, 13...Calculating means, 14...Controlling means Fig. Fig. Time opening - F! prlvI- Ginkai
Claims (2)
を検出し、この発光スペクトル強度に基づいて前記被エ
ッチング膜中の不純物濃度を演算し、この不純物濃度に
対応してエッチング条件を設定することを特徴とするド
ライエッチング方法。(1) Detecting the emission spectrum intensity of impurities in the film to be etched, calculating the impurity concentration in the film to be etched based on this emission spectrum intensity, and setting etching conditions corresponding to this impurity concentration. Characteristic dry etching method.
を検出する検出手段と、この検出手段出力に基づいて前
記被エッチング膜中の不純物濃度を演算する演算手段と
、この演算手段出力に応答してエッチング条件を設定す
る制御手段とを備えたドライエッチング装置。(2) a detection means for detecting the emission spectrum intensity of impurities in the film to be etched; a calculation means for calculating the impurity concentration in the film to be etched based on the output of the detection means; A dry etching apparatus comprising a control means for setting etching conditions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13708089A JP2606923B2 (en) | 1989-05-29 | 1989-05-29 | Dry etching method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13708089A JP2606923B2 (en) | 1989-05-29 | 1989-05-29 | Dry etching method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031529A true JPH031529A (en) | 1991-01-08 |
| JP2606923B2 JP2606923B2 (en) | 1997-05-07 |
Family
ID=15190426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13708089A Expired - Fee Related JP2606923B2 (en) | 1989-05-29 | 1989-05-29 | Dry etching method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606923B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168528B1 (en) | 1997-06-27 | 2001-01-02 | Nsk Ltd. | Tripod type constant velocity joint |
| US6217454B1 (en) | 1996-01-12 | 2001-04-17 | Nsk Ltd. | Tripod type constant velocity joint |
| FR2800817A1 (en) | 1999-11-05 | 2001-05-11 | Ntn Toyo Bearing Co Ltd | Homo kinetic joint for motor vehicle transmission has spherical surfaces on spider rollers matching surface of grooves in bowl |
| JP2001210629A (en) * | 1999-11-24 | 2001-08-03 | Axcelis Technologies Inc | Wafer processing system and method for monitoring wafer processing |
| WO2023047533A1 (en) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | Test pattern and method for evaluating pattern |
-
1989
- 1989-05-29 JP JP13708089A patent/JP2606923B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217454B1 (en) | 1996-01-12 | 2001-04-17 | Nsk Ltd. | Tripod type constant velocity joint |
| US6168528B1 (en) | 1997-06-27 | 2001-01-02 | Nsk Ltd. | Tripod type constant velocity joint |
| FR2800817A1 (en) | 1999-11-05 | 2001-05-11 | Ntn Toyo Bearing Co Ltd | Homo kinetic joint for motor vehicle transmission has spherical surfaces on spider rollers matching surface of grooves in bowl |
| FR2856445A1 (en) | 1999-11-05 | 2004-12-24 | Ntn Toyo Bearing Co Ltd | HOMOCINETIC JOINT TRIPODE |
| FR2856446A1 (en) | 1999-11-05 | 2004-12-24 | Ntn Toyo Bearing Co Ltd | HOMOCINETIC JOINT |
| JP2001210629A (en) * | 1999-11-24 | 2001-08-03 | Axcelis Technologies Inc | Wafer processing system and method for monitoring wafer processing |
| WO2023047533A1 (en) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | Test pattern and method for evaluating pattern |
| JPWO2023047533A1 (en) * | 2021-09-24 | 2023-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2606923B2 (en) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4690728A (en) | Pattern delineation of vertical load resistor | |
| JPH0621018A (en) | Dry etching method | |
| KR100291154B1 (en) | A method for dry-etching a polycide film | |
| JP2004031944A (en) | Method of forming very narrow transistor gate element by photolithography | |
| JP2874620B2 (en) | Method for manufacturing semiconductor device | |
| JP3248072B2 (en) | Oxide film etching method | |
| JPH031529A (en) | Method and device for dry etching | |
| US6133157A (en) | Dry etching method of a silicon thin film | |
| KR100392362B1 (en) | Selective wet etching method of silicon | |
| JP2924948B2 (en) | Method for forming polycide gate in semiconductor device | |
| JPH0114698B2 (en) | ||
| JP2001267301A (en) | Etching progress detection method, etching method, semiconductor device manufacturing method, etching progress detection device, and dry etching device | |
| JP2907314B2 (en) | Method for manufacturing semiconductor device | |
| JPS61271839A (en) | Pattern formation method | |
| JPH03124047A (en) | Integrated circuit device | |
| KR0161473B1 (en) | Ferrodielectric capacitor of semiconductor device and its manufacture | |
| JPH01189924A (en) | Manufacture of semiconductor device | |
| JP3000593B2 (en) | Etching method | |
| KR0186086B1 (en) | Semiconductor device manufacturing method | |
| JPH0371630A (en) | Manufacture of semiconductor device | |
| KR0171989B1 (en) | Method for manufacturing semiconductor device | |
| JPH1041283A (en) | Etching end point detecting method and etching end point detecting apparatus | |
| JP3008451B2 (en) | Etching method of silicon-based material to be etched | |
| KR0161844B1 (en) | Etching method for poly silicon with selective oxidation | |
| JPH06275576A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |