JPH03153049A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03153049A
JPH03153049A JP1292597A JP29259789A JPH03153049A JP H03153049 A JPH03153049 A JP H03153049A JP 1292597 A JP1292597 A JP 1292597A JP 29259789 A JP29259789 A JP 29259789A JP H03153049 A JPH03153049 A JP H03153049A
Authority
JP
Japan
Prior art keywords
layer
opening
pad portion
bonding wire
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1292597A
Other languages
English (en)
Inventor
Masakimi Nakahara
中原　正公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP1292597A priority Critical patent/JPH03153049A/ja
Publication of JPH03153049A publication Critical patent/JPH03153049A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ アルミニウムのポンディングパッドを有する半導体装置
に関し、 耐湿性に優れたポンディングパッドを有する半導体装１
を提供することを目的とし、 半導体基板と、該半導体基板上に形成された第１絶縁膜
と、該第１絶縁膜上に形成され、配線層に連続するアル
ミニウム層の下層パッド部と、該アルミニウム層の下層
パッド部の少なくとも周辺部を覆い、下層パッド部の１
部表面を露出する開口を有する表面絶縁層と、該アルミ
ニウム層の下層バンド部上に形成され、凹凸を有する表
面を形成する金属層の上層パッド部と、該上層パッド部
の露出表面を覆うボール部分を有するボンディングワイ
ヤとを有するように構成する。
［産業上の利用分野］ 本発明は半導体装置に関し、特にアルミニウムのポンデ
ィングパッドを有する半導体装置に関する。
［従来の技術］ 第２図（Ａ）〜（Ｃ）に従来の技術の例を示す。
第２図（Ａ）は集積回路装置におけるワイヤボンディン
グを行うためのポンディングパッドの構造を示す、シリ
コン等の半導体チップ５１の表面には５ｉ０２膜５２か
らなる絶縁膜が形成されている。アルミニウム層５３は
半導体チップ５１の内部から延在し、周辺部でポンディ
ングパッドとなる拡大した領域を形成しいる。このアル
ミニウム層５３を覆って、ホスホシリゲートガラス（Ｐ
ＳＧ）膜５４か形成されて、さらにその上を窒化シリコ
ン（ＳｉＮ）膜５５か覆って保護膜を形成している。ポ
ンディングパッドにおいては、これら保護膜５４．５５
をエツチングして開口５６を形成している。この開口５
６内でボンディングワイヤ５９のボール５８をアルミニ
ウム層５３に圧着して接続を形成する。
このようなポンディングパッドが使用される半導体装置
の例を第２図（Ｂ）、（Ｃ）を参照して説明する。
第２図ＣＢ）はリードフレーム上に半導体チップをマウ
ントし、半導体チップ上のポンディングパッドとリード
フレームのリードとをボンディングワイヤで接続する構
造を示す平面図である１図において、リードフレームの
ダイパッド６１に近゛接して複数のり−ド６２が配置さ
れている。集積回路（ＩＣ）チップ６０がダイパッド６
１の上にダイス付は材によってダイス付けされている。
ＩＣチップ６０の表面周辺部には、複数のポンディング
パッド６５が設けられている。これらのポンディングパ
ッド６５とリード６２との間を金（Ａｕ）等のボンディ
ングワイヤ６３が接続している。
第２図（Ｃ）は樹脂モールドの半導体集積回路装置を概
略的に示す、第２図（Ｂ）に示したような、ダイバンド
６１上に載置したＩＣチップ６０かモールド樹脂６４内
にモールドされている。モールド樹脂６４は５ｉ０２等
のフィシを含むエポキシ樹脂等で形成されている。
モールド樹脂６４は水分を吸収する吸湿性を有する。外
部から吸収された水分はＩＣチップ６０の表面に到達す
る。第１図（Ａ）に示したポンディングパッドの部分で
は、開口５６においてＰＳＧ膜５４が側壁を露出してい
る。モールド樹脂はこの側壁に接触することになる。モ
ールド樹脂を通って水分がｐｓｃ、ｇ５４に到達すると
、ＰＳＧ膜５４から燐が溶は出す、このようにして、燐
酸か形成されると、露出しているアルミニウム層５３を
腐蝕する。
［発明か解決しようとする課題］ 以上説明したように、ポンディングパッド部において、
ＰＳＧＭ５４が露出していると、水分が侵入した時に燐
が溶は出し、アルミニウム層を腐蝕する等の故障を発生
させる。
本発明の目的は、耐湿性に優れたポンディングパッドを
有する半導体装置を提供することである。
［課題を解決するための手段］ 本発明によれば、ポンディングパッド部分においても、
表面保護層の側面がモールド樹脂と直接接触しないよう
に構成される。
第１図（Ａ）、（Ｂ）は本発明の原理説明図である。
第１図（Ａ＞を参照して説明すると、半導体基板１の表
面は第１絶縁膜２によって覆われており、その上に回路
部分から延在するアルミニウム層からなる下層パッド部
３が配置されている。この下層パッド部３を覆って表面
絶縁層４．５が形成されている０表面絶縁層はたとえば
、ＰＳＧ膜４とＳｉＮ膜５とからなる。この表面絶縁層
４．５は所定形状の開口６を有する０図示の場合には、
周辺で画定される開口６内に別に表面絶縁層４５゛の島
が残されている。この開目６全ように金属層からなる上
層パッド部７が形成される．上層パッド部７は表面絶縁
層４、５、４５“の露出した側面を覆うように形成する
．この上層パッド部７の露出表面を覆うようにボンディ
ングワイヤ９のボール部分８が圧着される．上層パッド
部７は開口部の形状によって凹凸ある表面を形成してい
る．ボンディングワイヤ９のボール８はこの凹凸に従う
係合面を形成する。
第１図（Ｂ）においては、半導体基板１の表面に第１絶
縁膜２が形成され、その上に下層パッド部３が形成され
る点は第１図（Ａ）と同様である。
表面絶縁層４、５は開口６を有する．この開口部内には
表面絶縁層の島領域は存在しない．開口６内に上層パッ
ド部７が凹凸のある表面を形成するように配置されてい
る．開口６において露出しな表面絶縁層４、５の側面を
覆うように、ボンディングワイヤ９のボール、部分８が
圧着されている。
ボール８はまた上層パッド部７と下層パッド部３か形成
する凹凸ある表面に従う係合面を形成する。
［作用］ 表面絶縁層４、５の側面は、第１図（Ａ＞においては上
層パッド部、第１図（Ｂ）においてはボンディングワイ
ヤ９のボール部分８によって覆われモールド樹脂とは直
接接触しない．従って、モールド樹脂を浸透してきた水
分は表面絶縁層４、５の露出した側壁には到達しない．
たとえば、表面保護層４、５がＰＳＧ層４とＳｉＮ層５
からなる時、モールド樹脂中の水分はＰＳＧ層４に到達
できず、ＰＳＧ層４から燐が溶は出すことが防止できる
．このようにして、ポンディングパッドのアルミニウム
層の腐蝕が防止できる。
また、上層パッド部７は凹凸のある表面を有する．ボン
ディングワイヤ９のボール部分８が凹凸のある上層パッ
ド部７の表面と接触する．このため、ボンディングワイ
ヤ９の接着力は増強される。
［実施例コ 第３図（Ａ）、（Ｂ）は第１種の実施例によるポンディ
ングパッド構造を示す。
第３図（Ａ）において、シリコン基板１１の表面はＳｉ
０　２　Ｈ　１　２によって覆われている，５１０２膜
１２の上に回路部分の配線から連続するアルミニウム層
からなる下層パッド部１３が形成されている．下層パッ
ド部１３の表面はＰＳＧ膜１膜上４ｉＮ膜１５によって
覆われ、開口部１６においてその表面が露出している．
開口部１６において露出しているＰＳＧｇ！１４の側壁
を密閉するようにアルミニウム層からなる上層パッド部
１７が開口１６を内包する面積上に形成されている．こ
の上層パッド部１７は表面保護膜１４、１５の開口１６
の段差形状に従った形状を有する．すなわち、上層パッ
ド部１７の表面は表面保護ＷＡ１４、１５の部分で持ち
上がり、凹凸を有する．この上層パッド部１７を覆い包
むようにボンディングワイヤ１つのボール１８が圧着さ
れている。
たとえば、ボンディングワイヤ１９のボール１８は約７
０〜８０μｍの直径を有し、上層パッド部１７はボール
１８に完全に覆われる形状、たとえば約５０μｍの直径
を有する．開口１６はさらに片側で３μｍ程度小さくな
る寸法を有する．ボンディングワイヤ１９は金（Ａｕ）
またはＡｕ合金から形成される．上層パッド部１７は、
たとえば約５０００人〜１μｍの厚さを有するアルミニ
ウム層で形成される．下層パッド部１３はアルミニウム
ないしはアルミニウムを主成分とするアルミニウム合金
で構成される。
このような構造が、エポキシ樹脂等のモールド樹脂中に
モールドされた場合、モールド樹脂を通って侵入してく
る水分はボンディングワイヤ１つおよび表面のＳｉＮ膜
１５には到達できるが、ＰＳＧ膜１膜上４到達できない
．従って、ＰＳＧ膜１膜上４が溶は出してアルミニウム
配線層を腐蝕することがない。
第３図（Ｂ）は、他の形態を示す．開口１６は第３図（
Ａ）と同様の形状を有するが、開口１６の内にさらに表
面保護層１４°、１５°のパターンが残されており、周
辺部で画定される開口１６と残された表面保護層１４°
　１５°のパターンによって下層パッド部１３の露出す
る実効的開口部分１６′を画定する構成である。別の見
方をすれば、実効的開口１６゛が複数の輪郭線によって
画定されている。上層パッド部１７はこの開口１６を覆
って形成される。このため、下地形状に従った凹凸表面
が形成される。ボンディングワイヤ１９のホール１８は
この凹凸のある上層パッド１７の表面に圧着される。従
って、上層パッド部１７とボンディングワイヤ１つとの
接着力は増強する。
第３図（Ｂ）の構造においては、開口１６内に残された
表面保護膜１４’、１５°のパターンによる凹凸の分、
ボンディングワイヤ１９の接着力が増強する。
第４図（Ａ）〜（Ｅ）はポンディングパッド部分の平面
パターンの例を示す、これらのポンディングパッドにお
いては、表面保護膜に開口が形成され、開口の内部に表
面保護膜のパターンが残される。露出される下層パッド
部をハツチングされた領域で示す。
第４図（Ａ）は、矩形状の開口２１内にマトリクス状に
表面保護膜のパターン２２が残される形状である４たと
えば、矩形開口２１は約４５〜５５μｍ角の正方形であ
り、マトリクス状パターン２２の小単位は約２μｍ角の
正方形である。マトリクスの元の数は簡略化して示しで
ある。
第４図（Ｂ）は矩形状の開口２１内に連続したパターン
２４で表面保護膜が残される。１回生の折り返しパター
ンを示したが、種々の形状を採用できる。
第４図（Ｃ）は、矩形開口ではなく、円形の開口２５を
有し、この開口２５内にマトリクス状の表面保護膜パタ
ーン２２が分散されている形態を示す、開口２５は、た
とえば直径５０〜６０μｍ程度の円であるマトリクス状
パターン２２は、たとえば１辺２μｍ程度の正方形の集
合である。数は任意に選べる。
第４図（Ｄ）は、円形の開口２５内に円周方向のパター
ン２６が残される形態である０図では二重の円周方向パ
ターンを示したが、三重以上であっても、また単一の環
状パターンであってもよい。
分割の数も任意に増減できる。
第４図（Ｅ）は円形開口２５内に放射状のパターン２８
で表面保護膜が残される形態を示す、放射パターンは半
径方向に分割されてもよい９円周方向にいくつのパター
ンを配置するかも任意に選べる。
ポンディングパッドの開口内に残される表面保護膜のパ
ターンを幾つか示したが、これらを組み合わせること、
変更すること等は当業者に自明であろう。
第５図（Ａ）〜（Ｃ）は他の実施例によるボンディング
バンド構造の製造方法を示す断面図である。
第５図（Ａ）において、シリコン基板１１の表面にはＳ
ｈｏ　ｚ　Ｊｌｌ　１２が形成されており、その上に内
部回路から連続するアルミニウム層からなる下層パッド
部１３がバターニングされている。この下層パッド部１
３を覆、うように表面保護膜３１が形成され、所定パタ
ーンの開口３２が設けられている。所定パターンの開口
３２は、たとえば第４図（Ａ）〜（Ｅ）に示したような
パターンである。
第５図（Ｂ）に示すように、この開ロバターン３２によ
って露出された下層パッド部１３の表面に、たとえば金
（Ａｕ）等のバリアメタル層３４をメツキによって堆積
する。
その後、第５図（Ｃ）に示すように、開口内の表面保護
層３１をエツチングして除去する。すなわち、開口内に
はバリアメタル層３４のパターンが残る。このバリアメ
タル層３４が上層パッド部を構成する。
このように、パターン化された上層パッド部３４を有す
るポンディングパッドにボンディングワイヤのボールを
圧着して、第１図（Ｂ）に示すような構造を作成する０
表面保護層３１は、たとえばＰＳＧとＳｉＮの積層から
なる。この構造によれば、表面保護膜３１の側壁はほと
んどバリアメタル層３４によって覆われる。ＰＳＧ膜と
ＳｉＮ膜との積層構造の場合、下層となるＰＳＧ膜の側
壁はバリアメタル層３４によって覆われる。ボンディン
グワイヤのボールの圧着した状態では、バリアメタル層
３４はボンディングワイヤのボールによって覆われる。
モールド樹脂中を侵入する水分は、まずボンゲインクワ
イヤのボール部分によってその進行を阻まれ、さらにバ
リアメタル層３４によって阻まれる。従って、水分はＰ
ＳＧ膜にはほとんど到達しなくなる。
このように、表面絶縁層の側壁はモールド樹脂から隔離
されるので、モールド樹脂中を水分が侵入してきも水分
の影響によってアルミニウム層の腐蝕が生じることが低
減する。
体装置が提供される。
【図面の簡単な説明】
第１図（Ａ）、（Ｂ）は本発明の原理説明図、第２図（
Ａ）〜（Ｃ）は従来の技術を示し、第２図（Ａ）はポン
ディングパッド部分の断面図、第２図（Ｂ）はリードフ
レーム上の半導体チップを示す平面図、第２図（Ｃ）は
樹脂モールドの構造を示す断面図、 第３図（Ａ＞、（Ｂ）は本発明のヰ実施例によるポンデ
ィングパッド構造を示す断面図、第４図（Ａ）〜（Ｅ）
はポンディングパッドの［発明の効果］ 以上説明したように、本発明によれば、表面絶縁層の側
壁かモールド樹脂に接触することなく、金属によって被
覆されるので、耐湿性の高い半導図において、 ■ 半導体基板 第１絶縁膜 ４、５ １ ２ ３ ４ ５ ６ ７ ８ ９ ２１、２５ ２２、２４、 下層パッド部 表面絶縁層 開口 上層パッド部 ボール部分 ボンディングワイヤ シリコン基板 ５ｉ０２膜 Ａｌｌ下層パッド部 ＰＳＧ膜 ｉＮ　ＷＡ 開口 アルミニウム上層パッド部 ボール ボンディングワイヤ 開口 ２６．２８ 表面絶縁膜のパターン （Ｂ）その２

Claims (3)

    【特許請求の範囲】
  1. （１）、半導体基板（１）と、 該半導体基板（１）上に形成された第１絶縁膜（２）と
    、 該第１絶縁膜（２）上に形成され、配線層に連続するア
    ルミニウム層の下層パッド部（３）と、 該アルミニウム層の下層パッド部（３）の少なくとも周
    辺部を覆い、下層パッド部（３）の１部表面を露出する
    開口（６）を有する表面絶縁層（４、５）と、 該アルミニウム層の下層パッド部（３）上に形成され、
    表面に凹凸を有する金属層の上層パッド部（７）と、 該上層パッド部（７）の露出表面を覆うボール部分（８
    ）を有するボンディングワイヤ（９）とを有する半導体
    装置。
  2. （２）、前記表面絶縁層（４、５）がホスホシリケート
    ガラスの下層（４）とその上に配置されたカバー層（５
    ）の積層構造を含み、前記上層パッド部（７）が前記開
    口（６）の側壁を覆っている請求項１記載の半導体装置
    。
  3. （３）、前記上層パッド部（７）が、前記開口（６）内
    に露出された下層パッド部（３）の表面の１部上に形成
    されている請求項１記載の半導体装置。
JP1292597A 1989-11-10 1989-11-10 半導体装置 Pending JPH03153049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1292597A JPH03153049A (ja) 1989-11-10 1989-11-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1292597A JPH03153049A (ja) 1989-11-10 1989-11-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH03153049A true JPH03153049A (ja) 1991-07-01

Family

ID=17783846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1292597A Pending JPH03153049A (ja) 1989-11-10 1989-11-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH03153049A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
JPH09289224A (ja) * 1995-12-30 1997-11-04 Samsung Electron Co Ltd 半導体チップ、その製造方法及びワイヤボンディング方法
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
US6809415B2 (en) * 1998-07-22 2004-10-26 Ibiden Co., Ltd. Printed-circuit board and method of manufacture thereof
USRE40819E1 (en) 1995-12-21 2009-07-07 Micron Technology, Inc. Semiconductor device with improved bond pads
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013171928A (ja) * 2012-02-20 2013-09-02 Tdk Corp 多層端子電極および電子部品
CN107305872A (zh) * 2016-04-19 2017-10-31 意法半导体(鲁塞)公司 防止集成电路内的线间多孔电介质过早击穿的新颖保护
JP2023124334A (ja) * 2022-02-25 2023-09-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2023189480A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
USRE40819E1 (en) 1995-12-21 2009-07-07 Micron Technology, Inc. Semiconductor device with improved bond pads
JPH09289224A (ja) * 1995-12-30 1997-11-04 Samsung Electron Co Ltd 半導体チップ、その製造方法及びワイヤボンディング方法
US6809415B2 (en) * 1998-07-22 2004-10-26 Ibiden Co., Ltd. Printed-circuit board and method of manufacture thereof
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
US8350392B2 (en) 2009-01-21 2013-01-08 Renesas Electronics Corporation Semiconductor device having recess with varying width and method of manufacturing the same
JP2013171928A (ja) * 2012-02-20 2013-09-02 Tdk Corp 多層端子電極および電子部品
CN107305872A (zh) * 2016-04-19 2017-10-31 意法半导体(鲁塞)公司 防止集成电路内的线间多孔电介质过早击穿的新颖保护
CN107305872B (zh) * 2016-04-19 2020-03-31 意法半导体(鲁塞)公司 防止集成电路内的线间多孔电介质过早击穿的保护
JP2023124334A (ja) * 2022-02-25 2023-09-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2023189480A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Similar Documents

Publication Publication Date Title
US7211900B2 (en) Thin semiconductor package including stacked dies
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
KR20020058216A (ko) 스택형 반도체패키지 및 이에 이용되는 가요성 배선기판의제조방법
TWI428995B (zh) 板上縮小封裝
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US6558981B2 (en) Method for making an encapsulated semiconductor chip module
JPH03153049A (ja) 半導体装置
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
US6984877B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US6998720B2 (en) Semiconductor package device and method for fabricating the same
US7408254B1 (en) Stack land grid array package and method for manufacturing the same
US7479706B2 (en) Chip package structure
US20110012257A1 (en) Heat spreader for semiconductor package
KR100400826B1 (ko) 반도체패키지
JP2023124334A5 (ja)
KR100324633B1 (ko) 반도체장치
KR20050117715A (ko) 반도체 패키지 및 그 제조방법
KR100257404B1 (ko) 반도체 패키지 및 반도체 패키지의 입출력선 형성방법
US20080087999A1 (en) Micro BGA package having multi-chip stack
KR200232214Y1 (ko) 볼 그리드 어레이 패키지
KR100460071B1 (ko) 칩사이즈패키지
KR200169908Y1 (ko) 반도체 패키지 제조용 회로필름
US7235869B2 (en) Integrated circuit package having a resistant layer for stopping flowed glue
JP3056166B2 (ja) Ｂｇａ半導体装置とその製造方法