JPH031541A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH031541A JPH031541A JP1057897A JP5789789A JPH031541A JP H031541 A JPH031541 A JP H031541A JP 1057897 A JP1057897 A JP 1057897A JP 5789789 A JP5789789 A JP 5789789A JP H031541 A JPH031541 A JP H031541A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- silicon
- carbon
- semiconductor layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、単結晶シリコンと異種半導体層（水素を含有
し且つ微結晶相を含む非晶質シリコンを主体とする半導
体層）とのへテロ接合を形成する半導体装置、特にヘテ
ロエミッタを有するシリコンバイポーラトランジスタ等
の半導体装置及びその製造方法に関するものである。
し且つ微結晶相を含む非晶質シリコンを主体とする半導
体層）とのへテロ接合を形成する半導体装置、特にヘテ
ロエミッタを有するシリコンバイポーラトランジスタ等
の半導体装置及びその製造方法に関するものである。
従来からの研究開発において、シリコンより広い禁止帯
幅を有する半導体で、水素を含有し且つ微結晶相を含む
非晶質シリコン（以下、μｃ−３ｉという）と単結晶シ
リコンとからなるヘテロ接合を有する半導体装置が検討
されている。
幅を有する半導体で、水素を含有し且つ微結晶相を含む
非晶質シリコン（以下、μｃ−３ｉという）と単結晶シ
リコンとからなるヘテロ接合を有する半導体装置が検討
されている。
この半導体装置の代表的なものとして、シリコンバイポ
ーラトランジスタのエミッタにμｃ−３ｉを用いたワイ
ドバンドギャップエミッタ型のへテロ接合バイポーラト
ランジスタ（以下、ＨＢＴ）がある。この半導体装置の
特徴は、エミッタ注入効率が増加するので、ベース層の
不純物濃度が高い場合においても高い電流増幅率（以下
、ｈＦＥという）を期待できる点にある。また、ベース
層の不純物濃度を高くとれるので、バンチスルー耐圧を
低下させたりベース抵抗を増幅させたりすることなく、
ベース層幅を狭くしてベース走行時間を短くすることが
できる。このため、バイポーラトランジスタの高速化が
期待できる。
ーラトランジスタのエミッタにμｃ−３ｉを用いたワイ
ドバンドギャップエミッタ型のへテロ接合バイポーラト
ランジスタ（以下、ＨＢＴ）がある。この半導体装置の
特徴は、エミッタ注入効率が増加するので、ベース層の
不純物濃度が高い場合においても高い電流増幅率（以下
、ｈＦＥという）を期待できる点にある。また、ベース
層の不純物濃度を高くとれるので、バンチスルー耐圧を
低下させたりベース抵抗を増幅させたりすることなく、
ベース層幅を狭くしてベース走行時間を短くすることが
できる。このため、バイポーラトランジスタの高速化が
期待できる。
また、μｃ−３ｔと単結晶シリコンとのへテロ接合を用
いる半導体装置として、太陽電池や撮像素子がある。こ
れらの半導体装置は、μｃ−３ｔの禁止帯幅が大きいの
で、波長感度が単結晶シリコンよりも太陽光によく適合
するという性質を利用している。
いる半導体装置として、太陽電池や撮像素子がある。こ
れらの半導体装置は、μｃ−３ｔの禁止帯幅が大きいの
で、波長感度が単結晶シリコンよりも太陽光によく適合
するという性質を利用している。
ところで、単結晶シリコンに対するペテロ半導体として
は、禁止帯幅が大きいと共に単結晶シリコンとの界面準
位密度が低く、且つ抵抗率が低いことが必要である。現
在、これらを総合的に満足するものとして、μｃ−３ｉ
が最適である。
は、禁止帯幅が大きいと共に単結晶シリコンとの界面準
位密度が低く、且つ抵抗率が低いことが必要である。現
在、これらを総合的に満足するものとして、μｃ−３ｉ
が最適である。
しかしながらμｃ−Ｓｔは、単結晶シリコンの表面上に
形成されると、極めて単結晶シリコンまたは多結晶シリ
コンのエピタキシャル結晶粒が成長しやすい性質を有し
ている。このため、このエピタキシャル結晶粒が成長し
た部分においては、禁止帯幅が本来のμｃ−３ｉの値よ
りも小さくなってしまう欠点があった。
形成されると、極めて単結晶シリコンまたは多結晶シリ
コンのエピタキシャル結晶粒が成長しやすい性質を有し
ている。このため、このエピタキシャル結晶粒が成長し
た部分においては、禁止帯幅が本来のμｃ−３ｉの値よ
りも小さくなってしまう欠点があった。
また、このエピタキシャル結晶粒の発生は、μｃ−３ｔ
の形成時は勿論、形成後に軽度の熱処理（温度１５０〜
３００℃）を施した場合にも容易に起こってしまう。こ
のため、μｃ−３ｉをヘテロ接合材料に用いた半導体装
置では、製造時の特性バラツキ（ウェーハ内、ウェーハ
間、ロフト間のバラツキ）及び製造後の特性劣化は避け
られないものであった。
の形成時は勿論、形成後に軽度の熱処理（温度１５０〜
３００℃）を施した場合にも容易に起こってしまう。こ
のため、μｃ−３ｉをヘテロ接合材料に用いた半導体装
置では、製造時の特性バラツキ（ウェーハ内、ウェーハ
間、ロフト間のバラツキ）及び製造後の特性劣化は避け
られないものであった。
本発明は上記の欠点を解決するためになされたもので、
水素を含有した微結晶相を含む非晶質シリコンからなり
、この非晶質シリコンに対して０．５原子パーセント以
上且つｌＯ原子パーセント以下の炭素を有する異種半導
体層を備えている。
水素を含有した微結晶相を含む非晶質シリコンからなり
、この非晶質シリコンに対して０．５原子パーセント以
上且つｌＯ原子パーセント以下の炭素を有する異種半導
体層を備えている。
また、炭素原子を構成原子の１つとする第１のガス分子
とシリコン原子を構成原子の１つとする第２のガス分子
とを用いた化学気相成長法により異種半導体層を形成し
ている。
とシリコン原子を構成原子の１つとする第２のガス分子
とを用いた化学気相成長法により異種半導体層を形成し
ている。
水素を含有した微結晶相を含む非結晶シリコンからなり
、この非結晶シリコンのシリコン原子に対して０．５原
子パーセント以上且つ１０原子パーセント以下の炭素を
有する異種半導体層を化学気相成長法により形成する。
、この非結晶シリコンのシリコン原子に対して０．５原
子パーセント以上且つ１０原子パーセント以下の炭素を
有する異種半導体層を化学気相成長法により形成する。
次に、本発明の詳細な説明する前に本発明の基礎となる
知見について説明する。
知見について説明する。
本発明に先立っておこなった検討により、μＣ−３ｔが
単結晶シリコンの表面上でエピタキシャル結晶粒を発生
しやすい性質は、μｃ−３ｔに炭素を含有させることに
より大幅に抑制されることを明らかにした。この現象を
生じさせるための炭素量は比較的少量で、シリコン原子
に対して０．５原子％以上であればその効果が明瞭に現
れる。
単結晶シリコンの表面上でエピタキシャル結晶粒を発生
しやすい性質は、μｃ−３ｔに炭素を含有させることに
より大幅に抑制されることを明らかにした。この現象を
生じさせるための炭素量は比較的少量で、シリコン原子
に対して０．５原子％以上であればその効果が明瞭に現
れる。
この炭素を含有するμｃ−３ｔ（以下、μｃ −３ｆ
Ｃ，という）は、単結晶シリコン上でエピタキシャル結
晶粒を生じ難いので、シリコン基板上に形成した場合、
μｃ−Ｓｉと比べて膜質の均一性が良く、熱処理による
膜質劣化の程度も少ない。
Ｃ，という）は、単結晶シリコン上でエピタキシャル結
晶粒を生じ難いので、シリコン基板上に形成した場合、
μｃ−Ｓｉと比べて膜質の均一性が良く、熱処理による
膜質劣化の程度も少ない。
従って、μｃ−３ｉＣＸを用いたベテロ接合半導体装置
は、μｃ−３ｔを用いた半導体装置に比べ製造時におけ
る特性のバラツキ及び熱処理による特性劣化を減少させ
ることができる。
は、μｃ−３ｔを用いた半導体装置に比べ製造時におけ
る特性のバラツキ及び熱処理による特性劣化を減少させ
ることができる。
また、μｃｓｉｃｘは、炭素の含有量を増加することに
より、上記の効果をより顕著にすることができる。特に
、シリコン原子に対して５原子％以上の炭素を含ませる
と、エピタキシャル結晶粒の発生を抑制する他に、強度
の熱処理（温度３００℃以上）を加えたときの水素脱離
を抑制する効果も生じる。従って、μｃ −Ｓ ｔ Ｃ
ｘの熱的安定性をさらに向上させることができる。
より、上記の効果をより顕著にすることができる。特に
、シリコン原子に対して５原子％以上の炭素を含ませる
と、エピタキシャル結晶粒の発生を抑制する他に、強度
の熱処理（温度３００℃以上）を加えたときの水素脱離
を抑制する効果も生じる。従って、μｃ −Ｓ ｔ Ｃ
ｘの熱的安定性をさらに向上させることができる。
しかし、後述する実施例で説明するように、炭素量の増
加はμｃ−３ｉＣ，の抵抗率増加を伴うことになり、特
に炭素１０原子％以上ではその増加が急激となため、炭
素量がこの値を越えることは好ましくない。
加はμｃ−３ｉＣ，の抵抗率増加を伴うことになり、特
に炭素１０原子％以上ではその増加が急激となため、炭
素量がこの値を越えることは好ましくない。
従って、本発明における炭素組成は、シリコンに対して
０．５原子％以上であり、且つ１０原子％以下に定めて
いる。
０．５原子％以上であり、且つ１０原子％以下に定めて
いる。
次に、上記の概要に基づいた本発明の詳細な説明する。
第１図は本発明に係る一実施例を示した半導体装置を示
す断面図である。ここでは、μｃ−５ｔＣＸをバイポー
ラトランジスタのエミッタに適用した場合を示している
。
す断面図である。ここでは、μｃ−５ｔＣＸをバイポー
ラトランジスタのエミッタに適用した場合を示している
。
図において、１はｐ形シリコン基板、２は高不純物濃度
のｎ形コレクタ埋め込み層、２ａはコレクタコンタクト
拡散層、３はｎ形コレクタ層、４は高不純物濃度のｐ形
ベースコンタクト拡散領域、５はｐ形ベース層、６はエ
ミッタである５ｔＣＸ層、７はＡβなどの金属或いは多
結晶シリコンからなる電極、８は５ｉＯｚなどの分離用
絶縁物である。なお、ＳｉＣ，６にはドナー不純物を添
加してｎ形としている。
のｎ形コレクタ埋め込み層、２ａはコレクタコンタクト
拡散層、３はｎ形コレクタ層、４は高不純物濃度のｐ形
ベースコンタクト拡散領域、５はｐ形ベース層、６はエ
ミッタである５ｔＣＸ層、７はＡβなどの金属或いは多
結晶シリコンからなる電極、８は５ｉＯｚなどの分離用
絶縁物である。なお、ＳｉＣ，６にはドナー不純物を添
加してｎ形としている。
さて、上記構造におけるトランジスタの製造方法は、下
記のように行なわれる。
記のように行なわれる。
まず、同図における各符号１〜５，７．８に対応する領
域を形成する方法は、従来の公知の方法と特に異なると
ころはない。ただし、ｐ形ベース層５は、通常のバイポ
ーラトランジスタの不純物濃度より高濃度とし、５Ｘ１
０”ａｔｏｍ／ｃｍ”のボロンをイオン注入により添加
する。このとき、ベース層の厚さは１１００ｎとする。
域を形成する方法は、従来の公知の方法と特に異なると
ころはない。ただし、ｐ形ベース層５は、通常のバイポ
ーラトランジスタの不純物濃度より高濃度とし、５Ｘ１
０”ａｔｏｍ／ｃｍ”のボロンをイオン注入により添加
する。このとき、ベース層の厚さは１１００ｎとする。
これはペースの平均不純物濃度５ Ｘ １０”７ｃｍ３
に相当する。
に相当する。
次に、エミッタとしてＳｉＣ，を下記に述べるプラズマ
ＣＶＤ法を用いて形成する。
ＣＶＤ法を用いて形成する。
まず、反応管内でシリコン基板を昇温し、続いてＨ２ガ
スを導入する。次に、グロー放電を発生させＨ２プラズ
マ中で基板の表面を清浄化する。
スを導入する。次に、グロー放電を発生させＨ２プラズ
マ中で基板の表面を清浄化する。
そして、ＣＨ，ガス、ＳｉＨ４ガス、ドーピングガスを
キャリアガスと共に圧力０．１〜０．５Ｔｏｒｒで導入
してプラズマＣＶＤを行なう。基板温度を適切に設定す
ると、水素を含有し微結晶相を含む非晶質膜がシリコン
基板上に堆積される。炭素源のガスとしては、ＣＨ，の
かわりにＣｚＨａを用いてもよいし、その細分解して炭
素を供給できるガスを用いることも可能である。シリコ
ン源としては、ＳｉＨ４のかわりにＳｉ、Ｈｌなどを用
いてもよい。具体例を述べると次のようになる。即ち、
ＣＨ，ガス量０．５〜１０ Ｓ ＣＣＭ、 Ｓ ｉ Ｈ
ａガス量５３ＣＣＭ、キャリアガス上２量１５０ＳＣＣ
ＭのプラズマＣＶＤにより基板温度４００℃でμｃ−３
ｉを堆積する。そして、ドーピングガスとしてＰＨ１ガ
スを導入し、リンを１原子％程度添加する。
キャリアガスと共に圧力０．１〜０．５Ｔｏｒｒで導入
してプラズマＣＶＤを行なう。基板温度を適切に設定す
ると、水素を含有し微結晶相を含む非晶質膜がシリコン
基板上に堆積される。炭素源のガスとしては、ＣＨ，の
かわりにＣｚＨａを用いてもよいし、その細分解して炭
素を供給できるガスを用いることも可能である。シリコ
ン源としては、ＳｉＨ４のかわりにＳｉ、Ｈｌなどを用
いてもよい。具体例を述べると次のようになる。即ち、
ＣＨ，ガス量０．５〜１０ Ｓ ＣＣＭ、 Ｓ ｉ Ｈ
ａガス量５３ＣＣＭ、キャリアガス上２量１５０ＳＣＣ
ＭのプラズマＣＶＤにより基板温度４００℃でμｃ−３
ｉを堆積する。そして、ドーピングガスとしてＰＨ１ガ
スを導入し、リンを１原子％程度添加する。
第３図は上記の条件で堆積されたμｃ−３ｉ膜における
炭素組成とＣＨ４ガス量の関係を示す特性図である。こ
こで、μｃ−３ｔ膜はｎ形で電子濃度は炭素組成によっ
て多少異なるがおよそ１〜５Ｘ１０”／ｃｍ’である。
炭素組成とＣＨ４ガス量の関係を示す特性図である。こ
こで、μｃ−３ｔ膜はｎ形で電子濃度は炭素組成によっ
て多少異なるがおよそ１〜５Ｘ１０”／ｃｍ’である。
この図から明らかのように、炭素組成とＣＨ。
ガス流量とは比例関係となる。
また、第４図は炭素組成とμｃ−３ｉ膜の抵抗率の関係
を示す特性図である。
を示す特性図である。
同図に示すように、炭素量の増加はμｃ−３ｉＣつの抵
抗率増加を伴うが、その程度は炭素組成が５原子％まで
は比較的小さい。しかし、炭素組成が１０原子％を越え
ると、その増大が急激になって半導体装置への使用に耐
えられなくなる。従って、好ましい炭素組成は、シリコ
ン原子に対して１０原子％以下である。
抗率増加を伴うが、その程度は炭素組成が５原子％まで
は比較的小さい。しかし、炭素組成が１０原子％を越え
ると、その増大が急激になって半導体装置への使用に耐
えられなくなる。従って、好ましい炭素組成は、シリコ
ン原子に対して１０原子％以下である。
上記の工程でエミッタを形成した後、エミッタ開口部以
外の不要部分をＣＦ、−０□系プラズマガスを用いたド
ライエツチング法により除去し、バリアメタルとアルミ
ニウム電極とを公知の方法で形成して、トランジスタを
完成する。
外の不要部分をＣＦ、−０□系プラズマガスを用いたド
ライエツチング法により除去し、バリアメタルとアルミ
ニウム電極とを公知の方法で形成して、トランジスタを
完成する。
次に、上記実施例のエミッタを有するヘテロバイポーラ
トランジスタと炭素を含まないμｃ−３ｉのエミッタを
有するヘテロバイポーラトランジスタとを多数製作し、
各トランジスタのｈＦＥを測定した。なお、エミッタの
膜厚は０．１ μｍ、エミッタ面積は１×１０ （μｍ
）２である。
トランジスタと炭素を含まないμｃ−３ｉのエミッタを
有するヘテロバイポーラトランジスタとを多数製作し、
各トランジスタのｈＦＥを測定した。なお、エミッタの
膜厚は０．１ μｍ、エミッタ面積は１×１０ （μｍ
）２である。
さて、プロセス１０ツト中の全ウェーハ内におけるトラ
ンジスタのｈＦＥの測定値からその中心値と標準偏差と
を求めると、第１表に示すような結果が得られた。ここ
で、μｃｓｉｃｘについては３つの炭素組成例を示して
いる。なお、測定時のエミッタ電流密度は２Ｘ１０’／
ｃｍ２である。
ンジスタのｈＦＥの測定値からその中心値と標準偏差と
を求めると、第１表に示すような結果が得られた。ここ
で、μｃｓｉｃｘについては３つの炭素組成例を示して
いる。なお、測定時のエミッタ電流密度は２Ｘ１０’／
ｃｍ２である。
この表から明らかなように、μｃ−３ｉのエミッタを有
するトランジスタでは、μｃ−３ｔにおけるエピタキシ
ャル結晶粒の発生により、ｈＦＥＯ値にバラツキを生じ
ると共に中心値も低くなる。
するトランジスタでは、μｃ−３ｔにおけるエピタキシ
ャル結晶粒の発生により、ｈＦＥＯ値にバラツキを生じ
ると共に中心値も低くなる。
表１
これに対して、本実施例のトランジスタでは、ｈＦＥＯ
値の均一性が良く中心値も高い。これは、上記に説明し
たように炭素がエピタキシャル結晶粒の発生を抑制して
いるためである。
値の均一性が良く中心値も高い。これは、上記に説明し
たように炭素がエピタキシャル結晶粒の発生を抑制して
いるためである。
次に、第１表におけるヘテロバイポーラトランジスタを
温度４００℃で１時間熱処理した後ｈＦＥを測定した結
果を第２表に示す。
温度４００℃で１時間熱処理した後ｈＦＥを測定した結
果を第２表に示す。
この表から明らかなように、μｃ−３ｉＣ，を用いた本
実施例のトランジスタの方が従来のトランジスタに比べ
ｈＦＥの劣化程度が少ないことが明らかである。
実施例のトランジスタの方が従来のトランジスタに比べ
ｈＦＥの劣化程度が少ないことが明らかである。
第□′２図は本発明に係る別の実施例を示したヘテロバ
イポーラトランジスタの断面図である。ここでは、μｃ
−３ｉＣ，層をヘテロ界面近傍に存在させた場合を示し
ている。図中の各番号の領域は、第１図の同一番号の領
域に対応するが、エミツタ層がｐｃ−３ｉＣ，層６とｐ
ｃ−３ｉ層９の２層から構成されているところが異なる
。
イポーラトランジスタの断面図である。ここでは、μｃ
−３ｉＣ，層をヘテロ界面近傍に存在させた場合を示し
ている。図中の各番号の領域は、第１図の同一番号の領
域に対応するが、エミツタ層がｐｃ−３ｉＣ，層６とｐ
ｃ−３ｉ層９の２層から構成されているところが異なる
。
本構造の利点は、μｃ−３ｉＣ，層６の厚さを必要最小
限として、エミッタ直列抵抗の増加を防止できるところ
にある。
限として、エミッタ直列抵抗の増加を防止できるところ
にある。
本構造のエミッタを製造するには、μｃ−３ｉＣｘ層を
形成した後、ＣＨ，ガスの供給を止め、Ｓ ｉＨ４とＰ
Ｈ，及びＨ２ガスのみでプラズマＣＶＤを続けてμｃ−
３ｉ層を堆積すればよい。
形成した後、ＣＨ，ガスの供給を止め、Ｓ ｉＨ４とＰ
Ｈ，及びＨ２ガスのみでプラズマＣＶＤを続けてμｃ−
３ｉ層を堆積すればよい。
表２
このように本実施例における半導体装置及びその製造方
法は、ヘテロ接合を構成する異種半導体層にシリコン原
子に対して０．５原子％以上且つ１０原子％以下の炭素
を含有するμｃ−３ｉＣ。
法は、ヘテロ接合を構成する異種半導体層にシリコン原
子に対して０．５原子％以上且つ１０原子％以下の炭素
を含有するμｃ−３ｉＣ。
を用いているため、製造時の特性均一性に優れ、且つそ
の後の熱処理に対して特性劣化の少ない半導体装置を提
供することができる。
の後の熱処理に対して特性劣化の少ない半導体装置を提
供することができる。
また、プラズマＣＶＤ法によりμｃ−３ｉＣ，＜を形成
しているので、蒸着法やＭＢＥ法等い比べ安定に成膜す
ることができる。即ち、蒸着法やＭＢＥ法では、炭素と
シリコンとが分離してしまいμｃ−ＳｉＣ，の形成条件
が非常に狭くなってしまうのに対し、プラズマＣＶＤ法
では上記説明のように広範囲の条件で形成することがで
きる。
しているので、蒸着法やＭＢＥ法等い比べ安定に成膜す
ることができる。即ち、蒸着法やＭＢＥ法では、炭素と
シリコンとが分離してしまいμｃ−ＳｉＣ，の形成条件
が非常に狭くなってしまうのに対し、プラズマＣＶＤ法
では上記説明のように広範囲の条件で形成することがで
きる。
さらに、プラズマＣＶＤ法を用いているため、段差の多
い半導体基板表面のステップカバレージを良好に保つこ
とができ、均一性の良い膜質を得ることができる。
い半導体基板表面のステップカバレージを良好に保つこ
とができ、均一性の良い膜質を得ることができる。
なお、プラズマＣＶＤ法は、不純物を取り込み易い薄膜
形成法である。そのため、薄膜堆積膜中にガス中に含ま
れる微量の他の元素を含有することがあるが、本実施例
の主旨に何ら反するものではない。
形成法である。そのため、薄膜堆積膜中にガス中に含ま
れる微量の他の元素を含有することがあるが、本実施例
の主旨に何ら反するものではない。
以上説明したように本発明は、ヘテロ接合を構成する異
種半導体層に水素を含有した微結晶相を含む非結晶シリ
コンからなり、この非結晶シリコンに対して０．５原子
パーセント以上且つ１０原子パーセント以下の炭素を有
する異種半導体層を用いているため、単結晶シリコン上
に異種半導体層を形成する際、シリコンのエピタキシャ
ル結晶粒の成長を抑制することができると共に、後工程
の熱処理における膜質劣化を防止することができる。
種半導体層に水素を含有した微結晶相を含む非結晶シリ
コンからなり、この非結晶シリコンに対して０．５原子
パーセント以上且つ１０原子パーセント以下の炭素を有
する異種半導体層を用いているため、単結晶シリコン上
に異種半導体層を形成する際、シリコンのエピタキシャ
ル結晶粒の成長を抑制することができると共に、後工程
の熱処理における膜質劣化を防止することができる。
また、炭素原子を構成原子の１つとする第１のガス分子
とシリコン原子を構成原子の１つとする第２のガス分子
とを用いた化学気相成長法により異種半導体層を形成し
ているため、炭素とシリコンとが分離することなく安定
に成膜することができ、均一性の良い膜質を得ることが
できる。
とシリコン原子を構成原子の１つとする第２のガス分子
とを用いた化学気相成長法により異種半導体層を形成し
ているため、炭素とシリコンとが分離することなく安定
に成膜することができ、均一性の良い膜質を得ることが
できる。
これにより、製造時の特性均一性に優れ、且つ熱処理に
対して特性劣化の少ない半導体装置を提供することがで
きるなど優れた効果を有する。
対して特性劣化の少ない半導体装置を提供することがで
きるなど優れた効果を有する。
第１図は本発明に係る一実施例を示した半導体装置を示
す断面図、第２図は本発明に係る別の実施例を示したヘ
テロバイポーラトランジスタの断面図、第３図は上記の
条件で堆積されたμｃ−３ｉ膜における炭素組成とＣＨ
，ガス量との関係を示す特性図、第４図は炭素組成とμ
ｃ−３ｔ膜の抵抗率との関係を示す特性図である。 １・・・ｐ形シリコン基板、２・・・高不純物濃度のｎ
形コレクタ埋め込み層、２ａ・・・コレクタコンタクト
拡散層、３・・・ｎ形コレクタ層、４・・・ｐ形ベース
コンタクト拡散領域、５・・・ｐ形ベース層、６・・・
Ｓ ｔ Ｃｘ ｉ！、７・・・電極、８・・・分離用絶
縁物、９・・・μｃ−３ｉ層。 特許出願人 日本電信電話株式会社 代 理 人 山川政権 第１図 第３図
す断面図、第２図は本発明に係る別の実施例を示したヘ
テロバイポーラトランジスタの断面図、第３図は上記の
条件で堆積されたμｃ−３ｉ膜における炭素組成とＣＨ
，ガス量との関係を示す特性図、第４図は炭素組成とμ
ｃ−３ｔ膜の抵抗率との関係を示す特性図である。 １・・・ｐ形シリコン基板、２・・・高不純物濃度のｎ
形コレクタ埋め込み層、２ａ・・・コレクタコンタクト
拡散層、３・・・ｎ形コレクタ層、４・・・ｐ形ベース
コンタクト拡散領域、５・・・ｐ形ベース層、６・・・
Ｓ ｔ Ｃｘ ｉ！、７・・・電極、８・・・分離用絶
縁物、９・・・μｃ−３ｉ層。 特許出願人 日本電信電話株式会社 代 理 人 山川政権 第１図 第３図
Claims (2)
- （１）単結晶シリコンと異種半導体層との接合を形成す
る半導体装置において、 水素を含有した微結晶相を含む非晶質シリコンからなり
、この非晶質シリコンのシリコン原子に対して０．５原
子パーセント以上且つ１０原子パーセント以下の炭素を
含む前記異種半導体層を備えたことを特徴とする半導体
装置。 - （２）第１の請求項において、炭素原子を構成原子の１
つとする第１のガス分子とシリコン原子を構成原子の１
つとする第２のガス分子とを用いた化学気相成長法によ
り異種半導体層を形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057897A JPH031541A (ja) | 1989-03-13 | 1989-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057897A JPH031541A (ja) | 1989-03-13 | 1989-03-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031541A true JPH031541A (ja) | 1991-01-08 |
Family
ID=13068778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057897A Pending JPH031541A (ja) | 1989-03-13 | 1989-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH031541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326037A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | シリコンエピタキシャル膜の成長方法およびその装置 |
| KR100364813B1 (ko) * | 2000-02-25 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체 소자의 에피택셜층 형성 방법 |
-
1989
- 1989-03-13 JP JP1057897A patent/JPH031541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326037A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | シリコンエピタキシャル膜の成長方法およびその装置 |
| KR100364813B1 (ko) * | 2000-02-25 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체 소자의 에피택셜층 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
| US5296258A (en) | Method of forming silicon carbide | |
| US5270224A (en) | Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit | |
| US5111266A (en) | Semiconductor device having a region doped to a level exceeding the solubility limit | |
| JP2003257868A (ja) | 混晶膜の成長方法、装置、及び半導体装置 | |
| US5518937A (en) | Semiconductor device having a region doped to a level exceeding the solubility limit | |
| US5108936A (en) | Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd | |
| US3765960A (en) | Method for minimizing autodoping in epitaxial deposition | |
| US7060582B2 (en) | Adjusting the germanium concentration of a semiconductor layer for equal thermal expansion for a hetero-junction bipolar transistor device | |
| JPH031541A (ja) | 半導体装置及びその製造方法 | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| JP2848404B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| JP3156897B2 (ja) | 半導体基板及び半導体基板の作製方法 | |
| JPH06163568A (ja) | ポリエミッタ構造 | |
| JPS63285972A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| JP3055158B2 (ja) | 炭化珪素半導体膜の製造方法 | |
| JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
| EP0374544A1 (en) | A hetero bipolar transistor and a fabricating method thereof | |
| JPH02292831A (ja) | 半導体装置の製造方法 | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH02152239A (ja) | 半導体装置の製造方法 | |
| JPH04250630A (ja) | パワートランジスタおよびその製造方法 | |
| JPH0458691B2 (ja) |