JPH03155335A - デジタル・シンクロナイザー・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はシンクロナイザ−１特に、電圧及び周波数が整
合されると発電機からの電力を配電グリッド・ラインに
接続できるように少なくとも１基の発電機を配電グリッ
ドと相互接続するためのシンクロナイザ−に係わる。

シンクロナイザ−は、発電機の速度及び電圧を制御する
ことによって周波数及び電圧を整合させ、整合状態に達
した時点で遮断器閉路を指令する。

従来の技術 原動機の速度を配電グリッドの周波数と整合させ両正弦
波形量の位相ずれ及び相互の周波数スリップが最小の状
態で遮断器閉路をトリガーすることによって自動的に原
動機を配電グリッドと同期させることは、米国特許第４
，２４９，０８８号から公知である。

米国特許第３．５６２，５４５号は、シンクロナイザ−
が遮断器閉路時間との関連において両電圧が同相となる
前に遮断器をトリガーする閉路信号を出力することによ
り電圧整合及び速度整合をいずれも許容限界値以内で達
成する方法を開示している。

米国特許第３，５６４，２８６号は、発電機バス電圧と
グリッド電圧との間の電圧整合を開示している。

米国特許第３，６２１，２７８号は、グリッド電圧及び
グリッドと同期させるべき発電機に接続しているバスの
電圧をそれぞれ表わす方形波を形成し、この方形波を利
用して周波数差を検出し、発電機の速度を制御して周波
数を整合させる方法を開示している。

米国特許第３．６５２，９３３号には、発電機及びグリ
ッドの電圧出力をそれぞれ表わす方形波を利用して両電
圧間の周波数スリップを表わす方形波を形成し、この方
形波から臨界振幅レベルの三角ビート周波数を求める方
法が開示されている。

米国特許第３，８９２，９７８号は、同期速度及び適正
位相角差に達するとタービン駆動発電機が外部電源シス
テムと同期する方式を開示している。

米国特許第３，８０１．７９６号には、発電機の出力電
圧と電力線電圧との間に存在する周波数及び位相パラメ
ーターの差を利用して発電機速度を制御することにより
同期化を達成する方法が開示されている。

米国特許第４，２４９．０８８号は、発電機電圧及び線
間電圧を表わす方形波間の位相スリップを利用しながら
速度整合と遮断器閉路を組み合わせることによって同期
化を達成する方法を開示している。

発明の目的 本発明の目的は、発電機及びグリッドから発生する正弦
波をデジタル処理して遮断器閉路を適正にタイミング調
整することにより発電機バスをグリッドと同期化するこ
とにある。マイクロプロセッサ−を利用して“シンクロ
ナイザ−”の２つの主要機能を達成する。第１の条件は
、所定の許容範囲内で発電機の電圧及び周波数をグリッ
ドのそれと整合させることにある。整合状態が得られる
と、シンクロナイザ−はスイッチング・ブレーカ−の適
正な閉路時点を選定する。遮断器接点が接触する時点に
おいてそれぞれの電圧波形は正確に同相でなければなら
ない。

前記適正時点は遮断器閉路時間を考慮した予測によって
選定される。予測により“次に”点弧されるサイリスタ
ーを点弧までのインターバルを考慮してトリガーするた
めにマイクロプロセッサ−を利用することは米国特許第
４．５７７．２６９号から公知である。課題を解決する
ための手段。

本発明は、制御下の発電機によって電圧を供給される少
なくとも１本のバス・ラインを、遮断器を介してグリッ
ドと接続し、電圧及び周波数をグリッドのそれと同期化
する制御システムに係わる。この接続／同期化制御シス
テムは、発電機バス電圧波形及びグリッド電圧波形を表
わすアナログ信号に応答し、１．デユーティ−・サイク
ル中に発電機に供給されて発電機バス・ラインの電圧及
び周波数を許容範囲内でグリッドの電圧及び周波数と整
合させる離散的な制御信号；及び２０両正弦波形の位相
が正確に一致するまでの予測時間があらかじめ定められ
た遮断器閉路時点に等しくなると遮断器を閉路させる指
令信号を出力する。

このため、電圧及び周波数を表わす信号をデジタル化し
、これをデジタル処理して制御及び制御信号を形成する
。１対のデジタル信号に応答し、電圧を表わすアナログ
信号との関連において前記電圧信号間の電圧偏差をデジ
タル推算すると共に他の１対のデジタル信号に応答し、
周波数を表わすアナログ信号との関連において前記周波
数信号間の周波数偏差をデジタル推算するマイクロコン
ピュータ−を設ける。このマイクロコンピュータ−は離
散的な電圧偏差に応答して、前記電圧偏差を極力小さく
するように発電機電圧を調節するため発電機励磁システ
ムに供給される離散的なデジタル制御信号を周期的に出
力すると共に、周波数偏差を極力小さくするため発電機
調速機に供給される発電機速度に関する離散的なデジタ
ル制御信号をも出力する。同期条件が満たされると、デ
ユーティ−・サイクルに従って離散的なデジタル電圧及
び周波数制御信号が形成されて遮断器閉路を可能にする
。このような条件が満たされるのは前記最小電圧及び周
波数偏差が同時に達成された時である。

マイクロコンピュータ−は、整合に際して許容される最
小偏差として電圧偏差に関する第１許容範囲及び周波数
偏差に関する第２許容範囲を決定する。両側差がそれぞ
れに対応する前記第１及び第２許容範囲以内になると遮
断器閉路指令が発生する。マイクロコンピュータ−は、
外部からのモード選択指令に従って少なくとも“オート
マチック”モードまたは“オペレーター統括”モードで
使用することができる。マイクロコンピュータ−の演算
に応答してマイクロコンピュータ−による算定値として
の瞬間偏差を表示する偏差表示パネルを設け、パネルが
許可すれば、オペレーターは遮断器閉路時点を安心して
指令、選択することができる。

マイクロコンピュータ−は最小電圧偏差及び最小周波数
偏差に応答し、遮断器閉路時間を考慮した遮断器閉路指
令信号を出力するようにプログラムされている。遮断器
に対する瞬時閉路指令は対応の許容範囲によって作動確
認される。実測遮断器閉路時間に関する情報を以後の閉
路動作に利用することができる。

添付図面に示す好ましい実施例に基づいて本発明をさら
に詳細に説明する。

実施例 第１図において、蒸気タービン（ディーゼル・エンジン
などでもよい）によって駆動される発電機ＧＮがＡＣ電
圧を発生させ、これがパス・ラインに供給される。本発
明の目的は、発電機が電圧及び周波数に関し整合状態に
達した時、遮断器ＳＷを閉じることによってバス・ライ
ンをグリッドまたは配電網と接続することにある。この
ような整合は所定範囲の周波数及び電圧の誤差に関し成
立する。

第２．３及び４図は米国特許第３，５６２゜５４５号と
同様であ；ｈ．公知の自動発電機同期・接続システムを
示す。ここではこの公知技術を説明するため、米国特許
第３，５６２，５４５号の記述内容を本明細書の一部を
形成するものとして引用する。

第２図において、２６．３８はそれぞれ電圧整合手段及
び速度整合手段である。電圧整合手段は、グリッドの瞬
時電圧と整合するように発電機から発生する電圧を昇降
させるため発電機の励磁を制御する。速度整合手段は発
電機の速度、従って、その出力電圧の周波数を増減させ
るため（タービン駆動発電機の場合なら）タービンの調
速器を制御する。

第３図は、発電機及びグリッドからそれぞれ得られる正
弦波（第４図の曲線（ａ）及び（ｂ）に基づく同期化プ
ロセスを示す。（グリッド・ラインのための）パルス整
形回路６９１及び（発電機バス・ラインのための）パル
ス整形回路６９２が正弦波から同じ振幅の、ただし対応
の入力正弦波（第４図の曲線（Ｃ）及び（ｄ）の周波数
に応じて長さの異なる方形波を形成する。ライン６１８
からＥＸＣＬＵＳＩＶＥ　ＮＯＲ装置の結果を出力させ
るため、前記両方形波を混合し、フィルター処理する。

即ち、（第４図の曲線（ｅ）で示すように）、２つの波
が一致していないことはゼロφレベルによって検知され
、このようなロジックは長さが規則的に変化するという
ことによって２つの波が一致状態（ＺＥＲＯロジックの
長さが最大）にむかって進んでいるのか逆にその状態か
ら遠ざかりつつあるのかを示唆するだけではない。第１
の場合には、閉路の瞬間に前記一致が起こるようなタイ
ミングで遮断器を閉じる（即ち、両ラインを接続する）
ことができ、第２の場合には、周波数差が次第に大きく
なるから、次の周期まで待たねばならない。即ち、１つ
の周期ではロジックＯＮＥが規則的に小さくなり（また
はロジックＺＥＲＯが増大）、次の周期ではこの関係が
逆になる。これが曲線（ｅ）の連続周期の幅によって表
わされ、信号の形でライン６１８によって搬送される。

次いで弁別回路またはレベル検出回路６９４が上記増減
率を表現する勾配を形成する。即ち、曲線（ｆ）は交互
に位相差の減少率（第１周期）及び増大率（第２周期）
をそれぞれ負及び正で画定する勾配を有する線である。

遮断器閉路時間Ｔ　の量を変Ｗ 換するため、ライン６１８に“微分回路”６９５を挿入
する。従って、別設の弁別回路またはレベル検出回路６
９６が６９５によって画定された量Ｔ　だけ後方にずれ
た曲線（ｆ）に相当する第４ｔ 図面線（ｇ）で表わされる信号を出力する。即ち、ライ
ン７０１は曲線（ｆ）に従ってもし勾配が正しければ（
検出回路６９４）ゼロ・レベルにおける周波数の一致ま
でたっぷり時間があることを指示するのに対して、ライ
ン７０２は遮断器閉路時間Ｔ　をカウントダウンするの
に必要な時間が正Ｗ 確に判明した場合にこれを指示する。ライン７０１．７
０２に応答して論理回路６９７は波形と共に経過する時
間が閉路時間Ｔ　と一致するかどうＷ かを判定する。もし一致すれば、ライン７１１によって
指令が送られてスイッチ・ブレーカーを閉路し、回路は
遅延Ｔ　後に起こる。即ち、２つのＩＦ 波の周波数が一致した時点で行われる。この公知システ
ムでは電圧が整合関係となったことが初期条件であった
。

第５図には本発明のシンクロナイザー・システムをブロ
ックダイヤグラムで示した。

第５図に示すシステムはマイクロコンピュータ−ＭＣＰ
を中心とし、遮断器ＳＷの閉路を正しくタイミング制御
して発電機バスを配電グリッドと接続する。このような
システムは一般に“シンクロナイザ−と呼称される。シ
ンクロナイザ−の２つの主要機能は（所定の許容誤差範
囲内で）発電機の電圧及び周波数を配電グリッドのそれ
と整合させ、正しく整合させたのち、遮断器ＳＷの閉路
タイミングを正しく決定することにある。遮断器の適正
な閉路時点は発電機とグリッドの波形が正確に同相関係
となる時点である。

従来のシンクロナイザー・システムはほとんどアナログ
信号処理回路だけで構成された。このようなアナログ信
号処理回路では、複数の発電機と連携し、しかも発電機
とグリッドの間の周波数差が極めて小さくなければなら
ず、遮断器が極めて迅速な動作を要求される場合、作用
に困難を伴い、このような状況下ではアナログ装置の作
用が不確実になる。同期化プロセスにおける重要なパラ
メーターは遮断器が有効に閉路するのに要する時間Ｔ　
である。この値Ｔ　はメーカーによってＩｆ　　　　　
　　　　　　　　　　　　　　　　　　　ｌＷ規定され
るのが普通である。ただし、この値は内部機械部品の正
常な磨耗のため、経時的に変化する。従来のアナログ装
置はこの重要な、しかし変化する閉路時間を測定できな
い。また、公知のアナログ装置は遮断器閉路プロセスに
オペレーターの指令を関与させることができるモニター
性能を具えてはいない。さらに、アナログ・シンクロナ
イザー・システムは内部部品の故障を検知できず、不適
切な制御入力状態または現場での誤った配線を示唆する
状態を判断できない。公知技術においては、操作パラメ
ーターを電位差計を利用してアナログ形式で入力するの
が普通であ；ｈ．低精度のダイヤル・セツティングから
正確なセツティングを推論することは困難である。いっ
たん設置したら、装置を完全に取り外さない限；ｈ．動
作をチエツクし、問題の原因を究明するため現場でテス
トを行うことは非現実的である。疑わしい装置は必要な
試験設備と熟練した試験要員の揃っている施設へ送らね
ばならない。

本発明の“シンクロナイザ−”は公知技術の上記問題点
をすべて克服できるようにデジタル信号処理装置ＭＣＰ
を中心に構成されてお；ｈ．既存装置の範囲をはるかに
越えた機能を提供する。

このアプローチは公知技術におけるアプローチとは著し
く異なる。基本的な同期化プロセスの精度及び有効範囲
を改善するだけでなく、本発明のシステムは下記の性能
をも含むようにシンクロナイザ−の機能を拡げる。

１．４基までの遮断器を制御することができ、各遮断器
に固有の閉路時間がフロント・パネル上に個別にプログ
ラミングされる。

２、パネルに設けられたスイッチ及びサムホイール・ス
イッチからすべての作用設定値を入力する。サムホイー
ル上の目盛は精密であ；ｈ．目盛の粗いダイヤルを使用
する場合に起こるような曖昧なセツティングとなる恐れ
はない。セツティングは正確に繰り返すことができる。

３、フロント・パネル・セツティングは指定の有効範囲
内かどうか分析される。指定外のセツティングに対して
はその旨の表示が与えられる。

４、必要に応じて制御ループにオペレーターが介入でき
るように構成されている。

５、新規のフロント・パネル・デジタル表示装置が下記
のような３つの主要機能を果す：ａ、ｔ１４ったフロン
ト・パネル・セツティングがなされると告示装置として
作用するか、または誤操作を指示する・ ｂ、正常動作中に０．１Ｈｚの分解能でグリッドの周波
数を表示する； Ｃ８実スイッチ閉路時間を表示する。

６、グリッド周波数以上の周波数だけで、グリッド周波
数以下の周波数だけで、または以上、以下いずれかの周
波数で動作する発電機との同期化を可能にするように構
成されている。

７、グリッド電圧以上に限る、グリッド電圧以下に限る
、または以上、以下いずれかの発電機電圧との同期化を
可能にするように構成されている。

８、発電機の電圧及び周波数の制御が多様な比例制御ア
ルゴリズムで行われる。

９、自己テスト・プログラムがマイクロプロセッサ−Ｍ
ＣＰに組み込まれている。

１０、外部テスト装置との直列／並列通信インターフェ
ースを介して自動的にテストが行われるように構成され
ている。

１１、外部テスト装置からのテスト信号及び校正信号注
入で各部の可変性及びオフセットが自動的に補償される
ように構成されている。

１２、バスの両端を°リング・バス”状に接続するスイ
ッチの閉成を可能にするモードでシンクロナイザ−が動
作できるようにするオプションを設ける。

（以　　下　　余　　白） 第５図のシステムは少なくとも以下に列記する７つの重
要な特徴を有する。

１、入アナログ信号及び接点閉成信号コンディショニン
グ。

２、フロント・パネル・プログラミング装置及びインデ
イケータ− ３、デジタル・マイクロコントローラー４、マイクロコ
ントローラーの動作を制御するコンピューター・プログ
ラムを記憶するメモリｍ−システム。

５、比制御信号。

６、アナログ・バックアップ信号。

７、補助ハードウェア・プログラミング装置を受け入れ
る手段。

第５図のマイクロプロセッサ−ＭＣＰは発電機バス・ラ
インＢＬに関してはライン５から、グリッド・ラインＧ
Ｌに関してはライン６から送られ、（それぞれＲＣＴＩ
及びＲＣＴ２によって）整流され、デジタル形式に変換
された後それぞれライン７及び８を介して入力される正
弦波に応答する。この情報はそれぞれの電圧（発電機の
ｖ６及びグリッドのｖＬ）及び両電圧間の瞬時偏差△Ｖ
を測定するのに利用される。これらの測定値に基づき、
マイクロプロセッサ−は発電機電圧に関する修正指令△
ｖＣをライン２を介して出力する。

第５図のマイクロプロセッサ−ＭＣＰはまた、発電機バ
ス・ラインＢＬに関してライン９から送られ、ＰＳＨｌ
によってパルス整形された方形波に応答すると共に、グ
リッド・ラインＧＬに関してライン１０から送られ、Ｐ
ＳＨ２によってパルス整形された方形波にも応答する。

この情報はそれぞれの周波数（発電機のＦＧ及びグリッ
ドのＦＬ）及び画周波数間の瞬間偏差△Ｆを測定するの
に利用される。これらの測定値に基づき、マイクロプロ
セッサ−はライン１に（タービン調速器を介して）発電
機周波数修正指令△ＦＣを出力する。周知のように、ラ
イン２は発電機の励磁システムＥＸＳに、ライン１はタ
ービンＴＲＢの調速器（、／にそれぞれ接続している。

後述するように、ライン５及び６の正弦波はそれぞれラ
イン９．１０を通過してパルス整形回路ＰＳＨＩ、ＰＳ
Ｈ２に至；ｈ．これらのパルス整形回路はそれぞれライ
ン１１．１２を介して方形波を出力する。この２つの方
形波はＡＮＤ装置によって処理され、その結果としてラ
イン１５に信号が出力されると、この信号に基づいてマ
イクロプロセッサ−が実際の遮断器閉路に必要な時間Ｔ
　だけ早くライン３を介しｔ て指令をトリガーすることにより遮断器ＳＷを閉路すべ
き時点を決定する。この決定に際してマイクロプロセッ
サ−は遮断器の閉路時間Ｔ　を考慮Ｗ に入れる。遮断器の閉路時間はメーカーによって与えら
れるが、摩耗などに伴なってこの時間は変化するから、
処理及びライン３を介しての指令出力の段階において正
確な閉路時間を知らねばならない。そこで、マイクロプ
ロセッサ−機能の多様性を活用し、遮断器の有効な閉路
状態に反応する接触子ＣＴＩを遮断器ＳＷと連携させる
ことによ；ｈ．マイクロプロセッサ−が１．遮断器に閉
路を指令する信号がライン３に現われ、次いで接触子Ｃ
ＴＩからの閉路確認信号がライン４に現われるのを瞬時
に検知し、両者の比較から実際の閉路時間を計算できる
ようにする。

オペレーターを助けるためのパネルを設ける。

メーカーから知らされている閉路時間Ｔ　をライ目 ン２７を介してセットすると、マイクロプロセッサ−が
ライン２８を介してこれを受信する。電圧及び周波数の
許容偏差リミットをそれぞれライン２９．３１を介して
オペレーターが設定する。対応のデータ（△ｖ５、△Ｆ
Ｌ）がそれぞれライン３０．３２を介してマイクロプロ
セッサ−に入力される。いくつかの動作モードのうちの
１つがオペレーターによって選択され、この選択がライ
ン３７によって入力されるとマイクロプロセッサ−はこ
の選択に従って動作する。マイクロプロセッサ−はそれ
ぞれの動作、ステップ、状態、または指令が妥当かどう
かを確認するのに必要な能力を具えている。この確認に
従って、ライン３８を介してパネルへ状態信号が伝送さ
れる。パネル上にはオペレータの方へのライン３９によ
り象徴化だれたライトが設けられている。第５Ａ図は第
５図と同様な図であ；ｈ．普通のリレー（ＲＬＩ）が信
号コンディショニングの前のマイクロプロセッサ−の入
力に位置してその対応人力バスＢＳＩがマイクロプロセ
ッサ−ＭＣＰへ接続された状態を示す。同様に、パスラ
インＢＳ２はその出力、即ちブレーカ−とのインターフ
ェイスに、そして（発電機電圧を調整するため）励磁制
御装置へのまた発電機速度を調整するために）調速器へ
の制御信号とのインターフェイスに双方向に通信するも
のとして示されている。作用内容を拡充するためのハー
ドウェアが予想されるから、このようなハードウェアの
インターフェイスと交信する対応のバスＢＳ３を設ける
。補助バスＢＳ４を介してＥｌ’ＲＯＭメモリーをマイ
クロプロセッサ−と連携させる。パネルに近くマルチプ
レクサ−ＭＬＴを設け、バス・ラインＢＳ５を介してマ
イクロプロセッサ−とインターフェイスさせる。図示の
ように、パネルにサムホイールＴＢＷＩ、ＴＢＷ２及び
ＴＢＷ３を設けてあ；ｈ．（ライン２８−を介して行わ
れる）遮断器閉路時間の設定（ＴＢＷＩ）、（ライン３
１′を介して行われる）整合時の周波数偏差に割り当て
るべき限界値の設定ＧＴＢＷ２）、及び（ライン２９′
を介して行われる）整合状態として認め得る時点での電
圧偏差限界の設定（ＴＢＷ３）にそれぞれ使用される。

ＳＷｌは３つの位置を取る速度極性セレクター・スイッ
チである。即ち、１０発電機速度がグリッド周波数に対
応する速度を超過する場合に超過限界を設定する位置；
２０発電機速度がグリッド周波数に対応する速度を下回
る場合にその不足限界を設定する位置；及び３０発電機
速度がグリッド周波数に対応する速度を超過するかまた
は下回る場合にその偏差限界を設定する位置。従って、
ＴＢＷ２及びＳＷＩはオペレーターが閉路指令のために
入力すべき範囲を指定する。同様に、ＳＷ２は発電機電
圧に関して３つの位置を取る。従って、ＴＢＷ３及びＳ
Ｗ２は電圧に関する同期化の条件を指定する。パネルは
またオペレーターに対して点灯（ライン３９）及び表示
（ライン３９′）を行う。このようにマイクロプロセッ
サ−によって提供される実測データに基づくオペレータ
ーの介入を“オペレーター統括”モードと呼び、詳しく
は後述するようにほぼ全面的にマイクロプロセッサ−に
依存する“オートマチック”モードの代わりに選択され
るモードである（第５図のライン６）。第５Ａ図はこの
ほか第５図のライン７．８．１２．１１及び１５と並列
のライン７′及び８′に応答するアナログ・バックアッ
プ回路ＡＢＣをも示す。

これはいくつかの位相はずれ状態をロックアウトするた
めの安全バックアップ回路である。遮断器閉路はリレー
ＲＬＢを介して行われる。第５Ａ図はまた補足的に設置
できる他のリレーを鎖線で示している。

入アナログ信号は２つの波形、即ち、グリッド電圧を表
わす波形（ライン６）と発電機電圧を表わす波形（ライ
ン５）とから成；ｈ．各電圧波形は処理されてそれぞれ
２つの信号となる。即ち、方形波（ライン１１及び１２
）と金波整流波形平均（ライン５′及び６′）である。

整流波形平均はグリッドまたは発電機電圧の振幅に比例
する。

２つの方形波（ライン１３．１４）はＡＮＤ演算処理さ
れて両者の相対位相関係を表わす別の信号となる（ライ
ン５）。上記信号はすべてマイクロコントローラーＭＣ
Ｐに入力される。

入接点閉成信号（２７，２９，３１）はスイッチ装置の
選択またはシンクロナイザ−の動作モード選択のような
オペレーター指令を表わす。これらの信号は接点デバウ
ンシング回路に先行する光学的分離装置によってコンデ
ィショニングされ、マイクロコントローラに入力される
。

設定パラメーター、例えば、電圧差、周波数差、スイッ
チング装開成時間などはフロント・パネルのサムホイー
ル・スイッチＴＢＷＩ、ＴＢＷ２、ＴＢＷ３を介してプ
ラグラムされる。これらのサムホイール・スイッチは専
用の４ビット幅バス構造を介してプロセッサーによって
読み取られる。その他のフロント・パネルψプログラミ
ング装置、例えば、トグル・スイッチ、押しボタンなど
からの信号は接点デバウンシング回路によってフィルタ
ーされてからマイクロコントローラーへの並列入力とし
て読み取られる。

重要な事象または状態の発生を指示する各種フロント・
パネル・インデイケータ−を設ける。

フロント・パネル−インデイケータ−は発光ダイオード
（ライン３９）及び多重桁数値デイスプレィ（ライン３
９′）からなる。

デジタル・マイクロコントローラーはプログラム・メモ
リーに記憶されている命令を実行する。

マイクロコントローラーによって実行されるこれらの命
令がシンクロナイザ−の総合動作を画定する。

比制御信号はシンクロナイザ−の外部装置を制御するの
に利用される。外部装置としては、シンクロナイザ−に
よる発電機電圧の操作（ライン２）を可能にする電圧調
整器（Ｅ　Ｘ　Ｓ）及び発電機速度を操作する調速器Ｇ
Ｖがある。シンクロナイザ−はスイッチング装置ｓｗを
閉路させる出力（ライン３）及びシンクロナイザ−自体
に問題があるかどうかを指示する出力（ライン３８）を
も提供する。

本発明ではシンクロナイザ−φシステムにアナログ・バ
ックアップ回路ＡＢＣを組み込んでいる。アナログ・バ
ックアップ回路の機能はグリッド波形と発電機波形との
位相関係が規定の安全条件を満たさない場合にスイッチ
ング装置に対する制御信号を無効化することにある。

本発明はまた限られた量の補足ハードウェア、例えば、
機能を拡充するための補助プログラミング装置などを受
け入れることができる。基本的なシンクロナイザ−・ハ
ードウェアは“拡張ボード”と咬合するように設計され
た特殊コネクターをあらかじめ具えている。この拡張ボ
ードは追加機能を補足するための支持手段である。

ソフトウェアは以下に列記する６つの主要な仕事を行う
。

１、フロント・パネル入力装置、外部制御信号、方形波
パネル列、及び整流されたグリッド及び発電機波形の平
均値を読み取る。

２、パルス列及び平均波形値を処理する。この処理は一
部は固定のアルゴリズムに、一部はフロント・パネル装
置のセツティング及び外部制御入力によって決定される
アルゴリズムに従って行われる。

３、処理アルゴリズムの結果に基づき、制御出力または
フロント・パネル・インデイケータ−の１つまたは２つ
以上を作用させる。

４、外部テスト装置と通信し、この装置によってリクエ
ストされたテストおよび／またはプロシーシアを行う。

５、自己テスト・プロシーシアを実行する。

６、不適正なフロント・パネル・パラメーター設定など
のような操作中のエラーを検知し、告示する。

フロント・パネルのサムホイール・スイッチ（ＴＢＷＩ
−ＴＢＷ３）のセツティングを読み取るため、ソフトウ
ェアは特定のサムホイール・スイッチを選択するためハ
ードウェアにおいてデコードされる４ビツト・アドレス
を形成する。次いで該当サムホイール・スイッチからの
ＢＣＤコード・ナンバーが４ビツト幅単向データ・バス
に現われ、マイクロコントローラーにより並列ボートの
４ビツトとして読み取られる。他のフロント・パネル・
スイッチ及び押しボタン、及び外部制御入力はメモリー
・マツプ並列ポートを介して読み取られる。これらの入
力の総合がシンクロナイザ−の動作モードを決定する。

ソフトウェアは方形波パルス列を処理することによって
３つの情報を抽出する。即ち、発電機の周波数、グリッ
ドの周波数、及び両波形間の位相関係である。周波数は
方形波の正の部分に亘って起こるクロック・チック数を
累算するカウンターを利用して測定される。次いでソフ
トウェアはグリッド及び発電機の周波数が双方共に許容
範囲内であるかどうかをチエツクする。もし周波数がい
ずれも許容範囲内なら、グリッド及び発電機周波数間の
差を計算し、許容周波数差を特定するフロント・パネル
設定値と比較する。整流ずみ波形の平均値の差を求め、
同様に許容電圧差を特定しているフロント・パネル設定
値と比較する。フロント・パネル表示灯は上記条件が満
たされるとこれを表示するのに利用される。ＡＮＤ演算
された信号を表わすパネル列中のパルス幅はグリッド及
び発電機波形の相対位相を計算するのに必要な情報を含
む。これらのパルスの幅は周波数測定と同じカウントに
よる方法で計算される。

ソフトウェアは外部装置側の下記作用を始動させるよう
にリレー接点出力を制御する。

１、発電機電圧を上げる ２、発電機電圧を下げる ３、発電機速度を上げる ４、発電機速度を下げる ５、スイッチング装置を閉路させる ６、シンクロナイザ−の動作中に検出された問題を告示
する シンクロナイザ−は５通りのモードで動作できる。即ち
、“オートマチック”オペレーター統括”デッド・バス
”オート／スタンバイ”、及び“バス・ツー・バス”モ
ードである。

モード選択は多くの場合にユーザー側が調達する外部セ
レクター・スイッチによって行われる。

“オートマチック”モードにおいては、電圧界／降及び
速度論／減制御出力が比例制御アルゴリズムに従って作
用する。比例制御アルゴリズムは出力リレーの作動時間
（またはデユーティ−・サイクル）を調整する。リレー
のデユーティ−・サイクルは実測可変値と設定値の差に
比例する。

フロント・パネルのトグル・スイッチを利用して差の極
性を特定し、次いで比例制御アルゴリズムにより昇降い
ずれのパルスを出力すべきか、また昇降の幅はどの程度
かを決定する。規定の電圧及び周波数条件が満たされ、
グリッドと発電機の位相関係が適正なら、スイッチング
装置を閉路させる出力が与えられる。処理アルゴリズム
は両波形が同相関係となる進行度を求め；位相差を測定
し両波形が正確に同相関係となるまでの残された時間を
計算する。位相がオーバラップ状態のままである時間が
遮断器閉路時間Ｔ　に等しければリレｆ −ＲＬＢが作動する。このリレーの作用下にスイッチン
グ装置が接続を完成させる。

オペレーターが制御ループに介入する場合、システムは
“オペレーター統括”モードで動作する。自動制御アル
ゴリズムに伴なってオペレーターが制御ループの一部と
なることができる。この動作モードではシンクロナイザ
−が比較的受動的な役割を演じ、電圧または周波数を調
整するために制御信号を出力することはなく、オペレー
ターが手動調整手段によって規定の電圧及び周波数差を
満足させねばならない。ただし、電圧及び周波数がそれ
ぞれに規定された偏差範囲内であればシンクロナイザ−
がこれを指示する。この動作モードにおいてもシンクロ
ナイザ−は“オートマチック”モードと同じアルゴリズ
ムを実行してスイッチ閉成信号を出力する適正な時点を
計算する。しかし、制御リレーが作動してスイッチ閉成
を指令する前にオペレーターも前記計算された時点を中
心とする一定時間枠内でスイッチを閉成させねばならな
い。

“オートマチック′モードにおいても“オペレーター統
括”モードにおいても、フロント・パネルの表示装置は
発電機周波数を表示する。スイッチング装置が正しく閉
成したのち、同じ表示装置がスイッチ開成に要した実時
間を表示する。ソフトウェアはまたスイッチング装置が
閉成しない場合及び最少時間に亘って閉成状態を維持し
ない場合、これを検知する。正しく閉成しなければ、こ
れは致命的なエラー状態であ；ｈ．フロント・パネルの
表示装置にエラー・コードが表示され、シンクロナイザ
−の問題を意味する接点開成が出力される。この種のエ
ラーはシンクロナイザ−を“ロックアウト”状態にする
。このロッアウト状態はフロント・パネルのインデイケ
ータ−によって指示される。ソフトウェアは運転再開の
ためいったんパター・ダウンしてから再び給電すること
によりシンクロナイザ−をリセットしなければならない
状態となる。

本発明は“デッド−バス”モードをも可能にする。この
動作モードでは、グリッド電圧が閾値以下に低下し、最
少時間に亘ってこの状態のままであれば、直ちにスイッ
チ閉成信号を出力する。

グリッド電圧が閾値を超えて上昇すると遅延タイマーが
全遅延時間にリセットされ、グリ・ンド電圧が再び閾値
以下に低下するとタイミングが再開される。

“オート／スタンバイ”モードもある。この動作モード
では、シンクロナイザ−はスイ・ソチング装置を閉成さ
せる最終指令が抑止されることを除けば正規のオートマ
チック・モードで機能する。

即ち、シンクロナイザ−は実際の閉成指令リレーが行う
作用を模倣する補助リレーを作動させる。

このモードにおいては、すべての条件が安定かつ充足状
態にあることをオペレーターが確認するまで自動同期化
シーケンスを“抑制”することができる。前記状態が達
成されると、オペレーターは再びオートマチック・モー
ドに切り換えることができ、シンクロナイザ−が常規の
動作を再開し、スイッチ閉成指令信号を送る。

（以　　下　　余　　白） 常態では発電機から来る入力信号が他のパスカラ来る“
バス・ツー・バス”モードも可能である。この動作モー
ドは“リング・バス”構造の両端を接続するのに利用で
きる。“リング・バス”構造においては周波数こそリン
グ−バスの両端で同じであるが、位相角関係は経時的に
変化する。

オペレーターは位相角差の大きい及び極性、許容電圧差
の大きさ及び極性、及び遅延時間に関して設定値をプロ
グラムする。両電圧波形は全遅延時間に亘って規定の限
界内でなければならない。遅延時間が切れると、スイッ
チが閉成する。

操作パラメーターはシンクロナイザ−の基本ハードウェ
アに取り付けてその一部とすることができる追加ハード
ウェアを介してプログラムされる。

本発明のシステムは外部テスト装置との通信を可能にす
る。この通信は一連の並列信号ラインにより汎用直列チ
ャンネルを介して行われる。並列信号ラインはシンクロ
ナイザ−からの内部信号を搬送する一方、テスト装置か
らのテスト信号をシンクロナイザ−に注入する。シリア
ル通信チャンネルは指令及び回答メツセージを搬送する
。指令メツセージはシンクロナイザ−に種々の作用を行
うように命令した；ｈ．データを含む回答メツセージを
返すように命令する。

シンクロナイザ−が同期化機能を積極的に行わないとき
にバックグラウンド・タスクとして作用する自己テスト
・アルゴリズムも組み込まれている。自己テスト・アル
ゴリズムが正しく行われないと、“シンクロナイザ−・
トラブル”接点が作動してこの状態を告示する。

フロント・パネル装置からのセツティングのいずれか１
つまたは組み合わせ、または外部接点入力の組み合わせ
が不適正である場合、これを検知及び告示することがで
きる。不適正なフロント・パネル・セツティングの一例
として、スイッチ開成時間が大きすぎたり小さすぎたり
する場合がある。また、不適正な外部接点入力の一例と
して、それぞれの閉成時間が異なる複数のスイッチング
装置を同時に選択した場合がある。フロント・パネルの
数値表示を利用して原因を特定するエラー・コードを表
示することにより告示する。このようなエラー状態はシ
ンクロナイザ−が常規の動作を再開する前に手動で確認
しなければならない。

第６図はマイクロプロセッサ−ＭＣＰによる電圧整合作
用の態様を示すブロックダイヤグラムである。ライン５
及び６は電圧■、を表わす正弦波信号（ライン６）及び
電圧ｖ６を表わす正弦波信号（ライン５）をそれぞれ入
力する。各信号は整流回路ＲＣＴ２、ＲＣＴＩによって
絶対値に変換される。出力されるリップルはフィルター
ＦＬＴによって除去され、ＤＣ信号（ライン６′５′）
はデジタル形式に変換される（Ａ／ＤコンバーターＡＤ
２、ＡＤ　１）。２つのデジタル信号■１、Ｖ２（ライ
ン８．７）がＳＵＢにおいて減算されて差信号ｄ＝　（
Ｖｌ−Ｖ２）が形成される。

この信号は時点Ｔ、２Ｔ、３Ｔ、・・における各デユー
ティ−・サイクルの開始時点においてライン１９０によ
って制御されるサンプリング回路ＳＭＰに送られる。た
だし、Ｔは周期の長さである。

従って、サンプリング回路は偏差ｄのサンプリングを開
始し、出力（ライン４０）において進行中のｎ番目の周
期Ｔに対応のサンプルｄ　を得る。

即ち、長さＴの新しい周期ごとにライン４０を介してサ
ンプルｄ＝（ｖｌＩｌ−ｖ２１１）カ得うレル。

これは周期Ｔのクロック・サイクルの設定及び利用を含
めてマイクロプロセッサ−がデータ検索及びデータ処理
を行う過程で行なわれる。従って、■　及びｖ２ｏはｄ
ｎサンプリングと同時に微分のｎ ためにＳＵＢに送られる瞬間値である。ｄ　は整合させ
るべき両電圧間の瞬間偏差を示す現時点サンプルである
。ｄ　はライン４０によって第１コンパレーターＣＭＰ
に送られ、該コンパレーターにはサイル４１を介して整
合のための許容偏差限界■、が入力される。この限界を
超えない限；ｈ．コンパレーターの出力ライン８１から
整合を肯定する、即ち、発電機電圧の修正を求めないロ
ジックが出力される。同様に、ライン４０はライン４２
を介して第２コンパレーターＣＭＰの入力と接続し、ラ
イン４１を介してゼロ基準を示す限界値が前記第２コン
パレーターＣＭＰに入力する。従って、ライン４２から
の入力値がライン４３のゼロ基準よりも大きいか小さい
かによってライン４０の偏差ｄ　の極性が示される。第
２コンパ−レ−ターの出力ライン８２のロジックにおけ
る極性がライン８１に関する限界値のロジックと整合す
れば、ＡＮＤ装置は“整合”が成立し、発電機電圧を修
正する必要がないことをライン８３を介して示唆する。

従って、電圧コントローラー・ブロック８０はその出力
ライン２から励磁装置ＥＸＣに対する制御信号を出力す
ることを抑止される。

さもなければ、ライン８３がブロック８０の作動を可能
にする。両コンパレーター、及びブロック８０に至る出
力ライン８３を有するＡＮＤ装置の作用は第６Ａ図に示
した通りである。該図にはレベルＭｌ（限界ＬＭＴ１よ
りも高く、正）、レベルＭ２　（ＬＭＴＩ以下、ただし
正）、レベルＭ３（負限界ＬＭＴ２よりも小さく、正）
及びレベルＭ４　（ＬＭＴ２よりも大きい値）における
４通りのｄ　を（サンプルｎに関して）示した。第１コ
ンパレーターは絶対値においてこのサンプルが状ｉ’５
２（Ｍｌ、Ｍ４）にあるか（Ｍ２、Ｍ３）にあるかを検
出し、第２コンパレーターは（Ｍｌ、Ｍ２）か（Ｍ３、
Ｍ４）かを検出する。加算することによってライン８３
はこのサンプルが整合のための許容誤差範囲を画定する
２つの限界値ＬＭＴ　１及びＬＭＴ２の間にあるか外側
にあるかを、従って、ブロック８０からライン２を介し
て行なわれる制御が必要かどうかを知る。

ライン８３がそれを許すなら、偏差ｄ　に従って発電機
電圧を修正する。■ｌｌｌ＞Ｖ２□か■Ｉｎ＜　Ｖ　２
□かはライン４０．４２．４４．７５から極性検知回路
ＰＤによって検知される。検知された符号はコントロー
ラー・ブロック８０が発電機電圧を上げるか下げるかを
判断するライン７６へ出力される。もし偏差が“正”　
（ＬＭＴ　１以上、■１１Ｉ〉■２ｒｌ）なら発電機電
圧がグリッド電圧より低いことを意味するから修正に電
圧“増”が必要とな；ｈ．偏差が“負”なら逆に電圧“
減”が必要となる。修正量はライン４４を介して許容範
囲コンパレーターＷＣＰによって算出される。ＷＣＰは
それぞれが連続する許容範囲の１つを画定する２つの限
界値（ＴＨＩ、ＴＨＩ−）、（ＴＨ２、ＴＨ２−）、・
・を有する複数のコンパレーターＣＭＰを含む。これら
の限界値は入力における偏差ｄ　のサイズと関連性を有
する。それぞれのレベルにおいて、それぞれのコンパレ
ーターがライン７８を介して対応のパルス幅発生器を作
動させる。

パルス幅Ｗ１、Ｗ２、Ｗ３、・・はそれぞれ制御周期内
での有効制御時間、即ち、デユーティ−・サイクルを表
わす。従って、出力ライン７８のうち（ｗｃｐ内の作用
コンパレーターからの）出力ライン７８がライン４４の
サンプルｄ　のサイズと関連するパルス幅Ｗ１、Ｗ２、
Ｗ３、・・Ｗｎを有するｎ個のパルス幅発生器ＰＧＮＩ
、ＰＧＮ２、ＰＧＮ３、・・のうちの対応のパルス幅発
生器を作動させる。前記関連比例関係であることが好ま
しい（各デユーティ−・サイクルにおける制御信号と偏
差との比例関係は後述する速度制御についても同様であ
る）。従って、Ｗｌ、・・またはＷｎによって与えられ
る時間内で、即ち、デユーティ−・サイクルＴ内でブロ
ック８０はサンプルされた偏差ｄ　に呼応して発電機電
圧を上昇またけ降下させる。このことは第６Ｂ図の曲線
で示す通りである。第６Ｂ図にはライン４４の偏差ｄ。

の幾つかの範囲について、かつそれぞれの極性ごとに、
限界値（ＴＨＩ、ＴＨ１′）、（ＴＨ２、ＴＨ２Ｎ、（
ＴＨ３、ＴＨ３′）、・・などによって画定される許容
範囲に応じたＷｌ、Ｗ２、Ｗ３、・・などと対応する幾
つかの段階を示した。

状況としては限界ＬＭＴＩ以下（負極性）であるか限界
ＬＭＴ２以上（正極性）であるかのいずれかである。許
容範囲Ｗｌ、Ｗ２、Ｗ３、・・は偏差の絶対値が限界を
超えると（縦軸に沿って）次第に高くなる。従って、こ
の様な長さ（Ｗｌ、Ｗ２、Ｗ３、・−）に対して対応の
デユーティ−・サイクル（それぞれライン９０を介して
供給される周期Ｔのクロックに信号で始まる）に負の偏
差ならＬＭＴ　１に向かって上昇させ、正の偏差ならＬ
　Ｍ　Ｔ　２にむかって降下させることによ；ｈ．デユ
ーティ−◆サイクルごとにサンプルｄ　を、制御がライ
ン８３のロジックとはならない整合域に近づける。本発
明のシステムでは、発電機及びグリッドの電圧偏差が初
期周期Ｔにサンプルｄ　の偏差によって確認される。各
サンプルはライン７９の１つに現われる幅Ｗ＋の対応パ
ルスの発生と一致するから、対応の周期Ｔのうち時間Ｗ
ｉの部分において制御の判断を下す。従って、連続する
デユーティ−・サイクルのそれぞれにおいて、ライン２
は同じ段階で比例制御指△■Ｃを出力して発電機電圧を
上昇または降下させる（ブロック８０が制御されている
場合には出力しない）。

第６０は第６Ａ図と同様の図であるが、ここでは基準（
軸ＯＸ）としてのグリッド・ライン電圧レベル（通常は
１２０Ｖ）を中心とする許容整合域（＋△Ｖ　及び−△
ｖＬが通常子／〜５■まし たはそれ以下）のほかに、電圧制御が可能な上限ＵＬ及
び下限ＬＬをも示している。発電機電圧制御を縦軸（Ｙ
１０Ｙ２）で示しである。第６Ｄ図は（作用点ＰＯから
作用点Ｐ１への）手動調整が行われる低電圧域からの発
電機電圧制御動作を示す。低電圧域は発電機電圧下限Ｌ
Ｌによって画定され、この域に続くのが（点Ｐ１から始
まる）第６図に関連して説明した“自動”調整域である
。

順次幾つかのｄ　サンプリング及び△■Ｃ修正を行うこ
とによ；ｈ．点Ｐ８において所期の整合域に入る。図示
例ではグリッド基準電圧−△■となるように（斜線で示
す）整合域を選択している。

第６Ｅ１図は第６図のブロック８０の機能を示すブロッ
クダイヤグラムである。ライン７９は（サンプリング回
路ＳＭＰのライン１９０′と同じ時間Ｔのタイマーによ
ってライン１９０から繰り返し起動される）デユーティ
−・サイクル回路ＤＵＣの単一人力に集中し、ライン７
９の入力に伴ない、出力に現われる長さＷｉ（ライン７
９の特定パルス幅）のパルス信号の作用下に、電圧制御
出力回路ＶＯｃ、がこの周期Ｗｉにおいて電圧を上昇さ
せるか、または電圧制御回路ＶＯＣ２が前記周期Ｗｉに
おいて電圧を降下させることができる。ＶＯＣＩかＶＯ
Ｃ２かはライン７６の極性によって選択される（第６図
）。昇厚または降圧制御信号がライン１９２に現われ、
ゲ、トＧＴがライン８３によって作用可能な状態に切り
換えられると制御信号がライン２に転送される。第６Ｅ
２図はサンプルｄ　（曲線（ｂ））がデユーティ−・サ
イクルの連続する周期Ｔ、２Ｔ、３Ｔに亘ってパルス幅
信号に変換される態様を曲線で示す。

速度整合に関連して以下に述べるように、発電機及びグ
リッド・ライン周波数に関する周波数信号と共に離散型
の修正制御信号も利用される。

第７図に示すように、（発電機に関連する）ライン１１
及び（グリッドに関連する）ライン１２の方形波電圧信
号は別々にカウント回路に転送され、カウント回路は立
ち上がりエツジの出現で起動され、立ち下がりエツジの
出現で停止され、ラッチされ、クリアされる。即ち、そ
れぞれの回路は久方形波パルスによってセットされる立
ち上がりエツジ検知器ＲＥＤ及び出方形波パルスによっ
てセットされる立ち下がりエツジ検知器ＦＥＤを含む。

Ｑ出力において、ＲＥＤがカウンターを起動し、ＦＥＤ
がこれを払い、ラッチＬＴＣにカウントをラッチする。

従って、ライン１２に呼応してライン１０２が連続する
カウント・・Ｃｎ。

Ｃｎ＋１、・・を出力し、同様にライン１１に呼応して
ライン１０１が連続するカウント・・Ｃｍ。

Ｃｍ＋１、・・を出力する。減算回路ＳＵＢはラッチさ
れたこれら２組のカウント列の互いに並列関係にあるカ
ウント間の差：　　（Ｃｎ−Ｃｍ）＝ｄ；　（Ｃｎ＋Ｉ
　　Ｃｍ＋１）　＝ｄｎ＋１　”　’などをライン１０
３に出力する。次いで（第６図に示したような）サンプ
リング回路ＳＭＰが（第６図に示したような）ライン１
９０′に現われるトリガー・クロック信号に従って、長
さＴの新しい周期ごとにサンプルを提供する。極性はラ
イン１０３．１０４からＰＤにおいて検知され、符号が
ライン１０に現われ、周波数コントローラー１１５に入
力される。ブロック１１５は第６図のブロッック８０と
同周であ；ｈ．第６Ｅ１図に図示されている。従って、
ライン１１０の符号に応じてブロック１１５はライン１
９０によって時定される周期ごとにライン１を介して速
度を加減する。

これは第６図に示したような許容範囲コンパレーターｗ
ｃｐにおいて許容範囲を選択するサンプルｄｎ＝　（Ｃ
ｎ−Ｃｍ）の大きさによってコンディショニングされる
。ここでも限界値（ＴＨＩ、ＴＨ１′）、（ＴＨ２、Ｔ
Ｈ２′）、・・・が複数のパルス幅発生器ＰＧＮＩ、Ｐ
ＧＮ２、・・・ＰＧＮｎの１つへの選択可能な出力ライ
ン１０８を決定し、パルス幅発生器はライン１０９によ
って幅がＷｌ、Ｗ２、Ｗ３、・・・Ｗｎの複数の選択可
能なパルスの１つを搬送する。ブロック１１５はライン
１９０によって起動されたのち、選択表れた幅Ｗｉのパ
ルスに応じたデユーティ−・サイクルを持つ。これは第
６図にも示した。

ブロック１１５を作動可能にするため、ライン１０３の
サンプルが第６図に示したのと同様の態様でライン１０
５．１０６によって２つのコンパレーターに伝送される
。一方のコンパレーターには周波数ＦＬをライン１０５
と整合させる際の許容限界を表わす閾値がライン１１６
を介して入力され、他方のコンパレーターにはライン１
０６の入力の極性をマークするゼロ基準がライン１１７
を介して入力される。両コンパレーターからのライン１
．１１．１１２の２つの状態が整合関係にあるかどうか
をＡＮＤ装置がチエツクし、（もし整合関係が成立して
いるなら）ライン１１３を介してブロック１１５に制御
を“抑止する”ロジックが入力され、さもなければ制御
を“可能にする”ロジックが入力される。これは電圧コ
ントローラーまたはブロック８０に関して第６図を参照
して説明したのと全く同じである。同様に、（タービン
の調速器に対して）ライン１を介して出力される制御信
号の大きさはライン１０８間で選択せれるＷ＋（デユー
ティ−・サイクルにおける最大周期Ｔの一部分であるラ
イン１０９で伝送されるパルスの幅）に応じた制御の長
さに交換される。

第６図に示した電圧整合と対立するものとしての第７図
の周波数整合についても、第６Ａ１６Ｂ１６Ｃ，６Ｅ１
及び６Ｅ２図に沿って説明したのと同じことが言える。

第８図は遮断器閉路に関するブロックダイヤグラムであ
；ｈ．（同期化に際して）遮断器閉路を指令するのに伴
なう種々の作用を説明するのがその目的である。ライン
１４．１５の２つの信号がＡＮＤ演算処理され、双方の
波の“オーバーラツプ”範囲が第７図のライン１１．１
２と連携する方形波幅検出回路と同様のオーバーラツプ
検出回路に入力される。立ち上がりエツジが立ち上がり
エツジ検出器ＲＥＤをセットし、立ち下がりエツジが立
ち上がりエツジ検出器ＦＥＤをセットする。

その結果、カウンターがＲＥＤのＱ出力によって起動さ
せられ、ＦＥＤのＱ出力がカウントをラッチし、ＣＮＴ
を払う。（パルスｎ、、−ｎ＋１、ｎ＋２における）オ
ーバーラツプ範囲ＡＢを表わすカウントの形でサンプル
Ｃｎ−１、Ｃｎ５Ｃｎ＋１がう・ｒン］、２０に出力さ
れる。各サンプルはライン１２１を経て遅延ラインを通
；ｈ．出力される遅延サンプル（Ｃｎ−１）がＳＵＢに
おいて現時点サンプル（Ｃｎ）から減算される。その結
果、ライン１２３に両波形間の“オーバラップ”位相の
増大（または縮小）率を表わす偏差ｄ＝（Ｃｎ−Ｃｎ−
１）が得られる。ゼロ閾値を有するコンパレーターＣＭ
ＰＩがライン１２４に関連の極性を出力し、オーバーラ
ツプが増大傾向にあるか縮小傾向にあるかを指示する。

もし正なら、即ち、増大傾向なら、時間経過と共に“一
致”状態に近づくことを意味し、ライン１２４はライン
３による閉路操作を゛割り込み可能にする”ロジックを
出力する。逆の場合にはライン１２４が制御を”禁止す
る” ライン１２３はライン１２５を介して除算回路ＤＶＤと
接続し、該除算回路にライン１２６を介して入力される
分子は同相関係が成立するまで最大パルス幅（またはオ
ーバラップ）のままである。実際には、位相が一致した
時点で最大パルス幅は正弦波の半周期となる。除算の結
果はライン１２７に出力され、一致時点から各時点ｔｎ
、ｔｎ＋１、ｔ　ｎ＋２までの時間を示す。遮断器回路
時間Ｔ　を閾値とするコンパレーターＣＭＰ２はｆ ライン１２７の各時点ｔｎ、ｔｎ＋ｌ、ｔ　ｎ＋２が閉
路時間と一致するとこれに反応し、ライン】２９を介し
て遮断器閉路指令を出力する。ＡＮＤ装置は妥当な極性
（制御操作割り込み可能）であるかどうかについてライ
ン１２４をチエツクする。

さらに２つの入力がＡＮＤ演算処理される。即ち、電圧
整合を確認するライン１３０からの入力（第６図、ライ
ン８３）と、周波数整合を確認するライン１３１からの
入力（第７図、ライン１１３）である。ＡＮＤ装置への
４つの入力がすべて１であれば、閉路指令としてロジッ
ク１がライン４に出力される。

第９図は第１図のＡＮＤ装置による発電機バス・ライン
ＢＬ及びグリッド・ラインＧＬの方形波間最大オーバラ
ップの誘導を示す波形図である。

曲線（ａ）、（ｂ）は正弦波、曲線（ｃ）、（ｄ）はこ
れにそれぞれ対応する方形波である。曲線（ｅ）は方形
波をＡＮＤ演算処理した結果を示す。

オーバーラツプは一致の時点で最大となるまで増大し、
一致から１８０°ずれた時点でゼロとなるまで縮小する
。曲線（ｆ）は正勾配を画いて直線的に増大し、一致か
ら遠ざかるに従って縮小するオーバラップを示す。曲線
（ｇ）は前記曲線（ｆ）に一致時点から予測される有効
な遮断器閉路に必要な遮断器閉路時間を記入したもので
ある。（１８０°位相ずれにおける非一致時点ｔｎｃで
ある）。

第１０Ａ乃至１０に図はマイクロコンピュータ−ＭＣＩ
’の動作ステップを示すフローチャートである。

第１０Ａ図から明らかなように、本発明のシステムは２
０１における初期設定と５ｅｌｌ　Ｔｅ＋Ｉ　”でスタ
ートする。次いで２０２において、フロント・パネル・
セツティングを走査し、次いで２０３においてすべての
セツティングが妥当かどうか質問する。２０３における
質問の結果がＮｏなら、２０４においてシステムがＥｒ
「ｏ「を告示し、スタートに戻る。２０３における質問
の結果がＹＥＳなら、２０５においてモード制御入力を
走査し、次いで２０６においてすべての制御入力が妥当
かどうかをひつもんする。２０６における質問の結果が
Ｎｏなら、２０７においてＥｒｔｏｔを告示し、２０５
に戻る。２０６における質問の結果がＹＥＳなら、２０
８においてテスト・プラグを走査し、２０９においてテ
スト・プラグが挿入されているかどうかを質問する。２
０９における質問の結果がＮｏなら、２１０において遮
断器が閉路しているかどうかを質問する。２１０におけ
る質問の結果がＹＥＳなら、２０２に戻る。２１０にお
ける質問の結果がＮＯなら、システムは第１０Ｂ図のＢ
に進む。２０９における質問の結果がＹＥＳなら、シス
テムは第１０１図のフローチャートの八に進む。

（以　　下　　余　　白） 第１０Ｂ図のフローチャートは第１０Ａ図の２１０にお
ける質問の結果がＮｏの場合にＢからスタートする。Ｂ
から２１１に進み、モードが“Ａｕｔｏ”か“Ａｕｔｏ
−３ｌｘｎｂ７”かを質問する。もしＹＥＳならフロー
チャートは第１０Ｄ図のＣに進む。もしＮｏならば２１
２において採用モードが“Ｄｅａｄ　Ｂｕｔ“かどうか
を質問する。もしＹＥＳなら、フローチャートは第１０
Ｇ図のＤに進む。２１２における質問の結果がＮｏなら
、２１３においてモードが“Ｂｕｔ−１ｏ−Ｌ＋”かど
うかを質問する。

もしＹＥＳなら、システムは第１０Ｈ図のＥに進む。も
しＮＯなら、２１４においてモードが”Ｏｐｅ＋ａｔｏ
＋　Ｓｕｐ＋＋ｖｉ＋ｅｄ　”モードかどうかテストさ
れ、ＹＥＳならばフローチャートは第１ＯＪ図のＫから
使用される。もしＮｏならば２１５において″Ｍｘｎｕ
ｉビモードを入力しなければならないとの結論に達する
。次いで第１０Ａ図の２０２の手前下に戻る。

第１０Ｃ図において、Ｃは第１０Ｅ図の２３２から来る
。次いで２１６において電圧差がＯＫかどうかをチエツ
クする。ＹＥＳなら、２１７において“△Ｖ　　ＯＫ″
ランプを点灯し１．セツティングＯＫの状態となる。こ
こでシステムは第１０Ｄ図のＧに進む。２１６における
チエツクの結果がＮｏなら、２１８において発電機電圧
が低すぎるかどうかをテストする。もしＮｏなら、２２
０において高すぎるかどうかを質問する。それでもＮｏ
なら、システムは２１７に戻る。２１８におけるテスト
の結果がＹＥＳなら、２１９において“昇圧”指令を送
信し、第１０Ａ図のＦに進む。

２２０における質問の答えがＹＥＳなら、２２１におい
て“降圧”指令を送信し、第１０Ａ図のＦに進む。

第１０Ｄ図は第１０Ｃ図の２１７に続くＧからスタート
する。２２２において、周波数差〈ｏ。

０２Ｈ２かどうかを確認する。ＹＥＳなら２２３におい
て加速または減速“キツカー”指令を送信してから、シ
ステムは第１０Ａ図の２０２の手前のＦに戻る。２２２
における結果がＮｏなら２２４において発電機周波数が
低すぎるかどうかをテストし、ＮＯなら２２６において
高すぎるかどうかをテストする。２２４における結果が
ＹＥＳなら２２５において“加速”指令を送信してから
第１０　Ａ図のＦに進み、２２６における結果がＹＥＳ
なら２２８において“減速”指令を送信してから第１０
　Ａ図のＦに戻る。

第１０Ｅ図は第１０Ｄ図から続くＨでスタートする。最
初のステップ２２９において同相までの時間を計算する
。次いで２３０においてこの残り時間が遮断器閉路時間
に等しいかどうかを質問し、Ｎｏならば、システムは第
１０Ｃ図の入口に戻る。２３０における結果がＹＥＳな
ら、２３１において“Ａｕｔｏ−Ｓｔａｎｄｂｙ”モー
ドかどうかを質問する。ＹＥＳなら、５００ｒｒｆにセ
ットした“＾ｎｇｃＯに”　リレーを作動させ、システ
ムは第１０Ｃ図のＣに進む。２３１における結果がＮｏ
なら、２３３において５００　ｍ　ｓ　Ｂ＋ｅｘｋｅｒ
　ｃ、ｏｓｅ　　リレーを作動させる。次いで第１０Ｆ
図のフローチャートに入る。

第１０Ｆ図は１秒間時機して２３４からスタートする。

ここでは“＾ｎｌｉ−Ｐｕｍｐ　　ロックアウト状態と
なる可能性がある。公知のように、この状態が与えられ
るのは“エラー・コード”が表示された後、安全に再ス
タートするためである。シンクロナイザ−は状態では遮
断器ＳＷを閉路させる指令を送信する。この指令が送信
されてから、閉路を待つために通常は１秒間の遅延が設
定される。

接点ＣＴ１−１ＣＴ２　（第１図）はライン４を介して
遮断器が有効に閉路したかどうかをフィードバックする
。１秒間が経過しても遮断器が開路状態のままなら、シ
ステムは指令が行われなかったと結論する。　ｐｕｍｐ
ｉｎｇ”と呼ばれる幾つかの閉路の試みがなされるが、
このような試みが成功しなければ、システムはソフトウ
ェアの面で停止状態とな；ｈ．ロックアウト状態を示す
１エラー・コード”が表示される。２３５において遮断
器が閉路状態にあるかどうかを質問し、ＹＥＳなら２３
６において遮断器閉路時間を表示し、第１０Ａ図の２０
２の手前に戻る。２３５における結果がＮＯなら、２３
７において”Ａｎｔｉ−Ｐｏｍｐ　　Ｏツクアウト状態
に入；ｈ．エラーが告示される。５ＴＯＰがこれに続く
。

第ＬＯＧ図は第１０Ｂ図のフローチャートのＤからスタ
ートする。２３８においてグリッド電圧が下限以下であ
るかどうかを質問し、ＮＯなら２３９において５秒間に
セットされているタイマーをリセットし、次いで２４１
においてシステムが“Ｄｅａｄ　Ｂｕｉ”モードかどう
かを判定する。Ｎ。

なら第１．　ＯＡ図のＦに戻る。ＹＥＳなら、システム
は２３８に戻る。２４６における結果がＹＥＳなら、２
４２において”Ｂｔｅａｋｅｔ　ｃ、ｏｓｅ　　リレー
を５００ｍ５に亘って作動させる。次いで２４３におい
て１秒間時機させ、２４４において遮断器が閉路状態に
あるかどうかをチエツクする。ＹＥＳなら２４５におい
て遮断器閉路時間を表示し、第１０Ａ図に戻る。２４４
におけるチエツク結果がＮｏなら、２４６においてエラ
ーを告示し、“＾ｎｌｉ−Ｐｕｍｐ　　ロックアウト状
態に入る。

第１．　ＯＨ図は第１０Ｂ図のＥから続く。２４７にお
いて電圧差がＯＫかどうかをチエツクする。

Ｎｏなら、２４９において遅延タイマーがリセットされ
、２５０においてシステムが“Ｂ−１１１−１０−８口
Ｓモードかどうかを質問する。ＹＥＳなら２４７よりも
前に戻；ｈ．Ｎｏなら第１０Ａ図のフローチャートのＦ
に入る。ＹＥＳなら２４７においてシステムは角度差が
ＯＫかどうかをチエツクする。

ＮＯならば２４９に戻；ｈ．ＹＥＳなら２５１において
遅延時間が切れたかどうかについて遅延タイマーをテス
トする。ＮＯなら２５２において角度差を表示し、ＹＥ
Ｓなら２５３において“Ｂ＋ｅａｋｅ＋ｃ、ｏｓｅ　　
リレーを５００ｍ５に亘って作動させ、２５４において
１秒間時機してから遮断器が閉路したかどうかをチエツ
クする。２５５における結果がＹＥＳなら、２５６にお
いて遮断器閉路時間を表示し、第１０Ａ図のＦにおいて
２０２の手前に戻る。２５５における結果がＮＯなら、
２５７において“Ａｎｌｉ−Ｐｎｍｐ　　ロックアウト
状態には入；ｈ．エラーを告示し、５ＴＯＰとなる。

第１０１図は第１０Ａ図のフローチャートにおけるプラ
グが挿入されているかどうかのテスト（ステップ２０９
）の結果がＹＥＳのときにスタートする。第１０１図の
２５８においてテスト・ルーチンが開始され、２５９に
おいてシステムはテスト装置からのメツセージ完結を待
つ。次いで２６０において完全なメツセージが受信され
たかどうかを質問する。ＮＯなら２５９の旧に戻って完
結を待ち、Ｙ、Ｅ　Ｓなら２６１においてメツセージか
ら機能コードを抽出し、２６２において機能コードをデ
コードして特定されたテストを行う。

２６３において、テスト適用できるなら、テスト装置へ
の回答メツセージを送信する。ここでステップ２５９の
前に戻る。

第１ＯＪ図は採用モードがＯｐ＋＋ａｌｏ＋　５ｕｐｅ
ｒマ１ｓｅｄ　”モードかどうかの問い（２１４）に対
してＹＥＳの場合、Ｋからスタートする。先ず、第１Ｏ
Ｊ図のフローチャートの２６４において電圧差がＯＫか
どうかをテストし、ＮＯなら２６６において再度システ
ムがＯｐｅ＋ａｌｏ＋　５ｕｐｅｒｖｉｓｅｄ″モード
かどうかをテストする。ＹＥＳなら２６４の手前に戻る
。２６４におけるテスト結果がＹＥＳなら、周波数差が
ＯＫかどうかを質問する。ＮＯなら再び２６６を経て２
６４の手前に戻る。２６６におけるテスト結果がＮｏな
ら、システムは第１０Ａ図のＦに戻る。２６５における
結果がＹＥＳなら、２６７において同相までの残り角度
を計算し、２６８においてこの残り角度を中心として＋
／−５６の許容範囲を画定する。次いで２６９において
オペレーター向け″ｃ、ｏｓｅ１指令が許容範囲内で開
始されたかどうかを確認する。ＹＥＳなら、２７０にお
いて”Ｂ＋ｅａｋｅ＋　ｃ、ｏｓｅ　　リレーを５００
ｍ５に亘って作動させ、システムはＬにおいて第１０に
図のフローチャートに入る。２６９における結果がＮｏ
なら、２６４の手前まで戻る。

第１０に図は第１ＯＪ図の２７０に続き、２７１におい
て１秒間待ってから２７２において遮断器が閉路したか
どうかのチエツクを行う。２７２における結果がＮｏな
ら、“＾ｎｌｉ−Ｐｕｍｐ”ロックアウト状態に入；ｈ
．２７４においてエラーを告示する。２７２における結
果がＹＥＳなら、２７３において遮断器閉路時間を表示
し、次いで第１０Ａ図のＦに戻る。

以上に述べたように、遮断器ＳＷが閉じるごとに接点Ｃ
ＴＩ　（第５図）が最も新しい遮断器閉路時間の記録及
び表示を可能にし、予測される一致関係成立（第１０Ｅ
図の２３０）に基づいて閉路トリガー時点を計算する際
に前記最新遮断器閉路時間が最新値として使用される。

フローチャートに示したように本発明のシステムでは複
数の動作モードが使用される。そのうちの２つが“Ｄｅ
ａｄＢｕｓ”　モードと”　ＢＩｌｓ−１ｏ−Ｂｕ＋″
モードであ；ｈ．“Ｄｃｘｄ　Ｂａｔ”モードについて
は第１１図を、”　ＢＩｌｓ−１ｏ−Ｂｕｔ’モードに
ついては第１２図をそれぞれ参照しながら以下に説明す
る。

第１１図では、第１図に示したグリッド・ラインＢＬが
“デッド・バス”、即ち常態時の電圧を失ったラインで
あると仮定する。この場合、本発明のマイクロコンピュ
ータ−をベースとするデジタル・シンクロナイザ−はバ
ックアップ電源の一部として作用し、発電機及びそのバ
ス・ラインＧＬはグリッド・ラインＢＬによる正常運転
を回復するためデッド・バスに接続される予備電源とし
て使用される。本発明のシステムはＢＬラインが本当に
デッド・バスなのかどうかを検知するが、そのために電
圧を降下させ、すべての割り込み可能条件が満たされた
ら遮断器を閉路させて接続を達成するのに充分な時間を
確保する。（ライン６に必要な電圧を破線で示した）。

説明の便宜上、第５図の場合と同じライン５．６を発電
機ラインＧＬ及びグリッド・ラインＢＬとしてそれぞれ
使用する。第１１図にはこの他に、整流器ＲＣＴＩ、Ｒ
ＣＴ２、低域フィルター（ＦＬＴ）、そのラインＦＭ　
　６−１及びＡ／ＤコンバーターＡＤＩ、ＡＤ２をも示
しである。リード線７．８は第６図の場合と同様である
。ライン８の電圧ＶＢはグリッド・ラインを発電機バス
に接続しなければならなくなる下限電圧を閾値（ライン
１３２）とするコンパレーターＣＭＰに入力される。即
ち、デッド・バスであることの条件がこのコンパレータ
ーによって確認されたからである。その場合、コンパレ
ーターは遮断器閉路操作の“割り込み可能”信号をライ
ン１３３に出力する。（予備電源としての発電機からの
ライン７を介して）電圧ＶＡが下限値ＬＬ（ライン１３
４）を閾値とする一方のフンパレータ−ＣＭＰ及び上限
値ＵＬ（ライン１３５）を閾値とする他方のコンパレー
ターＣＭＰにそれぞれ供給され、電圧ＶＡがこれら上下
限値の間なら割り込み可能となる。即ち、電圧ＶＡがこ
の上下限値の間なら、それぞれの出力ライン】３６．１
３７が割り込み可能となる。ライン１３３．１３６．１
３７が整合するとＡＮＤ装置がこれに応答してライン１
３８による割り込みを可能にする。その結果、フリップ
フロップＦＰがセットされ、そのＱ出力から（クロック
信号を供給される）カウンターＣＮＴを始動させ、カウ
ンターＣＮＴはライン１３８によって始動させられた瞬
間からカウントするが、ライン１３８の“割り込み可能
条件”が消えると（ライン１３８゛によって）ゼロ・カ
ウントにリセットされる。ただし、この割り込み可能条
件がライン１３９によって閾値としてコンパレーターＣ
ＭＰに入力される遅延カウントとライン１４０のカウン
トが整合するまで持続すると、コンパレーターはライン
１３８のこのような割り込み可能条件の持続効果を検知
し、ライン４を介して遮断器閉路指令を出力する。

第１２図及び第１３図は“Ｂｕｄ−１ｏ−Ｂｕｄ”モー
ド動作を示す。ここではマイクロプロセッサ−を用いて
同じ周波数（ｆｌ＝ｆ２）の電圧を有すると仮定した（
第１及び第２グリッドの）２本のバスＢＵＳＩ、ＢＵＳ
２を接続する。ライン６９．７０は第６図のライン５．
６と同様に各ラインの電圧を表わす正弦波を入力してい
る。第６図の場合と同様に、これらの正弦波は絶対値回
路ＲＣＴ１、ＲＣＴ２、低域フィルターＦＬＴ及びＡ／
ＤコンバータＡＤＩ、ＡＤ２を通過したのち、それぞれ
ライン９８．９９に対応の電圧ＶＢＩ、ＶＢ２として現
われる。（上限値ＵＬ、下限値ＬＬをそれぞれ閾値とす
る）２つのコンパレーターにライン９８が入力し、一方
のフンパレータ−についてはライン１４１に、他方のコ
ンパレーターについてはライン１４２に、比較結果であ
る割り込み可能条件が出力され、これがＡＮＤ装置１４
３に入力され、ＡＮＤ装置はライン１４４に出力する。

同様に、同じ上下限値ＵＬ、ＬＬを閾値とする２つのコ
ンパレーターがライン９９に応答してライン１４５．１
４６にそれぞれ割り込み可能条件を出力する。これもま
たＡＮＤ装置１４３に入力される。ライン９８の電圧Ｖ
ＢＩが上限値ＵＬよりも低く、下限値よりも高く、これ
と同時にライン９９の電圧ＶＢ２についても同様なら、
ライン１４４は割り込み可能となる。両電圧ＶＢＩ、Ｖ
Ｂ２が（減算回路ＳＵＢにおいて）減算され、差がライ
ン１４７に出力される。

第５図のライン５．６の信号と同様にライン６９．７０
の両正弦波が処理されて（ライン１１．１２に現われる
のと同様の）方形波とな；ｈ．ＡＮＤ装置は（ライン１
３．１４．１５の場合と同様に）両方形波間のオーバー
ラツプを示すパルスを形成する。（第８図のライン１５
上に示したように）ここではライン１４８上に、一致点
に向かって、または一致点から遠ざかる方向に次第に幅
が変化する連続パルスとしてオーバーラツプを図示しで
ある。立上がりエツジ（検出器ＲＥＤ）でカウントが開
始され、立ち下がりエツジ（検出器ＦＥＤ）で停止され
る。カウンターがＲＥＤのＱ出力によってセットされ、
ＦＥＤのＱ出力によってカウントがラッチされると同時
にクリアされることは既に述べた通りである。カウント
結果はそれぞれがサンプルを形成する一連のカウント群
、例えばＣｎ、としてライン１４９に現われる。ライン
１４９は位相はずれ回路ＰＤＣに入力されて位相ずれ角
度に変換される。この変換には分子としてライン１４９
からＣｎを、分母としてライン１５０から一致と同時に
到達する最大カウントＣｍａｘを入力される除算回路Ｄ
ＶＤを利用する。次いでライン１５１により結果に１８
０が乗算されて】８０×Ｃｎ／Ｃｆｆ１Ｉｘが形成され
る。減算回路ＳＵＢは位相ずれ角度に相する差（１８０
−１８０ｘＣｎ／Ｃｍ５ｘ）を形成し、ライン１５２に
出力する。

第１３図に示すように、ライン１４４が第１２図からＡ
ＮＤ装置に入る。第１２図からのライン１４７はロジッ
ク出力において最小電圧偏差を画定する閾値（ライン１
５３）と、ライン１５６において正極性（即ち、電圧差
が増大）を示唆する閾値（ライン１５４）をそれぞれ有
する２つのコンパレーターに入る。この２つのコンパレ
ーターの出力が割り込み可能になると、それぞれのロジ
ック信号が第１３図のＡＮＤ装置に入力される（ライン
１５５．１５６）。位相ずれ信号を搬送するライン１５
２は所与の位相はずれ値（ライン１５７）と、所与の極
性（ライン１５８）をそれぞれ閾値とする２つのコンパ
レーター入力する。

この両コンパレーターの出力（ライン１５９．１６０）
もまたＡＮＤ装置に入力される。先行の共通割り込み条
件によれば２本のバスは電圧についても位相についても
７遮断器により接続されて然るべきであるが、すべての
割り込み可能条件を充分長い時間に亘って接続させるよ
うにＡＮＤ装置の出力におけるライン１６１の割り込み
可能状態が長く持続しなければならない。従って、ライ
ン１６１は最初に現われる割り込み可能ロジックによっ
てセットされるとＱ出力によって（独自のタロツク信号
を有する）カウンターをスタートさせるフリップフロッ
プＦＰと接続し、カウント（ライン１６２）がコンパレ
ーターにおいて閾値としてライン１６３で入力される所
与の遅延と整合させられる。遅延が割り込み可能条件を
満たせば、ライン１６４が双方のバスの間で遮断器を閉
じる指令をトリガーする。

第１．４．１５及び１６図は”０ｐｅｒａｔｏｒ　５ｕ
ｐｅｔｖ口ｃｄ　”モードと呼ばれる本発明のシンクロ
ナイザー・システムの動作モードを示す。第１４図は既
に述べたように遮断器で相互接続される２本のバスの電
圧量位相はずれを表わす位相ずれベクトルφＤのベクト
ル図である。このベクトルは回転ベクトルであ；ｈ．ベ
クトルが適正な指令のための許容範囲内に来るのをオペ
レーターがモニターできるようにベクトルの回転がシン
クロスコープ上に表示される。論理的には、このように
ベクトルが前記許容範囲内に来た時点で位相は遮断器閉
路時間にオーバーラツプ変化率に応じた係数を乗算した
両だけ一致位置に先行するため位相角が占めるべき位置
を表わすようにシンクロナイザ−が計算した進みベクト
ル角変位ｉＥ　（ＡＡ）と正確に−致しなければならな
い。このベクトルは１８０゜位相はずれに相当する負の
縦座標とは反対側の正縦座標に沿った同相（０°）位置
の手前に位置する。位相ずれベクトルが（陰影で示す）
許容範囲に入ると遮断器閉路が可能になる。ＤＷは前記
許容範囲の中心を画定する理想的なＡＡ進み角の両側に
ある２つの偏差である。本発明では位相角がこの許容範
囲内に来ると自動的にこれを検知して割り込み可能信号
を出力する。従って、オペレーターはシンクロスコープ
をモニターしながら遮断器閉路を指令するため安心して
押しボタンを押せばよい。この操作が有効に作用するの
はベクトルφＤが許容範囲に入；ｈ．しかもこの範囲か
ら外れない場合に限られるからである。

第１５図は第５図及び第８図のライン１３．１４及び１
５と同様の信号ラインを、半周期ごとの可変オーバラッ
プ量を画定する変動幅パルス列を形成するため連携させ
たＡＮＤ装置と共に示す。

ライン１５は第８図の場合と同様に立ち上がりエツジ検
知器ＲＥＤ及び立ち下がりエツジ検知器ＦＥＤに入力さ
れ、（説明の便宜上同じ参照番号を使用するが、カウン
ターＣＮＴ、ライン１２０．１２３、コンパレーターＣ
ＭＰ　１及びライン１２４を介して）変化率が増大方向
であること、即ち、（Ｃｎ−Ｃｎ−１）＞　Ｏであるこ
とを示唆する割り込み可能条件を作成する。割り込み可
能条件はライン１２４を介して第１６図のＡＮＤ装置に
供給される。

オーバラップ変化率を表わす（ライン１２３からの）値
ｄ　はライン１７０を介して進み鉤針算回路ＡＣＣに入
力される。計算回路ＡＣＣは所与の比例係数Ｋによる第
１乗算器（ライン１７１）及び遮断器閉路時間Ｔ　に等
しい係数による第２＄Ｗ 乗算器からな；ｈ．ベクトルは遮断器の閉路に要する時
間だけ進められる。従って、出カライン１７３は第１４
図の線ＡＡを画定する。ライン１７３はそれぞれが許容
範囲角Ｄｗを（それぞれライン１７６．１７７を介して
）入力されるＳＵＢ及びＡＤＤ装置に入力され、出力１
７６．１７７においてＡＡ　”　＝ＡＡ−Ｄｗ及びＡＡ
’＝ＡＡ＋Ｄｗが得られる。また、ライン１２０′を介
してライン１２０からカウントＣｎがコンバーターＣＮ
Ｖに供給されて角度に変換されて位相ずれが求められる
。この回路は第１２図に示したものと同様であ；ｈ．式
も同様に１８０−１８０ＸＣｎ／Ｃｍａｘである。角度
で表わされる位相ずれφＤがライン１５２′で得られる
。

第１６図に示すように、ライン１７６．１７７は共にラ
イン１５２′の値を閾値とする対応のコンパレーターＣ
ＭＰに入力される。一方のコンパレーターはφＤ＞　Ａ
Ａ　＝の時にライン１８０を割り込み可能にし、他方の
コンパレーターはφＤ＜ＡＡ−の時にライン１８１を割
り込み可能にする。すべてのライン１２４．１８０．１
８１がロジック１ならＡＮＤ装置が１を出力する。別の
ＡＮＤ装置はこの出力をライン１９０のロジックと同時
に受信して電圧の整合（△Ｖ整合）を立証し、ライン１
９１のロジックと同時に受信して周波数の整合（△Ｆ整
合）を立証する。別設のＡＮＤ装置の“割り込み可能”
を意味刷る総合出力がライン１８２に現われる。”Ｏｐ
ｅ＋ａ＋ｏ＋　５ｕｐｅ＋ｙｉｓｅｄ″モードではオペ
レーターの予想が介入する。オペレーターはシンクロス
コープ上に然るべき状態（即ち、許容範囲内にあること
）を観察したら接点ＣＴ３を押す。これによって立ち上
がり検出回路ＲＥＤがセットされＱ出力線１８３を介し
てＡＮＤ装置に１を供給する。従って、もしライン１８
２．１８３が整合するとライン１８４が遮断器閉路のた
めの割り込み可能信号を送信する。要約すれば、一致に
近づきつつあり（ライン１２４）、位相ずれベクトルが
許容範囲内にあり（ライン１８０．１８１）、ライン１
８２にとって閉路を可能にするすべての条件が満たされ
た時に初めてオペレーターによる遮断器閉路が達成され
る。

【図面の簡単な説明】

第１図は、遮断器を介したバス・ラインとグリッド・ラ
インの相互接続を示す説明図である。 第２図は、第１図に示すような状況において電圧及び速
度の整合後、遮断器閉路を同期化するための公知のハー
ドウェア構成図である。 第３図は、第１及び第２図の遮断器に対する閉路時点を
決定する公知ハードウェア・アプローチを示す構成図で
ある。 第４図は、第３図の回路の動作を示す波形図である。 第５図及び第５Ａ図は、マイクロプロセッサ−を中心と
する本発明のシンクロナイザー・システムの全体的な構
成を示すブロックダイヤグラムである。 第６図は、第５図のシステムによる電圧整合を示すブロ
ックダヤグラムである。 第６Ａ図は、検出される電圧偏差サンプルの整合範囲を
画定する内側リミットを示す説明図である。 第６Ｂ図は、第６Ａ図に示すような偏差サンプルに基づ
くデユーティ−・サイクル制御のためのパルス幅選択を
示すグラフである。 第６Ｃ図は、図中に指示されている制御のための外側リ
ミットを示す第６Ａ図と同様の説明図である。 第６Ｄ図は、発電機を整合ゾーンにまで近づける態様を
示すグラフである。 第６Ｅ１図は、第６図の電圧出力ブロックを詳しく示す
ブロックダイヤグラムである。 第６Ｅ２図は、第６図との関連で任意の偏差サンプルを
電圧出力指令と関連させる態様を示すグラフである。 第７図は、第５図のシステムによる速度整合を示すブロ
ックダイヤグラムである。 第８図は、第５図のシステムによる遮断器閉路の決定及
び指令を示すブロックダイヤグラムである。 第９図は、第８図に示した回路の動作を示す波形図であ
る。 第１０Ａ図乃至第１０に図は、第５．６．７及び８図の
システムにおけるマイクロ・コンピューター処理を示す
フローチャートである。 第１１図は、“デッド・バス・モード”で発電機をデッ
ド・バスと接続するシステムを示す構成図である。 第１２図及び第１３図は、“バス・ツー・バス・モード
”で動作するように構成を変えた本発明のシステムを示
す構成図である。 第１４図は、シンクロナイザ−によって相互接続される
２本のラインの電圧間の位相ずれを示すベクトル図であ
る。 第１５図及び第１６図は、“オペレーター統括”モード
における本発明のシンクロナイザー・システムの動作ス
テップを示すブロックダイヤグラムである。

Claims (18)

【特許請求の範囲】
1. （１）発電機の出力電圧をグリッドの出力電圧と電圧及
   び周波数において同期させ、電圧及び周波数がほぼ一致
   すると遮断器を介して発電機からのバスをグリッドと接
   続するシステムであって、前記発電機出力電圧からその
   ひとつの極性を表わす第１方形波信号を求め、前記グリ
   ッド電圧からその同じ極性を表わす第２方形波信号を求
   める手段と； 前記第１及び第２極性信号間の可変時間長のオーバラッ
   プする状態を順次デジタル的に表す離散的な第３信号を
   得るため前記第１及び第２信号をＡＮＤ演算処理する手
   段と； 前記第３信号に応答してａ）デジタル的に 次々と連続する前記オーバラップ状態を減算して順次増
   分値を求め；ｂ）前記増分値から前記連続するデジタル
   信号の増分及び減分のいずれか一方を意味する符号表示
   を求め；ｃ）前記符号が増分を示すなら、前記増分値が
   得られるごとにこれに基づいて、時間長がほぼ最長とな
   る最後の瞬間が表われる時点をリアルタイムで計算する
   デジタル・コンピューターと； 遮断器閉路の前記最後の瞬間よりも前に指令信号をトリ
   ガーし、該指令信号を遮断器に送ってこれを閉路させる
   ことを特徴とするシンクロナイザー・システム。
2. （２）前記出力電圧に応答して前記出力電圧をそれぞれ
   表わす第４及び第５デジタル信号を出力する手段と； 前記デジタル・コンピューターが前記第４及び第５信号
   を減算することによって両者間の電圧偏差を表わす信号
   を出力することと； 前記デジタル・コンピューターが前記第１及び第２信号
   から周波数偏差を表わす信号、前記電圧偏差信号との関
   連において発電機に供給される電圧制御信号、及び前記
   周波数偏差信号との関連において前記発電機に供給され
   る速度制御信号を形成することにより、発電機を、電圧
   及び速度が同時に整合されるように制御して遮断器が閉
   路する前記最後の瞬間を出現させることを特徴とする請
   求項第１項に記載のシンクロナイザー・システム。
3. （３）前記電圧制御信号及び速度制御信号が対応の前記
   偏差に比例することを特徴とする請求項第２項に記載の
   シンクロナイザー・システム。
4. （４）少なくとも１基の発電機を少なくとも１つのグリ
   ッドに同期化するための請求項第３項に記載のシンクロ
   ナイザー・システムであって、発電機電圧をグリッド電
   圧以上または以下の電圧に設定したことを特徴とするシ
   ンクロナイザー・システム。
5. （５）発電機電圧をグリッド電圧以上または以下の電圧
   に設定したことを特徴とする少なくとも１基の発電機を
   少なくとも１つのグリッドに同期させるための請求項第
   ３項に記載のシンクロナイザー・システム。
6. （６）“オペレーター統括”モードで運転される請求項
   第３項のシンクロナイザー・システムであって、オペレ
   ーターが遮断器閉路指令を行使することによって応答で
   きる許容範囲をマイクロコンピューターが計算し、シン
   クロナイザー・システムが発電機電圧及び発電機周波数
   を調節するためのデジタル指令信号を出力せず、オペレ
   ーターが外部から操作して電圧偏差及び周波数偏差の所
   定範囲内で整合を行い、シンクロナイザー・システムが
   周波数及び電圧がそれぞれの許容範囲内で整合されてい
   ることを測定し、検証することを特徴とするシンクロナ
   イザー・システム。
7. （７）“オートマチック・スタンバイ”モードで運転さ
   れる請求項第３項に記載のシンクロナイザー・システム
   であって、マイクロコンピューターが速度及び電圧をそ
   れぞれの許容範囲内で整合させる速度制御指令及び電圧
   制御指令を出力し、整合がなると、遮断器閉路を指令す
   る予想時点を計算し、遮断器閉路指令が指令を行うすべ
   ての条件が満たされたことを示すものと受け取られ、リ
   レーの動作を利用することにより正規の遮断器閉路指令
   動作をシミュレートすることを特徴とするシンクロナイ
   ザー・システム。
8. （８）“デッド・バス”モードで運転される請求項第３
   項に記載のシンクロナイザー・システムであって、グリ
   ッドへの給電が断たれ、マイクロコンピューターがグリ
   ッド及び発電機の電圧レベルだけに応答し、グリッド電
   圧が所定の閾値以下であり、所定時間に亘って前記閾値
   以下のままであることを測定し、検証すると共に発電機
   電圧が許容範囲内であることを測定し、検証すると制御
   指令を出力して遮断器を閉路させることを特徴とするシ
   ンクロナイッザー・システム。
9. （９）“バス・ツー・バス”モードで運転される請求項
   第３項に記載のシンクロナイザー・システムであって、
   常態では発電機と連携する入力が他のグリッドからの入
   力に置き換えられ、周波数差がなく、マイクロコンピュ
   ーターが ａ、前記グリッド及び前記他のグリッドの電圧が許容範
   囲内であることを測定し、検証し；ｂ、前記グリッド及
   び前記他のグリッドの電圧偏差が設定差限界以内である
   ことを測定し、検証し； ｃ、前記グリッド及び前記他のグリッドの電圧波形間の
   位相角ずれを測定し、前記ずれが設定限界以内であるこ
   とを検証し； ｄ、設定時間に亘ってａ、ｂ及びｃの条件が維持される
   ことを検証し； 条件ａ、ｂ、ｃ及びｄが満たされたら、制御指令を送信
   することにより遮断器を閉路して両グリッドを接続する
   ように作用することを特徴とするシンクロナイザー・シ
   ステム。
10. （１０）遮断器の状態を感知し、指令受信後遮断器が閉
    路するのに要する時間を測定し、測定された時間を該当
    のフロントパネル表示装置に表示するステップを特徴と
    する請求項第３項に記載のシンクロナイザー・システム
    。
11. （１１）マイクロコンピューターのいくつかの記憶回路
    のテストを行う自己テスト機能を特徴とする請求項第１
    項に記載のシンクロナイザー・システム。 （シンクロナイッザー、は原文通り）
12. （１２）シリアル通信インターフェイス及び正常動作中
    に実際に遭遇する入力信号シミュレート信号受理手段を
    介して行われる外部テスト手段との通信及び協働を可能
    にする機能を特徴とする請求項第１項に記載のシンクロ
    ナイザー・システム。
13. （１３）他のマイクロコンピューター内に通信手段を形
    成するため接続すべき外部デジタル装置との通信を可能
    にする機能を特徴とする請求項第１項に記載のシンクロ
    ナイザー・システム。
14. （１４）既存回路網の一部との接続を可能にする特殊コ
    ネクターの形態を取る補助ハードウェアを特徴とする請
    求項第１項に記載のシンクロナイザー・システム。
15. （１５）デューティーサイクルが繰り返し現れるごとに
    前記電圧偏差信号に応答して前記電圧偏差のサンプルを
    繰り返し形成する第１サンプリング手段と； 前記デューティーサイクルが現れるごとに前記電圧偏差
    サンプルに応じて前記電圧制御信号を供給することによ
    り電圧整合を行うことと；前記第１及び第２方形波信号
    から前記両電圧の周波数間スリップを現わす信号を形成
    する手段と； 前記デューティーサイクルが現われるごとに前記周波数
    スリップのサンプルを繰り返し形成する第２サンプリン
    グ手段と； 前記スリップ・サンプルに応答し、他方の電圧ラインの
    周波数と整合させるため前記発電機に供給される離散的
    及び連続的周波数制御信号を前記デューティーサイクル
    に従って発生させる手段と； 前記電圧及び周波数がほぼ整合すると前記トリガー手段
    が作動することを特徴とする請求項第２項に記載のシン
    クロナイザー・システム。
16. （１６）周波数がほぼ整合関係にある第１グリッド出力
    電圧を第２グリッド出力電圧とスイッチ・ブレーカーを
    介して相互接続するためのシンクロナイザー・システム
    であって、 前記第１グリッド出力電圧からその一方の極性を表わす
    第１方形波信号を形成し、前記第２グリッド出力電圧か
    ら該第２グリッド出力の同じ極性を表わす第２方形波信
    号を形成する手段と；前記第１及び第２信号をＡＮＤ演
    算処理することにより前記第１及び第２極性信号間の可
    変時間長の連続するオーバーラップ状態をデジタル的に
    表わす離散的な第３信号を出力する手段と；前記第３信
    号に応答して前記両電圧間の位相角を表わす信号を形成
    するデジタル・コンピューターと； 前記デジタル・コンピューターが、ａ．前記両グリッド
    電圧に応答して前記両電圧間の差を表わす信号を形成す
    る手段；ｂ．前記電圧がいずれも許容できる大きさであ
    るという第１条件の成立を検知する第１コンパレーター
    手段；ｃ．前記電圧差が許容できる大きさ及び極性を有
    するという第２条件の成立を検知する第２コンパレータ
    ー手段；及びｄ．前記位相角が許容できる大きさ及び極
    性を有するという第３条件の成立を検知する第３コンパ
    レーター手段を提供することと； １、前記第１、第２及び第３条件が同時に成立し、２、
    さらに、前記３条件成立からの所定の時間遅延が切れた
    という条件が満たされるとスイッチ・ブレーカーがトリ
    ガーされることと；以上によりシステムが“バス・ツー
    ・バス”モードで動作することを特徴とする相互接続用
    シンクロナイッザー・システム。
17. （１７）所要の動作電圧を出力する発電機からのバス・
    ラインを電圧が極めて低いグリッド・ラインとスイッチ
    ・ブレーカーを介して相互接続するためのシンクロナイ
    ザー・システムであって、グリッド・ライン電圧を表わ
    す信号を形成すると共にバス・ライン電圧を表わす信号
    を形成する手段と； ａ．前記グリッド・ライン電圧信号が下限電圧以下であ
    るという第１条件ノ成立を検知する手段；ｂ．前記バス
    ・ライン電圧が許容範囲内の大きさであるという第２条
    件の成立を検知する手段；及びｃ．所定の時間に亘って
    前記第１及び第２条件の一致を成立させる手段を提供す
    るマイクロコンピューターと； 前記一致成立手段によってスイッチ・ブレーカーがトリ
    ガーされることと； 以上によりシステムが“デッド・バス”モードで動作す
    ることを特徴とする相互接続用シンクロナイザー・シス
    テム。
18. （１８）大きさ及び周波数が整合するように外部的に制
    御された電圧をそれぞれが供給される第１バスと第２バ
    スを、両電圧の一致に先行する位相角が許容範囲内とな
    るのをオペレーターがシンクロスコープで観察しながら
    オペレーターによって制御されるスイッチ・ブレーカー
    を介して相互接続するシンクロナイザー・システムであ
    って、第１バス電圧の一方の極性を表わす第１方形波信
    号を形成すると共に第２バス電圧の同じ極性を表わす第
    ２方形波信号を形成する手段と；前記第１及び第２方形
    波信号をＡＮＤ演算処理することによって両信号の連続
    的なオーバーラップする状態を表わす離散的な第３信号
    を発生させる手段と； 前記第３信号に応答して ａ．前記第３信号から連続的な電圧オーバーラップ状態
    を表わす連続カウントを得； ｂ．前記連続カウントを順次減算することにより第３信
    号の周期ごとの前記オーバーラップ状態の変化率を求め
    ； ｃ．前記減算された連続カウントから前記オーバーラッ
    プ状態における増分及び減分のいずれかを表わす符号を
    求め； ｄ．前記変化率からスイッチ・ブレーカー閉路時間に比
    例する一致からの先行位相角を計算し；ｅ．前記一致か
    らの計算された先行位相角に許容範囲の中心を合わせ； ｇ．前記カウントから実位相ずれ角を求め；ｈ．前記実
    位相ずれ角が実際に前記許容範囲内に位置するかどうか
    を確認し； ｉ．オペレーターがスイッチ・ブレーカーをトリガーす
    るのと同時にステップｃ．、ｈ．及び前記実位相ずれ角
    が前記許容範囲内であるという事実を同時発生させるこ
    とと； 以上によりシステムが“オペレーター統括”モードで動
    作することを特徴とする相互接続用シンクロナイザー・
    システム。