JPH03156979A

JPH03156979A - バイポーラ型ダイオード

Info

Publication number: JPH03156979A
Application number: JP29672789A
Authority: JP
Inventors: Kouichi Mishio; 見潮　浩一; Satoshi Takahashi; 敏高橋; Shigeru Komatsu; 茂小松
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-11-15
Filing date: 1989-11-15
Publication date: 1991-07-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、集積回路素子に組込まれ、ブレイクダウン型
のバイポーラ型ダイオードに関し、特に、浅い不純物分
布（　Ｓ　ｈａｕｌｏｗ　Ｊ　ｕｎｃｔｉｏｎ）を形成
した高速型または微細構造型の集積回路素子に好適する
。

（従来の技術）従来技術としてブレイクダウン型のバイポーラ型ダイオ
ードを説明するのに使用する第１図は、１− − 集積回路素子全体でなく本発明に直接関係する箇所だけ
を記載しである。即ち、Ｎ型のシリコン半導体基板１に
集積回路素子を形成するのには、常法に従って形成する
分離領域により得られる島領域に所定の半導体素子を設
置するが、この図における半導体基板１も、島領域内に
存在するものであることを付言しておく。

Ｎ型のシリコン半導体基板１とは、２５Ω程度のＰ型シ
リコン半導体基板に１．５Ω〜２Ω即ち１ｏ１６／ｄ程
度のＰを含むエピタキシャル（Ｅ　ｐｉｔ；ａｘｉａＱ
）成長層を堆積したものである。従って後述するトラン
ジスタのコレクタ層はこのエピタキシャル成長層に相当
する。

Ｎ型（以後第１導電型と記載する）を示す半導体基板１
の表面には、二酸化珪素層即絶縁物層２を被覆するが、
その所定の位置をＰＥＰ（Ｐｈｏｔ。

Ｅ　ｎｇｒａｖｉｎｇ　Ｐ　ｒｏｃｅｓｓ）工程により
除去して窓３・・・を設け、これに対応する半導体基板
１内には、Ｐ型（以下第２導電型と記載する）のベース
領域４と第１導電型のエミッタ領域５を形成し、両者間
に形成される接合端を半導体基板表面に露出させると共
に、絶縁物層２により被覆保護する。

この絶縁物層２は、半導体基板１表面に常法により被覆
する熱酸化膜６と、場合によってはここにＣＶＤ　（Ｃ
ｈｅｍｉｃａＱＶａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）
層を堆積し、更に窒化珪素層７を減圧化学気相成長（Ｌ
ｏｗ　Ｐｒｅｓｕｒｅ　Ｃｈｅｍｉｃａｕ　Ｖａｐｏｕ
ｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により０．１μｍ程度堆
積して絶縁物層２を構成する。この絶縁物層２全体の膜
厚は、機種により異なるものの、不純物領域４．５を覆
う位置で最大約４０００人、いわゆるフィールド（Ｆ　
１ｅｕｄ）部分ではほぼ８０００人とし、窒化珪素層７
はパッシベイション（Ｐ　ａｓｓｉνａｔｉｏｎ）層と
しても機能させる。ベース領域４は常法に従ってＢを拡
散法またはイオン注入法により導入して表面濃度が１０
１７〜１７ａ＆程度とし、エミッタ領域５にはＡｓを同
様な手段で導入して、表面濃度を約１０１９〜２１／、
Ｊに形成する。

また、ベース領域４とエミッタ領域５に対応した窓３に
は、　ＡＲまたはＡＲ金合金Ａｆｆ−８ｉ−Ｃｕ、ＡＱ
−８ｊなど）を真空蒸着法やスパッタリング法− − により堆積して電極８を設置してブレイクダウン型のバ
イポーラ型ダイオードを完成している。

このような素子では、第２図ａに示すように、このダイ
オード用接合に耐圧Ｖｚを越えた電流工２を流すと、第
２図すに明らかなようにベース領域４とエミッタ領域５
間に空乏層１１が形成される。

この電流工ｚは、素子の初期動作状態でベース濃度が最
も高い部分である半導体基板の表面近傍を流れ、ＶＺ電
圧以上でＩｚを流すとベース−エミッタ接合９でアバラ
ンシェブレイクダウン（Ａｖａｌ−ａｎｃｈｅ　Ｂ　ｒ
ａｋｄｏｖｎ）が発生して工ｚが急激に流れることにな
り、ベース−エミッタ接合９近傍の絶縁物層２にはホッ
トキャリアーが注入される。電子は正孔１６に比べて絶
縁物層内での移動度が大きいので、絶縁物層２内には十
の電荷１０が第２図Ｃにあるように蓄積される。このよ
うに蓄積された正孔１６により空乏層１１がベース領域
４の表面に沿って伸び、この状態が第２図Ｃに示されて
いる。この状態で電流工は、空乏層１１によってベース
−エミッタ接合９付近の半導体基板１の表面から内部を
流れることになる。第２図ｄにダイオードの記号を示し
た。ところで、縦軸に電流Ａ、横軸にダイオード耐圧Ｖ
を採った第３図ａには、ベース、エミッタ間に起こる典
型的なブレイクダウン状況を示しており、イ〜ハのダイ
オード耐圧Ｖｓ電流曲線は、ベース、エミッタ接合の中
ベース側濃度により決まる。

即ち、イは、ツェナーブレイクダウンを示し。

ハのように耐圧が高くなるとアバランシェブレイクダウ
ンを起こす。ブレイクダウン値は、通常回路構成上使用
し易い５．０ｖ〜７．Ｏｖの範囲にセンター値が設定さ
れ、±０．１ｖ〜０．３ｖの精度で制御される。口では
、Ｄ　ｅｅｐ　Ｎ＋分離層を使用した素子に関する資料
であり、耐圧的８ｖである。この口の構造は後述の第４
図ａに示したものと同一であり、Ｐ十層を利用してアバ
ランシェブレイクダウンを発生させる型である。

このように、第１図に示した構造の素子に電流ＩＺを流
すと、電流経路が半導体基板表面からベース領域内部に
移るが、ここの不純物濃度がこの５− ６− 半尋体基板表血より低いので、電流経路における抵抗値
が高い。

従って、通電時間を経過すると第３図すに明らかにした
ようにダイオードＶｓ電流がα−β−γと抵抗値が増加
することが判明した。第３図すは、縦軸に電流Ａ、横軸
にダイオード耐圧Ｖを採っており、続いて説明する第３
図Ｃは、縦軸に抵抗値変化量Ｒ１横軸に通電時間１゛を
示すもので、αに初期状態、γが通電時間経過状態を示
しており、βは、初期状態を過ぎた後の過程を示してい
る。

第２図Ｃにある通電時間と抵抗値変化量の関係にあって
、　１の曲線ではベース領域４のＸｊ（接合の深さ）が
〜２．５μｍでシート抵抗が〜１７０Ω／口の低周波ト
ランジスタのベース−エミッタ接合例である。即ちベー
スのＸｊが大きいので接合の近傍の絶縁物層２に注入さ
れた電荷の影響を受けて、電流経路が半導体基板内部側
に入込んでもベース濃度が極端に低下していないために
抵抗値の変化は小さくなる。

１に対して２〜４はベース領域のＸｊが１１以下で、具
体的には、２．３〜０．５−、シー１〜抵抗〜５００Ω
／口、４は０．５癖、シート抵抗〜１．５にΩ／口であ
る。２と３の差は、３の素子における絶縁物層２に窒化
珪素層を採用したためである。２〜４で明らかになった
ことは、ベース領域４のＸｊが０　、５１ｔｍと浅く、
不純物の深さ方向の変化が大きいので、空乏層７の影響
を受けて工ｚの経路がベース内部に移ると抵抗値が大き
くなる。３に関しては、窒化珪素層７が存在しているた
めに、ホットチャージのトラップ確率が上がるために接
合の近傍の絶縁物層２に多量のチャージが蓄り、このた
め空乏層７の拡がりの変化も大きくなる。４では、ベー
ス不純物濃度が１７３と低いために、２より大きく変化
する。絶縁物層２中のチャージは通電条件に依存するが
、充電と放電の均一性が取れると飽和し、この現象は、
通電を停止して加熱すると回復するモードがある。

また、トランジスタ構造として評価した際のＧ　ｕｍｍ
ｅＱプロットからもベース領域の抵抗が変化しているこ
とが確認できた。

７−− 第４図ａ−ｃには、この対策例を示したが、第４図ａは
、上記したようにＰ＋層にアバランシェブレイクダウン
を発生させるもので、２５Ω程度のＰ型シリコン半導体
基板１にＳｂを１０１ｓ／ｃｉ程度拡散したＮ＋埋込領
域１２を設けてからＰを約１０１６／ｄ含む厚さ４／ｆ
ｆｉのＮ−エピタキシャル層１３を堆積し、ここにＰを
１０”／ｆｆ１位含有するＤ　ｓａｐ　Ｎ十領域１４を
形成し、更に１０１７〜１ンｄ程度のＢを含むＰ十層１
５を形成してアバランシェブレイクダウンを発生させる
方式である。第４図すは、シリコン半導体基板１にエミ
ッタ領域５とベース領域４を第１図のそれと同じ不純物
により同じ濃度に形成するが、ここでは、内部ベース領
域１６と外部ベース領域１７を形成するのが相違してい
る点であり、更に、コレクタコンタクト１８としてＰを
１０”／ｄ程度拡散して形成している。この内部ベース
１６のＸｊは０．５−０．６μｍ．外部ベースのそれは
０．７　〜０．８ｐであり、濃度は前者が１０”／ａｔ
？、後者を１０１８／ｄとする。また、第４図Ｃは，第
４図すと外部ベース１７の形成方法が違っている。第４
図ａのように、Ｎ十埋込領域１２とＰ十層１５のＸｊの
大きい接合を利用する型では、Ｎ”／Ｐ＋の濃度がダイ
オードのブレイクダウン値を制御するのに難点があるの
と、Ｐ十層１５の抵抗の温度係数に難点がある。この場
合、ツェナーダイオードのブレイクダウン電圧は、３ｍ
ｖ／’Ｃと大きな温度係数を持っている。

また、第４図す，ｃでは、Ｘｊの大きい外部ベース領域
１７を利用して内部ベース領域１６における空乏層１１
の拡大による抵抗増大を押えているが十分でない。

（発明が解決しようとする課題）このようにＸｊの小さい接合を利用する集積回路素子に
おいて、形成するトランジスタのベース・エミッタ接合
をブレイクダウン（電位クランプ用）させる型のダイオ
ードを利用すると、経時変化として内部抵抗の増大を招
き、回路の電気的性能を損い、集積回路素子の信頼性を
低下させる難点がある。

本発明は、このような事情により成されたもので、特に
、接合近傍の絶縁物層にホットキャリア９１０− が注入されて、空乏層の広がりが電流経路をベース領域
中の内側に押し下げてもベース抵抗が増すことを防止す
ることを目的とするものである。

〔発明の構成〕

（課題を解決するための手段）本発明に係わるバイポーラ型ダイオードは、第１導電型
を示す半導体基板と、この半導体基板の表面から内部に
向けて形成する第１導電型を示す不純物領域と、半導体
基板表面から一定距離の内部に反対導電型の最大不純物
濃度を示すように形成する第２導電型を示す第１不純物
領域と、この第２導電型を示す第１不純物領域に接して
形成する第２導電型の第２不純物領域と、この各領域に
より形成し半導体基板表面に露出する接合端を保護する
絶縁物層に特徴がある。

更に第１導電型を示す半導体基板と、この半導体基板の
表面から内部に向けて形成する第１導電型を示す不純物
領域と、半導体基板表面から一定距離の内部に反対導電
型の最大不純物濃度を示すように形成する第２導電型を
示す第１不純物領域と、この第２導電型を示す第１不純
物領域に接して形成するコンタクト用の第２導電型の筋
濃度第３不純物領域と、この各領域により形成し半導体
基板表面に露出する接合端を保護する絶縁物層にも特徴
がある。

更にまた、前記半導体基板に露出する接合端を保護する
絶縁物層が窒化珪素層を含む点にも特徴がある。

（作　用）バイポーラ型集積回路素子やバイモス型複合素子では、
パッシベイション特性が酸化珪素などより優れたチッ化
珪素層を設置する型も利用されており、このチッ化珪素
層は、いわゆる化学量論比が一定のものだけでなく、多
少はずれたものも含んだ混合物でも良く、更にオキシ塩
化物が主体の混合物あるいは含んだ混合物も使用できる
。

このようなパッシベイション特性に優れたチツ化珪素層
は１通常半導体基板表面を被覆する酸化珪素層に堆積し
て設け、また、集積回路素子に必要な個々の能動または
受動素子を少ない工数で製１１− ２− 造する観点からも同時に形成するのが一般的である。更
に、高速性を持たせるために、いわゆるシャロージヤン
クション方式を採用した集積回路素子が多く市販されて
いるのが現状である。

このような背景の下、チッ化珪素層は、ホットキャリア
をトラップし易い特徴を持っており、従って高速性に優
れしかも、ツェナーダイオードをモノリシック（Ｍ　ｏ
ｎｏｆｆｙｔｈｉｃ）に形成した集積回路素子を得るの
には、特殊な構造のツェナーダイオードが必要になる。

そこで本発明に係わるバイポーラ型ツェナーダイオード
を得るのに当たっては、浅い接合で形成されるベースと
は別の工程により半導体基板表面から一定の距離に最大
不純物濃度の不純物領域を形成する。通常の小さいＸｊ
のベース領域は、トランジスタのエミッタ・コレクタの
結晶欠陥を避けるために注意深く形成する必要があるが
、半導体基板表面から一定の距離に最大不純物濃度の不
純物領域即ち埋込ベース領域に関しては、二重接合（エ
ミッタ・ベース・コレクタ）間の結晶欠陥に対して、比
較的自由である。−船釣にコレクタとエミッタは短絡し
て用いるために、エミッタとベース、ベースとコレクタ
間に接合ができていれば良い。従って、埋込ベース領域
を形成するためにイオン注入法で不純物を導入するのに
、加速エネルギー・ドーズ（Ｄｏｓｅ）量を大きく設定
できる利点がある。

（実施例）第５図ａ−ｅ及び第６図を参照して本発明に係わる実施
例を説明する。第６図に示すバイポーラ型集積回路素子
にモノリシックに形成するツェナーダイオードを第５図
ａ−ｅにより先ず説明する。約２５Ωのシリコン半導体
基板（図示せず）には、１．５Ω〜２Ω即ち１０１６／
ａ１程度のＰを含むエピタキシャル成長層を堆積し、後
述するトランジスタのコレクタに相当する。

第５図ａでは、多少工程を省略した状態が示されている
ので簡単に説明すると、第２導電型（Ｎ）のシリコンエ
ピタキシャル層には、拡散法または選択酸化膜の設置な
どの常法により分離領域（図１３− ４− 示せず）を設置後いわゆる島領域（図示せず）を形成し
、表面には、常法（熱酸化法）により上記絶縁物層に相
当する二酸化珪素層を被覆する。なお、第５図及び第６
図に示す図番２０は、Ｎ型エピタキシャル成長層を表し
ている。

この二酸化珪素層を通して、イオン注入法によりＰ型不
純物Ｂを導入拡散してピークが１０”／ｃＪ程度の埋込
領域２１とほぼ同程度のピークによる内部ベース領域２
２を第５図Ｃに示すようなドーズ量と加速電圧により形
成し、この図は、縦軸に濃度、横軸にＸｊを採ったもの
で、両画線のピーク値は１０”８／ｃｍ？を示し、また
横軸のＸｊは埋込領域２１が０．４庫、内部ベース２２
は０．５μｍである。なお、内部ベース領域２２の濃度
は埋込領域２１のそれと大体等しい。図の番号は、不純
物領域２１．２２に対応しており、第１導電型を示す両
者は同時に形成されるが、お互いに制限は受けない。

この埋込領域２、特許請求の範囲に明示したように、半
導体基板の表面から一定の距離に形成されＸｊは０．４
−０．３μｍ、　内部ベース領域２２は０６５〜０．６
卯である。次に第２導電型のエミッタ領域２３形成工程
に入る。ヒ素を約１０”／ｃＪイオン注入法、拡散法に
よりＸｊ　Ｏ，２μｍ程度に形成する。　またコレクタ
コンタクトとしてオーミック接触が得られる程度にＰを
導入してコレクタコンタクト２４を形成する。図に示す
ようにエミッタ領域２３の底部は埋込領域２１の上部に
接触する形となる。

更に、第５図すのように、ベース領域の外部取出用コン
タクト２５（外部ベースに相当する）を形成する型もあ
る。これのＸｊは０．９μｍ程度と最高であり、最高不
純物濃度は、１０１ｇ／ｃｄ程度とする。

これに対して、第５図ｄには、内部ベース２２を省略し
たＬ　ｏｗ　Ｎ　ｏｉｓｅタイプであり、埋込領域２１
とエミッタ領域２３間で接合ブレイクダウンが起り、半
導体基板エピタキシャル層２０とエミッタ領域２３間に
は内部ベース２２がないためにそのまま短絡する。この
ツェナーダイオードの接合ブレイクダウンは、エミッタ
領域２３．埋込領域２１と内部ベース領域２２の兼合い
により決まるが、通常は高濃度接点である半導体基板表
面付近で発生する。しかし、１５− １６空乏層の形状拡大と共に、接合ブレイクダウンは、この
半導体基板の内部方向に移行するが、本発明に係わるツ
ェナーダイオードでは、埋込領域２１の抵抗値が十分に
低いのでベース領域の内部抵抗値が変化するような弊害
は起こらない。第５図ｅには、第５図ａにおけるコレク
タコンタクト２４とエミッタ領域２３を合体した構造を
明らかにした。この例及び第５図ｄでも外部取出用コン
タクト２５を形成する。

なお絶縁物層に関する説明は、作用欄に詳しく述べたの
で省略してあり第５図では番号も付けていないが、第６
図に明らかにした絶縁物層３４が相当することを付言す
る。

このようなツェナーダイオードを備えた集積回路素子の
要部断面図を示す第６図により説明するが、多岐にわた
る製法は止めて構造に止どめる。

図に明らかなように、シリコン半導体基板図ではＮ型エ
ピタキシャル層３０が示されており、ここに形成するＰ
型の分離領域３１・・・で得られる島領域には、ＮＰＮ
）−ランジスタ３２とツェナーダイオード３３が形成さ
れており、夫々にはＮ十埋込領域３５・・・が設置され
る。また、島領域の表面を被覆する絶縁物層３４は、単
一層のように表示しであるが、上記のように窒化珪素層
と酸化珪素層から構成するものである。

更に絶縁物層３４に設置する窓３６を通じて第５図に示
すようなエミッタ領域３７と内部及び外部ベース領域３
８．３９を設け、更にこれにまたがりかつ、各領域に接
続する導電性金属（Ａα−８ｉ−Ｃｕ、Ａρ−８ｉなど
のＡＱ金合金層４０・・・（電極）を堆積する。Ｎ十埋
込領域３５・・には、いわゆるＤｅｅｐＮ領域４１と接
続してコレクタコンタクトを兼ねさせる。

また、エミッタ領域３７と内外ベース領域３８．３９の
濃度は前記ツェナーダイオード実施例とほぼ同一である
ので説明を省略する。

〔発明の効果〕

以上のように本発明では、通電時間と抵抗値の関係を示
す第２図Ｃにおける深いＸｊを持ったツェナーダイオー
ドが示す曲線１とほぼ同じ曲線５が得られたので、同程
度の変化量となり良好な１７− １８− 結果となった。

【図面の簡単な説明】

第１図は従来のツェナーダイオードの断面図、第２図ａ
　”−ｃはその動作状態を示す図、第２図ｄはダイオー
ドの記号、第３図ａ　”−ｃは従来のダイオードの特性
を明らかにした曲線図、第４図ａ〜Ｃも従来例の断面図
、第５図ａ−ｅ及び第６図は本発明に係わる実施例を示
す断面図である。１・・・半導体基板、　　　２．３４・・・絶縁物層、
３．３６・・・窓、４．２２．２５．３８．３９・・・エミッタ領域、５．
２３．３７・・・エミッタ領域。６・・・熱酸化膜、　　　７・・・窒化珪素、８．４０
・・・電極、９・・・ベース・エミッタ接合、１０・・・電荷、　　　　　１１・・・空乏層、１２．
２１．３５・・・埋込層、１３．２０．３０・・・エビ
層、１４．４ｌ−ＤｅｅｐＮ”、　１５−Ｐ”、２４・
・・コレクタコンタクト、２５・・・ベースコンタクト、３１・・分離領域、３２・・・ツェナーダイオード、３３・・ＮＰＮトランジスタ。

Claims

【特許請求の範囲】

（１）第１導電型を示す半導体基板と、この半導体基板
の表面から内部に向けて形成する第１導電型を示す不純
物領域と、半導体基板表面から一定距離の内部に第２導
電型の最大不純物濃度を示すように形成する第２導電型
を示す第１不純物領域と、この第２導電型を示す第１不
純物領域に接して形成する第２導電型の第２不純物領域
と、この各領域により形成され半導体基板表面に露出す
る接合端を保護する絶縁物層を具備することを特徴とす
るバイポーラ型ダイオード。
（２）第１導電型を示す半導体基板と、この半導体基板
の表面から内部に向けて形成する第１導電型を示す不純
物領域と、半導体基板表面から一定距離の内部に反対導
電型の最大不純物濃度を示すように形成する第２導電型
を示す第１不純物領域と、この第２導電型を示す第１不
純物領域に接して形成するコンタクト領域用の第２導電
型の高濃度第３不純物領域と、この各領域により形成さ
れ半導体基板表面に露出する接合端を保護する絶縁物層
を具備することを特徴とする前記特許請求の範囲第１項
記載のバイポーラ型ダイオード。
（３）前記半導体基板表面に露出する接合端を保護する
絶縁物層が窒化珪素層を含むことを特徴とする前記特許
請求の範囲第１項及び第２項記載のバイポーラ型ダイオ
ード。