JPH03156991A - セラミック多層配線基板 - Google Patents
セラミック多層配線基板Info
- Publication number
- JPH03156991A JPH03156991A JP29647989A JP29647989A JPH03156991A JP H03156991 A JPH03156991 A JP H03156991A JP 29647989 A JP29647989 A JP 29647989A JP 29647989 A JP29647989 A JP 29647989A JP H03156991 A JPH03156991 A JP H03156991A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ferrite
- wiring board
- multilayer wiring
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、セラミック多層配線基板に関するものである
。
。
（従来の技術）
電子回路の小型化、高密度化に伴って、多層配線基板が
多く採用されている。なかでも、セラミック多層配線基
板は、配線の高密度化が可能なため、広く採用されてい
る。
多く採用されている。なかでも、セラミック多層配線基
板は、配線の高密度化が可能なため、広く採用されてい
る。
ところで、半導体の進展に伴い、各種の分野でデジタル
化された電子機器の開発が急速に進められている。しか
しながら、このデジタル化電子機器の開発に伴い、ノイ
ズの発生が増大し、このため、セラミック多層配線基板
にあっても、ノイズ対策を余儀無くされている。
化された電子機器の開発が急速に進められている。しか
しながら、このデジタル化電子機器の開発に伴い、ノイ
ズの発生が増大し、このため、セラミック多層配線基板
にあっても、ノイズ対策を余儀無くされている。
このノイズの対策手段の一つとして、従来、フェライト
ビーズが知られている。このフェライトビーズは、通常
、ノイズ対策が必要なラインに直列に挿入され、ノイズ
が存在する高い周波数帯でインピーダンスが高くなるの
を利用して、ノイズを除去するものである。
ビーズが知られている。このフェライトビーズは、通常
、ノイズ対策が必要なラインに直列に挿入され、ノイズ
が存在する高い周波数帯でインピーダンスが高くなるの
を利用して、ノイズを除去するものである。
（発明が解決しようとする課題）
このように、フェライトビーズを使用することにより、
ノイズ対策はできるが、上記フェライトビーズは、配線
基板の外部に装着されるので、該フェライトビーズを使
った分だけ、実装スペースが余分に必要となる。
ノイズ対策はできるが、上記フェライトビーズは、配線
基板の外部に装着されるので、該フェライトビーズを使
った分だけ、実装スペースが余分に必要となる。
このため、配線基板、ひいては該配線基板を用いた電子
機器の小型化の要望に応えることができないという問題
がある。
機器の小型化の要望に応えることができないという問題
がある。
そこで、本発明は、コンパクトな構造で、ノイズ対策を
行うことのできるセラミック多層配線基板を提供するこ
とを目的とするものである。
行うことのできるセラミック多層配線基板を提供するこ
とを目的とするものである。
（課題を解決するための手段）
本発明によるセラミック多層配線基板は、セラミック絶
縁層の一部がフェライト系セラミックで形成されており
、このフェライト系セラミックの中に、ノイズ対策が必
要な信号ラインや電源ラインが通されていることを特徴
とするものである。
縁層の一部がフェライト系セラミックで形成されており
、このフェライト系セラミックの中に、ノイズ対策が必
要な信号ラインや電源ラインが通されていることを特徴
とするものである。
なお、上記フェライト系セラミックに組合わせて、コン
デンサを設けてもよい。
デンサを設けてもよい。
（作用）
導体（信号ライン、電源ライン）がフェライトの中を通
るとき、フェライトはインダクタンスとして作用する。
るとき、フェライトはインダクタンスとして作用する。
透磁率μのフェライトから作られた半径ａの円筒の内部
に定常電流Ｔｅを一様に流したとき、円筒の中心軸を中
心とする半径Ｒの円周において、Ｒ＞ａのとき、磁場の
強さＨ（Ｒ）は、式 ％式％ である。円筒の外の透磁率をμ。とすると、その磁束密
度は、式 ％式％（） 一方、Ｒ＜ａのとき、円筒の内部を貫く電流の大きさは
、 Ｉ ｅ （Ｒ） −ｙｒＲ２／ｒｒａ２ ・Ｉ ｅであ
るから、 ２ｙｒＲ−Ｈ（Ｒ） −Ｉ ｅ （Ｒ）より、 Ｈ（Ｒ）＝Ｉ ｅ／２ｙｒａ２−Ｒ となる。このときの磁束密度は、 Ｂ （Ｒ）＝μＴ ｅ／２ｙｒａ２ ・Ｒとなる。
に定常電流Ｔｅを一様に流したとき、円筒の中心軸を中
心とする半径Ｒの円周において、Ｒ＞ａのとき、磁場の
強さＨ（Ｒ）は、式 ％式％ である。円筒の外の透磁率をμ。とすると、その磁束密
度は、式 ％式％（） 一方、Ｒ＜ａのとき、円筒の内部を貫く電流の大きさは
、 Ｉ ｅ （Ｒ） −ｙｒＲ２／ｒｒａ２ ・Ｉ ｅであ
るから、 ２ｙｒＲ−Ｈ（Ｒ） −Ｉ ｅ （Ｒ）より、 Ｈ（Ｒ）＝Ｉ ｅ／２ｙｒａ２−Ｒ となる。このときの磁束密度は、 Ｂ （Ｒ）＝μＴ ｅ／２ｙｒａ２ ・Ｒとなる。
一般に、ノイズは高調波であり、高い周波数に存在する
。高周波においては、磁束の変化は、磁界の変化に追従
できず、位相の遅れを生ずるため、透磁率は、 μ＝μ’十Ｊμ で示される。この結果、フェライトに導体を通したとき
の等価インピーダンスＺは、 Ｚ＝ ｊｗＬ＝ ｊｗＬｏμ ｊ ｗ Ｌ ｏμ’ 十ｊ ２ｗ１−、 ／ｊとなり、
第３図のような等価回路で示される。従って、等価イン
ピーダンスＺは、 Ｚ＝ ｊ Ｘ＋Ｒ で示される。
。高周波においては、磁束の変化は、磁界の変化に追従
できず、位相の遅れを生ずるため、透磁率は、 μ＝μ’十Ｊμ で示される。この結果、フェライトに導体を通したとき
の等価インピーダンスＺは、 Ｚ＝ ｊｗＬ＝ ｊｗＬｏμ ｊ ｗ Ｌ ｏμ’ 十ｊ ２ｗ１−、 ／ｊとなり、
第３図のような等価回路で示される。従って、等価イン
ピーダンスＺは、 Ｚ＝ ｊ Ｘ＋Ｒ で示される。
ここで、フェライトの複素透磁率の周波数特性と、ビー
ズコアを用いたときのインピーダンスの周波数特性の概
要は、それぞれ第４図および第５図に示したようになる
。
ズコアを用いたときのインピーダンスの周波数特性の概
要は、それぞれ第４図および第５図に示したようになる
。
また、第６図に示すように、ノイズ源インピーダンスＺ
ｓおよび負荷側インピーダンスＺＬを持つラインの一部
をフェライト中に通した回路に、ノイズ電圧Ｖｎが印加
されているとすると、ノイズ低減効果αは、 α−２０１ｏｇ［（Ｚｓ ＋Ｚ ＋Ｚ Ｌ ）
／（Ｚｓ ＋Ｚ ｔ ） ） ｄＢで示され
る減衰効果を得ることができる。このような関係がある
ため、回路インピーダンスが比較的低い場合に減衰効果
が大きいと言える。
ｓおよび負荷側インピーダンスＺＬを持つラインの一部
をフェライト中に通した回路に、ノイズ電圧Ｖｎが印加
されているとすると、ノイズ低減効果αは、 α−２０１ｏｇ［（Ｚｓ ＋Ｚ ＋Ｚ Ｌ ）
／（Ｚｓ ＋Ｚ ｔ ） ） ｄＢで示され
る減衰効果を得ることができる。このような関係がある
ため、回路インピーダンスが比較的低い場合に減衰効果
が大きいと言える。
また、゛上記フェライトとコンデンサを組合わせること
により、インピーダンスが低くなっている周波数範囲で
は、フェライトがコイルとし−Ｃ有効に働き、一方、イ
ンピーダンスが高くなっている周波数範囲では、コンデ
ンサが有効に働くようにして、インピーダンスの変化に
かかわらず、所定以上のノイズ減衰効果を持たせるよう
にすることもできる。すなわち、フェライトとコンデン
サを組合わせることにより、ＬＣフィルタの作用を持た
せることもできる。
により、インピーダンスが低くなっている周波数範囲で
は、フェライトがコイルとし−Ｃ有効に働き、一方、イ
ンピーダンスが高くなっている周波数範囲では、コンデ
ンサが有効に働くようにして、インピーダンスの変化に
かかわらず、所定以上のノイズ減衰効果を持たせるよう
にすることもできる。すなわち、フェライトとコンデン
サを組合わせることにより、ＬＣフィルタの作用を持た
せることもできる。
（実施例）
以下、添付図面を参照しつつ、本発明の好ましい実施例
によるセラミック多層配線基板について説明する。
によるセラミック多層配線基板について説明する。
第１図は、本発明の第１の実施例によるセラミック多層
配線基板の一部の分解斜視図である。
配線基板の一部の分解斜視図である。
この図において、符号１は、セラミック多層配線基板を
示し、このセラミック多層配線基板１は、４つのセラミ
ック絶縁層２．３．４．５を積層してなるものである。
示し、このセラミック多層配線基板１は、４つのセラミ
ック絶縁層２．３．４．５を積層してなるものである。
このセラミック絶縁層２．３．４．５は、そのほぼ全体
が通常の透磁率の低いアルミナ添加物系セラミックで形
成されている。
が通常の透磁率の低いアルミナ添加物系セラミックで形
成されている。
今、上から３番目のセラミック絶縁層４上に、ノイズ対
策の必要な信号ライン６が形成されているとすると、こ
の信号ライン６を挾む層、即ち上から２番目と３番目の
セラミック絶縁層３．４の一部がフェライト系セラミッ
クで形成されたフェライトセラミック部３ａ、４ａとさ
れている。換言すれば、ノイズ対策の必要な信号ライン
６は、その一部がフェライト中を通っている。
策の必要な信号ライン６が形成されているとすると、こ
の信号ライン６を挾む層、即ち上から２番目と３番目の
セラミック絶縁層３．４の一部がフェライト系セラミッ
クで形成されたフェライトセラミック部３ａ、４ａとさ
れている。換言すれば、ノイズ対策の必要な信号ライン
６は、その一部がフェライト中を通っている。
また、各セラミック絶縁層２．３．４．５には、層間に
形成された回路を接続するためのバイアホール７が設け
られている。
形成された回路を接続するためのバイアホール７が設け
られている。
次に、上記セラミック多層配線基板ｌの製造方法につい
て説明する。
て説明する。
まず、Ａβ２０３が４５重量％、５１０２が３５重量％
、Ｂ２Ｏ３が８重量％、ＣａＯが５重量％、ＭｇＯが３
．５重量％、Ｃｒ２Ｃ）＋が３重量％、そしてＬ１２０
が０．５重量％からなるセラミック材料粉末と、トルエ
ンとエタノールの１対１混合溶媒中にポリビニルブチラ
ールを溶解した有機バインダと、可塑剤としてのジブチ
ルフタレートと、分散剤としてのオレイン酸とをボール
ミルで混合し、セラミック原料のスラリを用意した。
、Ｂ２Ｏ３が８重量％、ＣａＯが５重量％、ＭｇＯが３
．５重量％、Ｃｒ２Ｃ）＋が３重量％、そしてＬ１２０
が０．５重量％からなるセラミック材料粉末と、トルエ
ンとエタノールの１対１混合溶媒中にポリビニルブチラ
ールを溶解した有機バインダと、可塑剤としてのジブチ
ルフタレートと、分散剤としてのオレイン酸とをボール
ミルで混合し、セラミック原料のスラリを用意した。
このスラリを真空脱泡機で脱泡した後、これをドククブ
レード法によりソート状に形成して、厚さ２５０μｍの
長尺のグリーンシートを得た。
レード法によりソート状に形成して、厚さ２５０μｍの
長尺のグリーンシートを得た。
また、Ｆｅ２ｅ３が４８ｍｏ１％、ＺｎＯが２７ｍｏ
１％、ＮｉＯが１５ｍｏ １％、そしてＣｕＯが１０ｍ
ｏ ］％からなるセラミック原料粉末と、上記有機バイ
ンダと、上記可塑剤と、上記分散剤とをボールミルで混
合し、スラリを作った。このスラリから、上記と同様に
してフェライトグリーンシートを形成した。
１％、ＮｉＯが１５ｍｏ １％、そしてＣｕＯが１０ｍ
ｏ ］％からなるセラミック原料粉末と、上記有機バイ
ンダと、上記可塑剤と、上記分散剤とをボールミルで混
合し、スラリを作った。このスラリから、上記と同様に
してフェライトグリーンシートを形成した。
更に、エチルセルロースをテレピネオール溶剤で溶解し
たバインダ中にＡｇ粉末を加えて混練し、Ａｇペースト
を作製した。
たバインダ中にＡｇ粉末を加えて混練し、Ａｇペースト
を作製した。
上記グリーンシートのフェライトセラミック部３ａ、４
ａに対応する部分を、上記フェライトグリーンシートで
形成し、更に全てのグリーンシートの所定部分に、回路
を接続するだめのバイアホールを形成した。その後、上
記グリーンシートの表面上に、上記Ａｇペーストで所定
の回路パターンをスクリーン印刷するとともに、上記パ
イγホール内部にもＡｇペーストを充填した。
ａに対応する部分を、上記フェライトグリーンシートで
形成し、更に全てのグリーンシートの所定部分に、回路
を接続するだめのバイアホールを形成した。その後、上
記グリーンシートの表面上に、上記Ａｇペーストで所定
の回路パターンをスクリーン印刷するとともに、上記パ
イγホール内部にもＡｇペーストを充填した。
以上のようにして形成されたンートを第１図に示した順
序で重ねて、９０℃に保温したまま２０Ｑｋｇ／ｃｍ２
の圧力で圧着した。こうして作られた未焼成のセラミッ
ク基板をまず大気中で３℃／分の温度勾配で室温から６
００℃まで昇温させ、続いて６００℃の温度を３０分間
保持した後、１０℃／分の温度勾配で室温まで冷却し、
脱バインダ処理を行った。
序で重ねて、９０℃に保温したまま２０Ｑｋｇ／ｃｍ２
の圧力で圧着した。こうして作られた未焼成のセラミッ
ク基板をまず大気中で３℃／分の温度勾配で室温から６
００℃まで昇温させ、続いて６００℃の温度を３０分間
保持した後、１０℃／分の温度勾配で室温まで冷却し、
脱バインダ処理を行った。
次に、炉内に窒素ガスを導入し、この窒素ガスで炉内の
ガスを置換したのち２０℃／分の温度勾配で室温から９
２０℃まで昇温させ、続いて９２０℃の温度を１０分間
保持したのち、−２０℃／分の温度勾配で室温まで冷却
して、セラミック多層配線基板を製造した。
ガスを置換したのち２０℃／分の温度勾配で室温から９
２０℃まで昇温させ、続いて９２０℃の温度を１０分間
保持したのち、−２０℃／分の温度勾配で室温まで冷却
して、セラミック多層配線基板を製造した。
このようにして製造されたセラミック多層配線基板１に
おいて、各セラミック絶縁層２．３．４．５の厚さ、信
号ライン６の幅、バイアホール７の径は共に２００μｍ
であった。
おいて、各セラミック絶縁層２．３．４．５の厚さ、信
号ライン６の幅、バイアホール７の径は共に２００μｍ
であった。
また、透磁率１００のフェライトを用い、フェライト部
３ａ、４ａの幅ｌを３ｍｍとしたときのＬ値は２１０ｎ
Ｈであった。このセラミック多層配線基板１を用いて作
った回路に］、０Ｖｐ−ｐの電圧を印加したとき、周波
数１．００ＭＨｚにおける減衰率は７ｄＢであった。
３ａ、４ａの幅ｌを３ｍｍとしたときのＬ値は２１０ｎ
Ｈであった。このセラミック多層配線基板１を用いて作
った回路に］、０Ｖｐ−ｐの電圧を印加したとき、周波
数１．００ＭＨｚにおける減衰率は７ｄＢであった。
次に、第２図を参照しつつ、本発明の第２の実施例につ
いて説明する。
いて説明する。
この実施例においては、セラミック絶縁層３．４のバイ
アホールが通過する周辺をフェライト系セラミックで形
成して、フェライト部３ｂ、４ｂを形成した。このフェ
ライト部３ｂ、４ｂの構造を除いては、上記第１の実施
例と同じ構造である０ ので、この第２の実施例においても、該第１の実施例と
同じ符号を付して説明を省略する。
アホールが通過する周辺をフェライト系セラミックで形
成して、フェライト部３ｂ、４ｂを形成した。このフェ
ライト部３ｂ、４ｂの構造を除いては、上記第１の実施
例と同じ構造である０ ので、この第２の実施例においても、該第１の実施例と
同じ符号を付して説明を省略する。
また、第１の実施例と同様に透磁率１００のフェライト
を用い、フェライト部３ｂ、４ｂの幅βを４ｍｒｎとし
たときのＬ値は６４ｎＨであった。
を用い、フェライト部３ｂ、４ｂの幅βを４ｍｒｎとし
たときのＬ値は６４ｎＨであった。
このセラミック多層配線基板ｌを用いて作った回路に１
０Ｖｐ−ｐの電圧を印加したとき、周波数１００ＭＨｚ
における減衰率は３ｄＢであった。
０Ｖｐ−ｐの電圧を印加したとき、周波数１００ＭＨｚ
における減衰率は３ｄＢであった。
従来の方法として、外径２．５ｍｍ、内径Ｏ１６５ｍ
ｍ、良さ６．５「ｎｒｎのフェライトビーズを−１−記
と同様の回路に介装したところ、減衰率は最大６．３ｄ
Ｂであったので、第１の実施例の場合はこれに遜色なく
、また、第２の実施例の場合にも、減衰率が低下してい
るも、実用には問題ない。
ｍ、良さ６．５「ｎｒｎのフェライトビーズを−１−記
と同様の回路に介装したところ、減衰率は最大６．３ｄ
Ｂであったので、第１の実施例の場合はこれに遜色なく
、また、第２の実施例の場合にも、減衰率が低下してい
るも、実用には問題ない。
また、上記フェライト部と組合わせて、コンデンサを設
け、ＬＣフィルタの作用を行わせ、ノイズ減衰効果を高
めるようにしてもよい。
け、ＬＣフィルタの作用を行わせ、ノイズ減衰効果を高
めるようにしてもよい。
（発明の効果）
以上説明したように、本発明のセラミック多層配線基板
によれば、基板内部にフェライト部を形成しているので
、従来のフェライトビーズを用いたものに比べて、構造
が極めてコンパクトなものとなるとともに、有効なノイ
ズ対策を行い得る。
によれば、基板内部にフェライト部を形成しているので
、従来のフェライトビーズを用いたものに比べて、構造
が極めてコンパクトなものとなるとともに、有効なノイ
ズ対策を行い得る。
第１図は、本発明の第１の実施例によるセラミック多層
配線基板の分解斜視図、 第２図は、本発明の第２の実施例によるセラミック多層
配線基板の分解斜視図、 第３図、ｆＰＪ７Ｉ図、第５図および第６図は、それぞ
れ本発明のセラミック多層配線基板のノイズ低減作用を
説明するための説明図である。 １ セラミック多層配線基板 ２．３．４．５ セラミック絶縁層 ６ 信号ライン ３ａ１３ｂ、４ａ、４ｂ フェライト部特許出頭人
太陽誘電株式会社
配線基板の分解斜視図、 第２図は、本発明の第２の実施例によるセラミック多層
配線基板の分解斜視図、 第３図、ｆＰＪ７Ｉ図、第５図および第６図は、それぞ
れ本発明のセラミック多層配線基板のノイズ低減作用を
説明するための説明図である。 １ セラミック多層配線基板 ２．３．４．５ セラミック絶縁層 ６ 信号ライン ３ａ１３ｂ、４ａ、４ｂ フェライト部特許出頭人
太陽誘電株式会社
Claims (2)
- （１）セラミック絶縁層の一部がフェライト系セラミッ
クで形成されており、このフェライト系セラミックの中
に、ノイズ対策が必要な信号ラインや電源ラインが通さ
れていることを特徴とするセラミック多層配線基板。 - （２）前記フェライト系セラミックに組合わせてコンデ
ンサが設けられていることを特徴とする請求項第１項記
載のセラミック多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29647989A JPH03156991A (ja) | 1989-11-15 | 1989-11-15 | セラミック多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29647989A JPH03156991A (ja) | 1989-11-15 | 1989-11-15 | セラミック多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03156991A true JPH03156991A (ja) | 1991-07-04 |
Family
ID=17834089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29647989A Pending JPH03156991A (ja) | 1989-11-15 | 1989-11-15 | セラミック多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03156991A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147041A (ja) * | 1984-08-11 | 1986-03-07 | Denki Onkyo Co Ltd | 偏向ヨ−ク |
| JPS62172841A (ja) * | 1986-01-27 | 1987-07-29 | Hitachi Ltd | 受信障害種別識別方法 |
| JPS62234395A (ja) * | 1986-04-04 | 1987-10-14 | 日本電気株式会社 | 両面回路基板 |
-
1989
- 1989-11-15 JP JP29647989A patent/JPH03156991A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147041A (ja) * | 1984-08-11 | 1986-03-07 | Denki Onkyo Co Ltd | 偏向ヨ−ク |
| JPS62172841A (ja) * | 1986-01-27 | 1987-07-29 | Hitachi Ltd | 受信障害種別識別方法 |
| JPS62234395A (ja) * | 1986-04-04 | 1987-10-14 | 日本電気株式会社 | 両面回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169470B1 (en) | Coiled component and its production method | |
| US7944336B2 (en) | Laminated coil component and method for manufacturing the same | |
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| KR100481393B1 (ko) | 적층 세라믹 전자 부품과 그 도전 페이스트 | |
| CN100378877C (zh) | 复合元件及其制造方法 | |
| JP2023082190A (ja) | 積層型コイル部品 | |
| JP3680758B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH033395A (ja) | セラミック多層配線基板 | |
| KR102968171B1 (ko) | 다층 인덕터 | |
| US4987009A (en) | Producing method of thick film complex component | |
| US6717794B2 (en) | Composite multilayered ceramic board and manufacturing method thereof | |
| US7205650B2 (en) | Composite devices of laminate type and processes | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP3458805B2 (ja) | 積層型電子部品の製造方法 | |
| JPH0795632B2 (ja) | コイル内蔵多層配線基板 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| CN219393157U (zh) | 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 | |
| JP3463689B1 (ja) | 積層型電子部品の製造方法 | |
| KR100582641B1 (ko) | 저온 동시소성 페라이트-세라믹 복합체 및 그 제조방법 | |
| JPH06333744A (ja) | 積層チップビーズアレイ | |
| JP2001023823A (ja) | 積層チップインダクタ | |
| JP2003086426A (ja) | 積層型インピーダンス素子 | |
| KR0139855B1 (ko) | 노이즈제거용 페라이트칩 및 그 제조방법 | |
| US20210241957A1 (en) | Common-mode choke coil | |
| JPH11354330A (ja) | 積層チップ部品およびその使用方法 |