JPH0315716B2

JPH0315716B2 -

Info

Publication number: JPH0315716B2
Application number: JP55006470A
Authority: JP
Inventors: Kenichi Kondo
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1980-01-23
Filing date: 1980-01-23
Publication date: 1991-03-01
Also published as: JPS56104276A

Description

【発明の詳細な説明】本発明は、スケージユールを記憶し時刻表示と
スケジユール表示を同一の表示装置に表示するス
ケジユール機能付き電子時計に関するものであ
る。

電子技術の発展により全電子式アラーム電子時
計など極めて精度が良く便利な多機能電子時計が
広く普及されるようになつた。しかしながら従来
のアラーム付き電子時計は何時何分にアラームを
設定し、アラーム時刻に至つたときの警告を発
し、アラーム時間を知らせるという機能だけであ
る。

そのため、特定の時間のみだけ注目させるし
か、その効力を発することができない。すなわ
ち、何時から何時までは予定があるかどうか、の
有無判断は、自分が考えて判断するしかなく、何
時から何時の間に予定が入つているかどうかを確
認するためには他の手段、例えば手帳を見て確認
しなければならなかつた。

本発明は上記事実に鑑み、手帳替わりに予定の
時間帯を記憶すると同時に、記憶した時間帯を一
目で認識出来る様にアナログ的に視覚表示する手
段を電子時計に設け、１日のスケジユールの時間
帯の表示を行うようにして、電子時計の有用な多
機能化を目的とするものである。以下、本発明を
図面に従つて詳細に説明する。

第１図は本発明の一実施例を示すための構成図
である。第１図において、１は発振回路、２は分
周回路、３は秒計数回路、４は分計数回路、５は
時計数回路、６は日計数回路、７は月計数回路、
８は週計数回路を示す。発振回路１、分周回路
２、計数回路３〜８は時刻を計数するための時刻
計数回路５２を構成している。１５は前記計数回
路の計数信号をデイジタル表示するために表示信
号に変換するデイジタルのデコード回路である。
１７〜２２は前記秒計数回路３から週計回路８の
表示信号を一時記憶するためのラツチ回路であ
る。２８は計数内容を表示装置３０に表示するた
めの駆動回路であり、これらデジタル時刻表示部
を構成する。一方アナログ表示部５０中の３５は
前記秒計数回路３、分計数回路４、時計数回路５
の計数信号を秒針、分針、時針のアナログ表示信
号に変換するアナログのデコード回路である。３
１はスケジユール時間を計数するためのスケジユ
ール指定回路である。３６は前記スケジユール指
定時間を記憶するスケジユール記憶回路である。
２４は分、秒の表示データを一時記憶するラツチ
回路、２５は時の表示データを一時記憶するラツ
チ回路、２９ａは秒、分、時針を表示装置３０に
表示するための駆動回路で、これらでアナログ時
刻表示回路５０ａを構成する。２６はスケジユー
ル指定回路３１又は、スケジユール記憶回路３６
のデータをラツチするラツチ回路、２９ｂはスケ
ジユール表示を表示装置３０に表示するための駆
動回路で、これらでスケジユール表示回路５０ｂ
を構成する。

４０は各回路ブロツクの制御信号を発生するた
めの制御回路であり、SW₁〜SW₃の外部操作部材
によつて表示制御、計数制御を行うと共に、クロ
ツク信号を発生し、各計数回路のデータをバスラ
インに流す機能およびラツチ信号を発生し表示デ
ータをラツチする制御信号を発生し、更にスケジ
ユール記憶回路３６の記憶内容を消去するリセツ
ト信号を出力する。ここで、制御回路４０の出力
するラツチクロツク信号はラツチ回路１７乃至２
２，２４，２５及び２６に入力される。このラツ
チクロツク信号はそれぞれのラツチ回路の制御す
る表示の内容に合わせたタイミングの異なる信号
である。例えば、ラツチ回路２４へは信号Ｐが入
力され、ラツチ回路２５へは信号Ｔが入力されて
いる。９，１０，１１，１２，１３，１４，３
２，３７は制御回路３１のクロツク信号のタイミ
ングにより順次各々の計数回路のデータをバスラ
イン上に出力するクロツクドインバータ回路であ
る。本発明の一実施例は上述のように構成されて
いる。次に一実施例の動作について説明する。

水晶振動子を用いた発振回路１の発振信号は分
周回路２によつて１Hzに分周し、秒計数回路３で
秒を計数し、分計数回路４は分を計数、時計数回
路５は時、日計数回路６は日、月計数回路７は
月、週計数回路８は週を各々BCD信号によつて
計数して時刻をカウントする。これらの計数信号
は制御回路４０のクロツク信号発生のタイミング
によつて順次、クロツクドインバータ回路９〜１
４は、順次BCD信号をデイジタルのデコード回
路１５とアナログのデコード回路３５に出力し、
表示信号に変換していく。デコード回路１５と３
５のデコード出力信号は表示信号であり、制御回
路４０の発生するラツチ信号のタイミングによつ
て順次、所定のラツチ回路１７〜２２と２４〜２
６に表示データを一時記憶する。駆動回路２８
は、デジタルデコード回路１５の出力信号により
表示装置３０の中のデジタル表示に対応する表示
セグメントを駆動し、デジタル表示を行う。駆動
回路２９ａはアナログデコード回路３５の出力信
号により表示装置３０の中のアナログ時刻の秒、
分、時を表示する表示セグメントを駆動し、アナ
ログの時分秒表示を行う。駆動回路２９ｂはデコ
ード回路３５の出力信号により表示装置３０の中
のスケジユール時間帯を表示する表示セグメント
を駆動し、スケジユールされた特定の時間帯の表
示を行う。次にスケジユール表示の動作について
説明する。スケジユール指定回路３１は12進計数
回路と２進計数回路によつて構成され１日分のス
ケジユール指定が可能になつている。

外部操作部材SW₃を操作することによつて制御
回路４０はAND回路３８に信号「１」を出力す
る。AND回路３８の他入力は１Hz信号であるた
めAND回路３８は１Hz信号を出力しスケジユー
ル指定回路３１は、複数の分周回路をつないだカ
ウンタ回路によつて構成されている。

スケジユール指定回路３１は、前記１Hz信号を
入力し、BCD信号をクロツクドインバータ３２
へ出力する。クロツクドインバータ９乃至１４の
それぞれの制御信号がクロツクドインバータ３２
の端子Ｃ７へ入力されると、クロツクドインバー
タ３２のゲートが開き、前記スケジユール指定回
路３１の出力はアノログデコード回路３５へ入力
される。

上記のように１秒ごとに１時間単位でスケジユ
ール時間を進めてゆくので、この１時間単位のス
ケジユール時間の設定はアナログのデコード回路
３５によつて表示信号に変換し、秒、分針の表示
データラツチ回路上にラツチされ駆動回路２９を
通して表示装置３０に表示されていく。

スケジユール指定回路３１のBCD信号はアナ
ログのデコード回路３５によつて12コの時表示デ
ータに変換されているわけであるが、このデータ
はAND回路３９を通つて、スケジユール記憶回
路３６の入力信号となる。スケジユール記憶回路
３６は12ビツトの記憶回路（Ｄ型フリツプフロツ
プ）が２つ並列に構成され、前述のスケジユール
指定回路３１の午前又は午後の区別に応じてスケ
ジユールが記憶される。ここで、スケジユールの
記憶は、一定の単位時間、例えば１時間ごとと定
めた時間帯に対応する表示装置のアナログ表示部
の５つの連続するセグメントの組を一定時間ごと
に順番に点灯させるように制御回路４０により制
御することにより行う。すなわち、表示装置３０
は１Hz毎に１時間分のスケジユールを１時→２時
→３時→４時……と順次5segmentずつ点燈しな
がら、予定時間を指定しながら進んでいくため、
所定のスケジユール時間にきたとき、SW₄をON
することによつてスケジユール指定の時間が、ス
ケジユール記憶回路３６に読み込まれる。このよ
うにして必要な時間だけ外部操作部材SW₄を操作
することによつてスケジユールを記憶することが
できる。スケジユール記憶回路３６の内容を消し
予定が無い場合には外部操作部材SW₁〜SW₃の組
合せによつてスケジユール記憶回路３６にリセツ
ト信号Ｑをリセツト端子Ｒに入力することによ
り、過去のスケジユール時間はクリアーされる。

第２図ａは前述のアナログのデコード回路３５
の回路図である。第２図ａにおいて３５ａは秒、
分計数回路３と４の10進数４ビツトの信号を一時
記憶するラツチ回路、３５ｂは秒、分計数回路３
と４の10桁目の６進数３ビツトの信号を一時記憶
するラツチ回路、時針のデコード回路例を示す第
２図ｂの３５ｃは時計数回路５の12進数４ビツト
信号を一時記憶するラツチ回路である。マトリツ
クスの交点Ｚはトランジスタを意味しROM構成
によつて横軸方向に対してAND回路を構成して
いる。10進計数のBCD信号によつてX₁〜X₀のう
ちどれかの出力端子が信号「１」を出力する。

X₁〜X₀の信号は10桁目の６進数の出力信号と
AND回路を構成しているため出力信号は、10進
と６進の秒、分計数回路３と４のBCD信号に応
じて、出力1S.M〜00S.Mのうちのいずれか１つ
の端子に信号「１」を出力するのである。同様に
ラツチ回路３５ｃの12進のBCD信号はROMによ
つてAND回路を構成しているため１〜12のBCD
信号に応じて出力端子１Ｈ〜１２Ｈのいずれか１
つの端子に信号「１」を出力するものである。以
上によつて秒、分時計数回路３と４と５のBCD
信号は表示信号に変換される。

第３図はスケジユール記憶回路３６の表示デー
タと秒、分、時表示データを一時記憶するラツチ
回路２４，２５の回路動作を説明する図である。

秒針、分針およびスケジユール時間は同一の表
示装置上に表示させることができるためデータの
ラツチ回路２４は共有に用いることができる。す
なわち秒と分表示のラツチ回路は１秒と１分は同
一のsegment上に表示することが可能である。な
ぜならば、秒は１秒毎に進むため、１秒毎の運針
表示によつて分表示と容易に識別できるためであ
る。またスケジユール時間は１時間毎に１S.M〜
００S.Mの信号線に対して12分割し、５信号線に
同時に表示することによつて１時間のスケジユー
ル表示が行える。

第３図では、スケジユール記憶回路３６から出
力されるスケジユール信号についての配線を１
Ｈ，２Ｈ，…，１２Ｈで示している。

スケジユールを表示するための信号線は１時間
ごとの時間帯についてそれぞれ、１Ｈ，２Ｈ，…
１２Ｈと出力され、60個のセグメント１SM，２
SM，…５９SM，００SMの信号線に結線され
る。ここで、第３図の交点Ｗはそれぞれの信号線
のOR回路による接続を示し、例えば、1Hの信号
線は１SM，２SM，３SM，４SM、および５
SMの５本の信号線に接続されている。

制御回路４０から出力されるラツチクロツク信
号Ｐがラツチ回路２４に入力されると、このラツ
チ回路２４に入力された秒および分のデータが記
憶され、次に、そのデータを駆動回路２９ａへ出
力する。

この送られたデータが“Ｈ”のときは、駆動回
路２９ａは表示セグメントを点灯する信号を表示
装置３０へ出力する。同様にラツチクロツク信号
Ｔにより、時のデータがラツチ回路２５に入力さ
れると、そのデータが駆動回路２９ａへ出力さ
れ、表示される。

さらに、制御回路４０から出力されるラツチク
ロツク信号Ｓがラツチ回路２６に入力されると、
スケジユールのデータが記憶され、このデータが
駆動回路２９ｂへ出力される。このスケジユール
データが“Ｈ”のときは駆動回路２９ｂは表示セ
グメントを点灯する信号を表示装置３０へ出力す
る。したがつて、分および秒が表示されていると
きも、スケジユールの表示が行われる。

ラツチ回路２４，２５に記憶された表示データ
は駆動回路２９によつてマルチプレツクス駆動に
よつて表示装置３０に表示される。

第４図はスケジユール記憶回路３６の動作を説
明するための図である。アナログのデコード回路
３５の時デコード信号1H〜12Hは12ビツトのデ
ータ型フリツプフロツプ回路によつて構成された
スケジユール記憶回路３６にそれぞれ入力され
る。スケジユールを記憶する場合、外部操作部材
SW４をONした時に、アナログデコード回路３
５のうちの１Ｈから１２Ｈの端子の出力信号が
“Ｈ”の端子は、各々のAND回路により前記SW
４から入力された“Ｈ”の信号と論理積がとられ
る。そして、そのAND回路の出力は各々のラツ
チ回路のラツチクロツク端子Ｃに入力される。

したがつて、前記アナログデコード回路３５の
出力“Ｈ”のデータは、ラツチ回路に記憶され
る。

次に、アナログデコード回路３５の出力信号は
クロツクドインバータ３７に入力される。

そして、前記クロツクドインバータ３７の端子
Ｃ８に制御回路４０からのラツチクロツク信号が
入力されると、アナログデコード回路３５からの
出力信号がスケジユールをラツチするラツチ回路
２６に入力される。また、記憶したスケジユール
を消去する場合には、前記スケジユール記憶回路
３６のリセツト端子Ｒに制御回路４０の出力する
リセツト信号Ｑを入力することによつて消去でき
る。リセツト信号Ｑは外部操作部材SW₁〜SW₄の
組み合わせ操作によつてあるいは、時刻計数回路
の内容が、スケジユール時間を経過した場合、自
動的にリセツト信号Ｑが発生し、自動リセツトを
することも可能である。第４図の回路図におい
て、12時間部分のスケジユール記憶の場合を示し
ているが、記憶回路のチヤンネル数を増加するこ
とによつて午前、午後のスケジユール時間、更
に、数日間のスケジユール時間を同様に記憶で
き、そして選択的にスケジユール表示を行つた
り、時刻計数回路の内容に応じて該当のスケジユ
ール記憶内容を表示することも可能である。

第５図は本発明の一実施例を示す外観図であ
る。

第５図においてＥは液晶表示装置であり、上層
と下層により構成された２層パネルである。上層
パネルはデジタル表示部とアナログの時表示部を
構成する。デジタル表示部はデジタルデコード回
路１５の出力信号により現在時刻を数字により表
示する。アナログの時表示部は、アナログデコー
ド回路３５の出力信号により現在時刻のうちの
「時」を円周状に等間隔に分割された表示セグメ
ントの一部を点灯することにより表示する。第５
図においては、表示セグメント“Ｈ”により12時
であることを示す。

下層パネルはアナログの秒及び分表示部を構成
する。アナログデコード回路３５の出力信号によ
り現在時刻のうちの「分」と「秒」を円周状に等
間隔に分割された表示セグメントの一部を点灯す
ることにより表示する。第５図において、表示セ
グメント“Ｍ”により35分を示し、表示セグメン
ト“Ｓ”により42秒を示す。よつて、現在時刻は
デジタル表示もアナログ表示も12時35分となり、
アナログ表示はさらに42秒を示している。

スケジユールされた特定の時間帯は上層パネル
又は下層パネルの複数の表示セグメントを点灯す
ることにより表示される。第５図においては、４
時と５時の間の５本の表示セグメント“Ｌ”が点
灯されているので、４時から５時までの１時間の
時間帯がスケジユール時間となる場合を示してい
る。すなわち、本実施例においては、スケジユー
ルの指定は１時間単位の時間帯ならば１個所でも
複数個所でも指定することができる。

そして、スケジユールとして表示された時間帯
に分や秒の表示が重複したときの表示は、ラツチ
回路の設計により対応するセグメントを点滅させ
たり、白くすることもできる。

以上述べたように本発明の電子時計では、一日
のスケジユール時間をアナログ的に時間帯として
表示することにより、アラーム機能との組み合わ
せで予定の入つている時間帯を一目で確認出来る
と共に、その日一日のスケジユール時間の時間帯
がわかるので有効な時間管理が可能になり、現在
の多忙な毎日を送つているビジネスマンや学生な
どにとつて計画性のある生活が送れるなどの多大
な効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図であ
る。第２図ａは秒針と分針のデコード回路例を示
す図である。第２図ｂは時針のデコード回路例を
示す図である。第３図はデータのラツチ回路を説
明する図である。第４図はスケジユール記憶回路
を説明する図である。第５図は本発明の一実施例
を示す時計の外観図である。１……発振回路、２……分周回路、３〜８……
時刻計数回路群、３１……スケジユール時間指定
回路、３５……アナログのデコード回路、３６…
…スケジユール時間記憶回路、２８，２９……駆
動回路、３０……表示装置。

Claims

【特許請求の範囲】１時刻を計数する時刻計数回路と、前記時刻計数回路の計数内容を表示装置で表示
するために変換するアナログデコード回路と、前記アナログデコード回路の出力信号により計
時内容を表示する複数のセグメントを配列させた
アナログ表示部からなる表示装置を有する電子時
計において、２個以上のスイツチ手段と、第１のスイツチ手段の動作により、スケジユー
ル時間指定回路及びスケジユール記憶回路の動作
を制御する制御回路と、第１のスイツチ手段の動作により、制御回路の
出力信号により一定の単位時間ごとに定めた時間
帯に対応する所定数の連続するセグメントの組を
一定時間ごとに組単位で順番に点灯させるように
制御するスケジユール時間指定回路と、第２のスイツチ手段の動作により一定の単位時
間ごとに定めた時間帯のうちの特定の時間帯を記
憶するスケジユール時間記憶回路と、前記スケジユール時間記憶回路の出力信号を入
力し、かつ、前記アナログデコード回路の出力信
号を入力し、前記制御回路のラツチ信号を入力し
て前記表示装置の特定の時間帯に対応する部分の
表示セグメントに出力信号を出力する駆動回路を
有することを特徴とする電子時計。