JPH03160696A

JPH03160696A - 不揮発性半導体記憶装置

Info

Publication number: JPH03160696A
Application number: JP1300348A
Authority: JP
Inventors: Yoshikazu Miyawaki; 宮脇　好和; Yasushi Terada; 寺田　康; Takeshi Nakayama; 武志中山; Kazuo Kobayashi; 和男小林; Masanori Rinetsu; 正紀林越
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-11-17
Filing date: 1989-11-17
Publication date: 1991-07-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は不揮発性半導体記憶装置に関し、特にセルフテ
スト装置に関するものである．〔従来の技術〕従来の不揮発性半導体記憶装置において不良ワード線を
救済する場合のフローを第４図に示す。

試験の方法は、第４図に示す通り、まず試験する全チッ
プに或る情報（テストパターン）を書き込む（ステップ
ｌ）．次に、試験する１チップからデータを読み出す（
ステップ２）．この読み出したデータと書き込んだデー
タとをテスタで比較して（ステップ３）、誤りがある場
合はその読み出したアドレスをテスタが記憶する（ステ
ップ４．５）．これをすべてのアドレスに対して行なう
（ステップ６．７）．そして、全アドレスについてのエ
ラーチェック終了時点で、全不良ロウアドレス（ワード
線）が救済可能かどうかをテスタが判断する（ステップ
８）．救済可能ならばスペアヮード線に置き換え（ステ
ップ９）、不可能ならば不良チップとする．もちろん、
このとき、不良アドレスがないのならば何もしない。こ
のようなテストを全チップに対して行なう．また、エラーチェックを行なうテストデータは多種のデ
ータを用いた方がよい。もし仮にデータをオール“０”
一種類とすると、不良モードが“０”固定の場合に不良
が検出されない．このようなことを避けるために、少な
くとも、オール“Ｏ“ｌ”の２種類のテストデータが必
要である。

〔発明が解決しようとする課題〕

従来の不揮発性半導体記憶装置におけるリダンダンシー
機能は以上のように構戒されているので、他の試験用の
テスタが必要で、その試験は１チソプずつ行なわなけれ
ばならなかった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、試験用のテスタを必要とせず、
かつ大量のチップを一度に試験できる不揮発性半導体記
憶装置を得ることにある．〔課題を解決するための手段
〕このような目的を達威するために本発明は、任意のアド
レスデータを設定するアドレス設定手段と、任意のデー
タを設定するデータ設定手段と、セルフテスト時のデー
タの書込み・読出しを制御する書込み・読出し制御手段
と、書き込んだデータと読み出したデータとを比較判断
する比較判断手段と、この比較判断手段からの出力デー
タが不一致を示しているとき冗長メモリと不良メモリと
を電気的に置き換える置換え手段と、置換えのためのア
ドレスデータを不揮発に記憶する記憶手段と、通常のア
ドレスデータが不良メモリのアドレスを示すデータであ
るときメモリアクセスのアクセスデータを置き換えのた
めの冗長メモリのアドレスデータに切り替えるアドレス
切替え手段とを設けるようにしたものである。

〔作用〕

本発明による不揮発性半導体記憶装置は、セルフリダン
ダンシーモードに入ると、自動的に書き込み、書込みデ
ータのチェックを行ない、不良ワード線を検出すると自
動的にスペアワード線に置き換える．〔実施例〕以下、本発明の一実施例を図について説明する．第１図
は本発明による不揮発性半導体記憶装置の一実施例を示
すブロック系統図、第２図は第１図の系統の全体動作を
表わすフローチャート、第３図は第２図の不良チェック
のステップ（ステップ３１〉を詳細に示すフローチャー
トである。

第１図において、１１は書込み・読出し制御手段として
のりダンダンシー書込み・読出しコントロール回路１１
ａとリダンダンシーアドレス設定回路１ｌｂとから或る
リダンダンシー・アドレス・コントロール回路、１２は
Ｙカウンタ、１３はＸカウンタ、ｌ４はＤＱバッファ、
１５はＥＣＣ回路、ｌ６はＸデコーダ、ｌ７はＹデコー
ダ、ｌ８はメモリアレイ、ｌ９は記憶手段としてのアド
レス記憶用不揮発性ラッチ、２０はデータ設定手段とし
ての書込みデータ設定回路、２ｌは比較判断手段として
のコンパレー夕、２２はエラーフラグラッチ、２３はリ
ダンダンシーコントロール回路、２４はスペアカウンタ
、２５はスペアカウンタ用不揮発性ラッチ、２６はコン
トロール回路、２７はセンスアンプ、２８はアドレス切
替え手段としてのアドレス切替え判断回路である。

第１図において、リダンダンシー・アドレス設定回路１
ｌｂとＹカウンタ１２とＸカウンタｌ３とはアドレス設
定手段を構威し、リダンダンシーコントロール回路２３
とスペアカウンタ２４と不揮発性ランチ２５とは置換え
手段を構戒する。

第１図において、リダンダンシー書込み・読出しコント
ロール回路１１ａはセルフリダンダンシ一時の各コント
ロール信号（／ＣＥ，／ＷＥ．／ＯＥ）を発生する。セ
ルフリダンダンシー時（セルフテスト時）に、Ｙカウン
タｌ２はカラムアドレス、Ｘカウンタ１３はロウアドレ
スを発生する。

不揮発性ラッチ１９はロウアドレスを置き換えた場合、
その情報を蓄えておく．書込みデータ設定回路２０は、
チップをテストする場合の書込みデータをＤＱバッファ
ｌ４とコンパレータ２ｌへ出力する．コンパレータ２１
は書込みデータと読出しデータとを比較する。エラーフ
ラグラッチ２２は、コンバレータ２１が出力するエラー
フラグをランチする。リダンダンシーコントロール回路
２３は、不良ロウアドレスをスペアロウアドレスに置き
換える場合のコントロール信号を発生する。

スペアカウンタ２４は、使用したスペアロウアドレスの
数をカウントし、次に使用できるスペアロウアドレスを
示す。不揮発性ラソチ２５はスペアカウンタ２４の情報
を不揮発にラフチする。リダンダンシー・アドレス・コ
ントロール回路１１に入力されるＳＬＦＲ信号はセルフ
リダンダンシーを開始する信号である。その発生法は既
存のピンに通常では与えないような電圧を与えることを
トリガとしたり、既存の複数のピンに通常では与えない
ような信号の組合せを与えることをトリガとして発生さ
せる．この信号が人力されると、外部からの信号を遮断
し、リダンダンシ一書込み・読出しコントロール回路１
１ａは、書込み、読出しに必要な信号（／ＧＥ，／ＷＥ
．／ＯＥ）を発生し、コントロール回路２６に出力する
。これからの動作はすべて内部の動作となる．動作をフ
ローチャートに基づいて説明する。

はじめにアドレスカウンタ１２．１３をリセントシ（第
２図のステップ３０）、Ｘカウンタ１３の示すワード線
についてテストする。書込みデータ設定回路２０から、
ＤＱバッファ１４，コンバレータ２ｌへ書込みデータ（
たとえばオール“１”）をセントする（第３図のステッ
プ４１）。次に、セットしたデータをリダンダンシー書
込み・読出しコントロール回路１１ａで発生したコント
ロール信号（／ＣＥ，／ＷＥ）をもとにページ書込みす
る（ステップ４２）。この時、コラムアドレスのインク
リメントはＹカウンタｌ２で行なう。

書込み後に、Ｙカウンタ１２をリセットし、Ｙカウンタ
１２の指定したカラムアドレスのデータを読み出す（ス
テップ４３）。この時のコントロール信号（／ＧＥ．／
ＷＥ）はりダンダンシ一書込み・読出しコントロール回
路１１ａで発生する。

読み出したデータと先にセントした書込みデータをコン
パレータ２１で比較する（ステップ４４）。

エラーが検出されればコンパレータ２１がフラグを出力
し、そのフラグをエラーフラグラッチ２２がラッチする
（ステップ４５〉．この動作をＹカウンタ（カラム方向
〉をインクリメント（ステップ４６．４７＞Ｌながら１
ページ分の全バイト（ｌワード線分）に対して行なう。

次に、書込みデータを別のデータ（たとえばオール“０
”）にかえて（ステップ４８）、書込みデータの比較判
断をする。このようにしてあるページ（ワードＲ）に対
して多種のデータパターンでエラーチェックを行なう。

その結果、もしエラーが検出されれば、エラーフラグラ
ンチ２２がフラグをラッチする。

次に、ワード線置換えについて説明する。リダンダンシ
ーコントロール回路２３は、リダンダンシ一書込み・読
出しコントロール回路１１ａからの置換え起動信号ａの
入力により、ワード線置換えの動作を開始する。そして
、エラーフラグラフチ２２の情報がリダンダンシーコン
トロール回路２３に出力され、そのワード線（ページ）
にエラーがあったか否かをリダンダンシーコントロール
回路２３が判断する（第２図のステフプ３２）。

もしエラーがあれば、スペアカウンタ２４より置き換え
るスペアヮード線のアドレスを調べる（ステップ３３）
。ここで、スペアヵウンタ２４は、使用したスペアロウ
アドレスをカウントし、次に使用できるスペアロウアド
レスを示すカウンタである．使用できるスペアロウアド
レスが無くなればオーバーフローフラグｂを出力して（
ステソプ３４）、セルフリダンダンシーモードは終了す
る．エラーが検出され、かつ、置き換えるスペアロウア
ドレスがあれば、置き換えられるロウアドレスをＸカウ
ンタｌ３より、置き換えられるスペアロウアドレスをス
ペアカウンタ２４より、不揮発性ラソチ１９へ出力し、
そのアドレスをラッチし、アドレスの置き換えを行なう
　（ステップ３５，３６）．この時、その他アドレス置
換えに必要な情報も不揮発性ランチ１９にラッチする。

スペア使用状況ラソチ（スペアカウンタ用不揮発性ラン
チ）２５はセルフリダンダンシー終了時にスペアヵウン
タ２４の内容をラッチしておくものである。このラッチ
も電源を切っても内容が揮発しないように不揮発性ラン
チで構成する必要がある。

Ｘカウンタ１３（ロウ方向）を順次インクリメントしな
がら、各ロウごとにテスト、置換えを行ない、最終ロウ
アドレスまで繰り返す（ステップ３７．３８）。

通常時のチップからの読出しはアクセスされたアドレス
データＣと不揮発性ラソチ１９に蓄えたアドレスデータ
とをアドレス切替え判断回路２８が比較し、一致すれば
Ｘデコーダへスペアロウアドレスデータを出力してスペ
アアドレスについて読出しを行なう。書込みについても
同様である。

また、各機能ブロックはその機能さえ達威すればどのよ
うに構威してもよい。ＥＣＣ回路ｌ５内藏で、シンドロ
ーム信号によりエラーが検出できるのであれば、コンパ
レータ２１の代わりに用いてもよい。

（発明の効果〕以上説明したように本発明は、リダンダンシーに必要な
回路をチップ内蔵としたことにより、試験用のテスタを
必要とせず、かつ大量のチップを一度に試験できる不揮
発性半導体記憶装置が得られる効果がある．

【図面の簡単な説明】

第１図は本発明による不揮発性半導体記憶装置の一実施
例を示す系統図、第２図は第１図の装置の全体動作を説
明するためのフローチャート、第３図は第２図の不良チ
ェックのステソプを詳細に示すフローチャート、第４図
は従来の不揮発性半導体記憶装置における不良ワード線
救済方法を説明するためのフローチャートである。１１・・・リダンダンシー・アドレス・コントロール回
路、ｌｌａ・・・リダンダンシ一書込み・読出しコント
ロール回路、１ｌｂ・・・リダンダンシーアドレス設定
回路、１２・・・Ｙカウンタ、１３・・・Ｘカウンタ、
１４・・・ＤＱバッファ、ｌ５・・・ＥＣＣ回路、ｌ６
・・・Ｘデコーダ、１７・・・Ｙデコーダ、１８・・・
メモリアレイ、１９・・・アドレス記憶用不揮発性ラン
チ、２０・・・書込みデータ設定回路、２１・・・コン
パレータ、２２・・・エラーフラグランチ、２３・・・
リダンダンシーコントロール回路、２４・・・スペアカ
ウンタ、２５・・・スペアカウンタ用不揮発性ラッチ、
２６・・・コントロール回路、２７・・・センスアンプ、２８・・・アドレス切替え判断回路。代理人大岩増雄２図第３図第４図平或２年５月２２日

Claims

【特許請求の範囲】

任意のアドレスデータを設定するアドレス設定手段と、
任意のデータを設定するデータ設定手段と、セルフテス
ト時のデータの書込み・読出しを制御する書込み・読出
し制御手段と、書き込んだデータと読み出したデータと
を比較判断する比較判断手段と、この比較判断手段から
の出力データが不一致を示しているとき冗長メモリと不
良メモリとを電気的に置き換える置換え手段と、置換え
のためのアドレスデータを不揮発に記憶する記憶手段と
、通常のアドレスデータが不良メモリのアドレスを示す
データであるときメモリアクセスのアクセスデータを置
き換えのための冗長メモリのアドレスデータに切り替え
るアドレス切替え手段とを備えたことを特徴とする不揮
発性半導体記憶装置。