JPH03161926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03161926A JPH03161926A JP30278289A JP30278289A JPH03161926A JP H03161926 A JPH03161926 A JP H03161926A JP 30278289 A JP30278289 A JP 30278289A JP 30278289 A JP30278289 A JP 30278289A JP H03161926 A JPH03161926 A JP H03161926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000004907 gland Anatomy 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は微細なコンタクトホールを有する半導体装置を
製造するのに好適の半導体装置の製造方法に関する。
製造するのに好適の半導体装置の製造方法に関する。
［従来の技術］
従来、半導体装置のコンタクトホールのサイズの限界は
フォトリングラフィ技術によって決定されている。しか
し、近年の半導体素子の微細化に伴うコンタクｌ・ホー
ルの微細化の要求に対応して、コンタクトホールの側方
にサイドウォールを形成することにより、フォトリング
ラフィ技術の限界を越えた微細なコンタクトホールの形
或技術が提案されている。
フォトリングラフィ技術によって決定されている。しか
し、近年の半導体素子の微細化に伴うコンタクｌ・ホー
ルの微細化の要求に対応して、コンタクトホールの側方
にサイドウォールを形成することにより、フォトリング
ラフィ技術の限界を越えた微細なコンタクトホールの形
或技術が提案されている。
第３図（ａ）及び（ｂ）はこのサイドウォールを使用し
てコンタクトホールを形成する従来の半導体装置の製造
方法を工程順に示す断面図である。
てコンタクトホールを形成する従来の半導体装置の製造
方法を工程順に示す断面図である。
第３図（ａ）に示すように、先ず、素子形成されたシリ
コン基板２１上に気相成長により膜厚が約６０００大の
酸化膜２２を形成する。次に、フォトリングラフィ及び
エッチング技術によって酸化膜２２を選択的に開口して
シリコン基板２１を露出させ、酸化膜２２に開口部を設
ける。次いて、気相成長により前記開口部内を含むシリ
コン基板２１の全面上に膜厚が約２０００入の窒化膜２
３を形或する。
コン基板２１上に気相成長により膜厚が約６０００大の
酸化膜２２を形成する。次に、フォトリングラフィ及び
エッチング技術によって酸化膜２２を選択的に開口して
シリコン基板２１を露出させ、酸化膜２２に開口部を設
ける。次いて、気相成長により前記開口部内を含むシリ
コン基板２１の全面上に膜厚が約２０００入の窒化膜２
３を形或する。
次に、第３図（ｂ）に示すように、ＲＩＥ法により窒化
膜２３を異方性エッチングし、前記開口部内の酸化膜２
２の側方にのみ窒化膜２３を残存させてサイドウォール
を形成する。これにより、フォトリソグラフィ及びエッ
チング技術による開口径よりも微細なコンタクトホール
が形成される。
膜２３を異方性エッチングし、前記開口部内の酸化膜２
２の側方にのみ窒化膜２３を残存させてサイドウォール
を形成する。これにより、フォトリソグラフィ及びエッ
チング技術による開口径よりも微細なコンタクトホール
が形成される。
［発明が解決しようとする課題コ
しかしながら、上述した従来の半導体装置の製造方法に
おいては、第３図（ａ）に示すように、窒化膜２３は上
記開口部内において略均一な膜厚で形成される。このた
め、窒化膜２３を異方性エッチングすると、シリコン基
板２１に対して略垂直な側面を有するコンタクトホール
が形成される。
おいては、第３図（ａ）に示すように、窒化膜２３は上
記開口部内において略均一な膜厚で形成される。このた
め、窒化膜２３を異方性エッチングすると、シリコン基
板２１に対して略垂直な側面を有するコンタクトホール
が形成される。
従って、次工程において、例えば、スパッタ蒸着法によ
りこのコンタクトホール内にアルミニウム等の低抵抗の
金属を埋め込んで電極等を形成する場合に、アルミニウ
ムがシリコン基板｛と十分に接触することができないの
で、コンタクｌ・抵抗が極めて大きくなるという問題点
がある。また、コンタクトホールの」二端部分において
はアルミニウム電極が断線する虞もある。
りこのコンタクトホール内にアルミニウム等の低抵抗の
金属を埋め込んで電極等を形成する場合に、アルミニウ
ムがシリコン基板｛と十分に接触することができないの
で、コンタクｌ・抵抗が極めて大きくなるという問題点
がある。また、コンタクトホールの」二端部分において
はアルミニウム電極が断線する虞もある。
本発明はかかる問題点に鑑みてなされたものであって、
低抵抗であり、且つ安定したコンタクト部を形成するこ
とができる半導体装置の製造方法を提供することを目的
とする。
低抵抗であり、且つ安定したコンタクト部を形成するこ
とができる半導体装置の製造方法を提供することを目的
とする。
［課題を解決するための千段］
本発明に係る半導体装置の製造方法は、素子形成された
半導体基板上に第１の絶縁膜を形成する工程と、この第
１の絶縁膜を選択的に開口して前記半導体基板を露出さ
せる工程と、前記半導体基板の全面に第２の絶縁膜を被
着する工程と、この第２の絶縁膜上に熱軟化性を有する
第３の絶縁腺を被着する工程と、前記半導体基板を熱処
理して前記第３の絶縁膜をリフローさせる工程と、前記
第２及び第３の絶縁膜をエッチングバックして前記開口
部内の前記第工の絶縁膜の側方にザイドウオールを形成
する工程とを有することを特徴とする。
半導体基板上に第１の絶縁膜を形成する工程と、この第
１の絶縁膜を選択的に開口して前記半導体基板を露出さ
せる工程と、前記半導体基板の全面に第２の絶縁膜を被
着する工程と、この第２の絶縁膜上に熱軟化性を有する
第３の絶縁腺を被着する工程と、前記半導体基板を熱処
理して前記第３の絶縁膜をリフローさせる工程と、前記
第２及び第３の絶縁膜をエッチングバックして前記開口
部内の前記第工の絶縁膜の側方にザイドウオールを形成
する工程とを有することを特徴とする。
［作用コ
本発明においては、開口部内を含む半導体基板の全面に
形成された第２の絶縁膜上に、例えばＢＰＳＧ膜のよう
に熱処理による軟化性を有する第３の絶縁膜を形戊する
。この第３の絶縁膜は、前記開口部内において、半導体
基板の表面に対して略垂直な側面を有して形威されるが
、熱処理することにより変形して半導体基板の表面に対
してなだらかな傾斜面が形成される。このため、前記第
２及び第３の絶縁膜をエッチングバックすると、前記開
口部内の第１の絶縁膜の側壁になだらかな形状のサイド
ウォールを形成され、コンタクトホールの側面をなだら
かに傾斜させることができる。
形成された第２の絶縁膜上に、例えばＢＰＳＧ膜のよう
に熱処理による軟化性を有する第３の絶縁膜を形戊する
。この第３の絶縁膜は、前記開口部内において、半導体
基板の表面に対して略垂直な側面を有して形威されるが
、熱処理することにより変形して半導体基板の表面に対
してなだらかな傾斜面が形成される。このため、前記第
２及び第３の絶縁膜をエッチングバックすると、前記開
口部内の第１の絶縁膜の側壁になだらかな形状のサイド
ウォールを形成され、コンタクトホールの側面をなだら
かに傾斜させることができる。
従って、このコンタクトホール内に低抵抗の金属を埋め
込んで電極等を形成する場合に、この金属とシリコン基
板１とを十分に接触させることができるので、コンタク
ト抵抗が低減されると共に、安定したコンタクト部が形
成される。
込んで電極等を形成する場合に、この金属とシリコン基
板１とを十分に接触させることができるので、コンタク
ト抵抗が低減されると共に、安定したコンタクト部が形
成される。
−５−
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第ｌ図（ａ）乃至（ｃ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。
半導体装置の製造方法を工程順に示す断面図である。
第１図（ａ）に示すように、先ず、素子形成されたシリ
コン基板１上に膜厚が例えば約６０００大の酸化膜２を
形成する。次に、酸化１１Ａ ２を選択的に開１」シて
シリコン基板ｌを困出させる。次に、気相成長により前
記開口部内を含むシリコン基板１の全面」二に膜厚が例
えば約５００λの窒化膜３を形成する。次いで、気相成
長法により窒化膜３上に膜厚が例えば約ｌ５００λのＢ
ＰＳＧ （ホウ素とリンを高濃度で添加したシリコン酸
化物）膜４を形成する。
コン基板１上に膜厚が例えば約６０００大の酸化膜２を
形成する。次に、酸化１１Ａ ２を選択的に開１」シて
シリコン基板ｌを困出させる。次に、気相成長により前
記開口部内を含むシリコン基板１の全面」二に膜厚が例
えば約５００λの窒化膜３を形成する。次いで、気相成
長法により窒化膜３上に膜厚が例えば約ｌ５００λのＢ
ＰＳＧ （ホウ素とリンを高濃度で添加したシリコン酸
化物）膜４を形成する。
次に、第１図（ｂ）に示すように、ＢＰＳＧＩ１へ４が
形成されたシリコン基板１を例えば窒素雰囲気内にて約
９００℃に加熱し、約５分間アニールする。これにより
、ＢＰＳＧ膜４が変形して前記開−６− 口部内においてなだらかな傾斜面を形成する。
形成されたシリコン基板１を例えば窒素雰囲気内にて約
９００℃に加熱し、約５分間アニールする。これにより
、ＢＰＳＧ膜４が変形して前記開−６− 口部内においてなだらかな傾斜面を形成する。
次に、第ｌ図（ｃ）に示すように、ＢＰＳＧ股４及び窒
化膜３を順次又は同時に異方性エッチングする。これに
より、前記開口部内の酸化１良２の側方に」一述の如く
変形した形状のＢＰＳＧ膜４及び窒化膜３が残存してサ
イドウォールを形成するので、なだらかな傾斜面を有す
るコンタクトホールが形成される。
化膜３を順次又は同時に異方性エッチングする。これに
より、前記開口部内の酸化１良２の側方に」一述の如く
変形した形状のＢＰＳＧ膜４及び窒化膜３が残存してサ
イドウォールを形成するので、なだらかな傾斜面を有す
るコンタクトホールが形成される。
なお、本発明においては、第２の絶縁膜としては、Ｂ
Ｐ Ｓ Ｇ ＩＩＡ等の第３の絶縁腺に含まれる不純物
がアニール時に／リコン基板１の表面に拡散することを
防止できるものであればよく、窒化膜に限定されるもの
ではない。また、第３の絶縁膜としては、熱軟化性を有
し、成膜時又はアニール時に開口部内においてなだらか
な傾斜面を形成する膜であればよく、これもＢＰＳＧ膜
に限定されるものではない。
Ｐ Ｓ Ｇ ＩＩＡ等の第３の絶縁腺に含まれる不純物
がアニール時に／リコン基板１の表面に拡散することを
防止できるものであればよく、窒化膜に限定されるもの
ではない。また、第３の絶縁膜としては、熱軟化性を有
し、成膜時又はアニール時に開口部内においてなだらか
な傾斜面を形成する膜であればよく、これもＢＰＳＧ膜
に限定されるものではない。
第２図は本発明の第２の実施例に係る半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
先ず、シリコン基板工１上に膜厚が例えば約６０ＯＯλ
の酸化膜１２を形成した後に、異方性エッチングにより
この酸化膜１２を選択的に開口してシリコン基板１１を
露出させる。次に、気相成長により前記開口部内を含む
シリコン基板ｌ１の全面上に、膜厚が例えば約２００大
の酸化膜１５を形成し、次いで酸化膜１５」二に膜厚が
例えば約３００λの窒化膜１３及び膜厚が例えば約Ｉ５
００入のＢＰＳＧ膜１４を順次形成する。その後、この
シリコン基板ｌ１を例えば窒素雰囲気内にて約９００゜
Ｃに加熱し、約５分間アニールすることにより、ＢＰＳ
Ｇ膜１４を変形させる。
の酸化膜１２を形成した後に、異方性エッチングにより
この酸化膜１２を選択的に開口してシリコン基板１１を
露出させる。次に、気相成長により前記開口部内を含む
シリコン基板ｌ１の全面上に、膜厚が例えば約２００大
の酸化膜１５を形成し、次いで酸化膜１５」二に膜厚が
例えば約３００λの窒化膜１３及び膜厚が例えば約Ｉ５
００入のＢＰＳＧ膜１４を順次形成する。その後、この
シリコン基板ｌ１を例えば窒素雰囲気内にて約９００゜
Ｃに加熱し、約５分間アニールすることにより、ＢＰＳ
Ｇ膜１４を変形させる。
次に、Ｂ Ｐ Ｓ Ｇ ＩＩ促１４、窒化膜１３及び酸
化膜ｌ５を順次又は同時に異方性エッチングする。これ
により、前記開口部内の酸化膜１２の側壁にＢＰＳＧ膜
１４、窒化膜１３及び酸化膜１５が残存してサイドウォ
ールを形成するので、なだらかな傾斜面を有するコンタ
クトホールが形成される。
化膜ｌ５を順次又は同時に異方性エッチングする。これ
により、前記開口部内の酸化膜１２の側壁にＢＰＳＧ膜
１４、窒化膜１３及び酸化膜１５が残存してサイドウォ
ールを形成するので、なだらかな傾斜面を有するコンタ
クトホールが形成される。
本実施例においては、酸化膜１５及び窒化膜１３により
第２の絶縁膜を形成している。このため、窒化膜１３が
シリコン基板１１の表面に直接接触することを防止でき
るので、シリコン基板１１に表面順位が形成されること
を防止できる。
第２の絶縁膜を形成している。このため、窒化膜１３が
シリコン基板１１の表面に直接接触することを防止でき
るので、シリコン基板１１に表面順位が形成されること
を防止できる。
［発明の効果］
以上説明したように本発明によれば、第３の絶縁膜をな
だらかな形状に変形させた後に異方性エッチングするこ
とにより、コンタクトホーノレの側方になだらかな形状
のサイドウメールを形成することができる。このため、
このコンタクトホール内に例えばスパッタ蒸着法により
アルミニウム等の低抵抗金属を理め込む場合に、この金
属が半導体基板と十分に接触することができるので、コ
ンタクト抵抗を低減することができると共に、安定した
コンタクト部を形成することができる。従って、信頼性
が高い半導体装置を製造することができる。
だらかな形状に変形させた後に異方性エッチングするこ
とにより、コンタクトホーノレの側方になだらかな形状
のサイドウメールを形成することができる。このため、
このコンタクトホール内に例えばスパッタ蒸着法により
アルミニウム等の低抵抗金属を理め込む場合に、この金
属が半導体基板と十分に接触することができるので、コ
ンタクト抵抗を低減することができると共に、安定した
コンタクト部を形成することができる。従って、信頼性
が高い半導体装置を製造することができる。
第１図（ａ）乃至（ｃ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図、第２図は
本発明の第２の実施例に係る半導体装置の製造方法を示
す断面図、第３図（ａ）及−９一 び（ｂ）は従来の半導体装置の製造方法を工程順に示す
断面図である。 １，１１，２１；シリコン基板、２，１２，１５，２２
；酸化膜、３，１３．２３；窒化膜、４，１４； ＢＰ
ＳＧ膜
半導体装置の製造方法を工程順に示す断面図、第２図は
本発明の第２の実施例に係る半導体装置の製造方法を示
す断面図、第３図（ａ）及−９一 び（ｂ）は従来の半導体装置の製造方法を工程順に示す
断面図である。 １，１１，２１；シリコン基板、２，１２，１５，２２
；酸化膜、３，１３．２３；窒化膜、４，１４； ＢＰ
ＳＧ膜
Claims (2)
- （１）素子形成された半導体基板上に第１の絶縁膜を形
成する工程と、この第１の絶縁膜を選択的に開口して前
記半導体基板を露出させる工程と、前記半導体基板の全
面に第２の絶縁膜を被着する工程と、この第２の絶縁膜
上に熱軟化性を有する第３の絶縁膜を被着する工程と、
前記半導体基板を熱処理して前記第３の絶縁膜をリフロ
ーさせる工程と、前記第２及び第３の絶縁膜をエッチン
グバックして前記開口部内の前記第１の絶縁膜の側方に
サイドウォールを形成する工程とを有することを特徴と
する半導体装置の製造方法。 - （２）前記第３の絶縁膜がＢＰＳＧ膜であることを特徴
とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30278289A JPH03161926A (ja) | 1989-11-21 | 1989-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30278289A JPH03161926A (ja) | 1989-11-21 | 1989-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03161926A true JPH03161926A (ja) | 1991-07-11 |
Family
ID=17913055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30278289A Pending JPH03161926A (ja) | 1989-11-21 | 1989-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03161926A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206303A (ja) * | 1992-01-13 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
| US5631174A (en) * | 1995-12-21 | 1997-05-20 | Micron Technology, Inc. | Method for forming a spacer with a prograde profile |
| US5960315A (en) * | 1997-07-10 | 1999-09-28 | International Business Machines Corporation | Tapered via using sidewall spacer reflow |
| US6093968A (en) * | 1996-06-26 | 2000-07-25 | Micron Technology, Inc. | Germanium alloy contact to a silicon substrate |
| US6239029B1 (en) | 1995-07-17 | 2001-05-29 | Micron Technology, Inc. | Sacrificial germanium layer for formation of a contact |
| US6309967B1 (en) | 1995-07-17 | 2001-10-30 | Micron Technology, Inc. | Method of forming a contact |
| KR20160007499A (ko) * | 2013-03-14 | 2016-01-20 | 솔리디아 테크놀로지스 인코포레이티드 | 이산화탄소를 소비하는 물질에 대한 경화 시스템 및 이의 사용 방법 |
-
1989
- 1989-11-21 JP JP30278289A patent/JPH03161926A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206303A (ja) * | 1992-01-13 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
| US6239029B1 (en) | 1995-07-17 | 2001-05-29 | Micron Technology, Inc. | Sacrificial germanium layer for formation of a contact |
| US6309967B1 (en) | 1995-07-17 | 2001-10-30 | Micron Technology, Inc. | Method of forming a contact |
| US6597042B1 (en) | 1995-07-17 | 2003-07-22 | Micron Technology, Inc. | Contact with germanium layer |
| US5631174A (en) * | 1995-12-21 | 1997-05-20 | Micron Technology, Inc. | Method for forming a spacer with a prograde profile |
| US6093968A (en) * | 1996-06-26 | 2000-07-25 | Micron Technology, Inc. | Germanium alloy contact to a silicon substrate |
| US6229213B1 (en) | 1996-06-26 | 2001-05-08 | Micron Technology, Inc. | Germanium alloy electrical interconnect structure |
| US6331482B1 (en) | 1996-06-26 | 2001-12-18 | Micron Technology, Inc. | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization |
| US5960315A (en) * | 1997-07-10 | 1999-09-28 | International Business Machines Corporation | Tapered via using sidewall spacer reflow |
| KR20160007499A (ko) * | 2013-03-14 | 2016-01-20 | 솔리디아 테크놀로지스 인코포레이티드 | 이산화탄소를 소비하는 물질에 대한 경화 시스템 및 이의 사용 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPH03161926A (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPS63177523A (ja) | コンタクトホ−ル形成方法 | |
| JP3421861B2 (ja) | 半導体装置の製造方法 | |
| JPS6068613A (ja) | 半導体装置の製造方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| JPS61283141A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPH06196433A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPH0354860B2 (ja) | ||
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| JPH06151415A (ja) | 半導体装置の製造方法 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10321717A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH0430529A (ja) | 半導体装置の製造方法 |