JPH03163494A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH03163494A JPH03163494A JP1302851A JP30285189A JPH03163494A JP H03163494 A JPH03163494 A JP H03163494A JP 1302851 A JP1302851 A JP 1302851A JP 30285189 A JP30285189 A JP 30285189A JP H03163494 A JPH03163494 A JP H03163494A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image signal
- signal processing
- processing device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 17
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、グラフィック機能が拡充されたパーソナルコ
ンピュータ、エンジニアリングワークステーションにお
いて、ディスプレイコントローラまたはマイクロプロセ
ッサ等に制御され、ＣＲＴディスプレイまたは、液晶、
プラズマディスプレイなどを表示するための画像信号を
発生する画像信号処理装置に関し、特に表示データをデ
ィスプレイ表示データに変換するパレット（ルックアッ
プテーブルとも呼ばれる．）を有する画像信号処理装置
に関する． ［従来の技術】 第３図に画素単位の表示データを、ディスプレイ表示デ
ータ（たとえば，デジタルＲＧＢデーク）に変換するパ
レットを具備したＣＲＴディスプレイ及び、液晶または
プラズマディスプレイを表示するシステムの方式の従来
例を示す．第３図の従来例によれば、パレット８２は．
ＲＡＭで構成されており（以下パレットＲＡＭと称する
）ディスプレイコントローラ８１より，１画素単位に相
当するクロック９２（ビクセルクロック）と各画素単位
の表示データ９９（ビクセルアドレス）を供給される．
パレット８２は、この表示データをアドレスとして、Ｒ
ＡＭの読み出し動作を行なうことでディスプレイ表示デ
ーク９３への変換を行なっている．パレットの変換デー
タは、８０のマイクロプロセッサより、データパス９６
を介してパレットＲＡＭに書き込まれる．パレットによ
り変換されたディスプレイ表示データ９３は、８３のデ
ジタル・アナログ変換器（以下Ｄ／Ａ変換器と称する）
によりｒｃＲＴディスプレイ表示用の信号８８（例えば
アナログＲＧＢ信号）に変換され、ＣＲＴディスプレイ
８７に供給される．またＣＲＴディスプレイへの同期信
号９１は、ディスプレイコントローラ８ｌより供給され
る．方、液晶またはプラズマディスプレイを表示するの
には、８３のＤ／Ａ変換器の出力であるＣＲＴディスプ
レイ用のアナログ信号を、８４のアナログ・デジタル変
換器（以下Ａ／Ｄ変換器と称する）によりＡ／Ｄ変換し
たのち，液晶、プラズマディスプレイインターフエイス
装置８５に，ディスプレイ表示データとして供給される
．また、インターフェイス装置８５は、ディスプレイコ
ントローラ８ｌより、ｌ画素単位に相当するビクセルク
ロック９２を供給され、各画素毎のデータを取り込む．
液晶、プラズマディスプレイ表示のための同期信号も，
ディスプレイコントローラ８１より，インターフエイス
装置に供給される．その後、インターフェイス装置８５
は、液晶またはプラズマディスプレイ８６を表示する． ［発明が解決しようとする課題］ 従来技術では、平面ディスプレイを表示しようとした場
合、パレット出力をＣＲＴディスプレイを表示するため
のアナログＲＧＢ信号などのアナログ信号にＤ／Ａ変換
した後に、再びＡ／Ｄ変換器を用いてデジタル信号に変
換し，液晶またはプラズマディスプレイを表示するため
の信号を作成しなければならず、装置点数が増し、表示
システム自体の大型化、高価格化してしまうという問題
点を有していた．また階調付き平面ディスプレイのみを
表示する際は、Ｒ．Ｇ．ＢのＧのみを使用して表示して
おり、Ｒ、Ｂのパレットの読み出し、変換は必要なく、
不要な回路動作、不要な消費電流を浪費してしまうとい
う問題点を有していた．本発明は、このような問題点を
解決するちので、その目的とするところは，液晶または
プラズマディスプレイといった平面ディスプレイを表示
する小型で低価格なシステムに適し、低消費電流のパレ
ットを有した画像信号処理装置を供給することにある． 〔課題を解決するための千段Ｊ 本発明の画像信号処理装置は、ディスプレイコントロー
ラまたは、マイクロプロセッサにより制御され、画素単
位の表示データを入力とし、前記表示データをディスプ
レイ表示データに変換する記憶装置であるパレットをそ
れぞれＲ．Ｇ．Ｂとして有し、ディスプレイを表示する
ための画像信号を出力とする画像信号処理装置において
、第１に．前記パレットをＲ．Ｇ．Ｂそれぞれ独立して
個別に動作状愈とし、表示データをディスプレイ表示デ
ータに変換する手段と、前記パレットのＲ．Ｇ、Ｂの少
なくとも１つのパレットのみを動作状態とし，表示デー
タをディスプレイ表示データに変換する手段とを具備し
たことを特徴とする． 第２に、前記画像処理装置において，前記第１の手段を
同一の半導体基板上に集積したことを特徴とする． 〔実 施 例】 以下本発明について，実施例に基づいて説明する．第１
図は、本発明の実施例を示す図で本発明による画像信号
処理装置である．１０１は、表示コントローラとのＩ／
Ｆ部であり、表示コントローラより，ビクセルクロック
１１９と、ビクセルアドレス１１８を供給される．１０
２はメモリセル書き込み制御ブロックで、１０３はＲＡ
Ｍメモノセルアレイであり、１０４はメモリセル選択ブ
ロックで、表示コントローラから供給された表示デーク
（ビクセルアドレス）をデコードし、Ｒ（Ｒｅｄ：赤）
６ｂ ｉ ｔ． Ｇ’＝（Ｇｒｅｅｎ ：緑）６ｂｉ
ｔ．Ｂ （Ｂｌｕｅ：青）６ｂｉｔのデジタル力ラーデ
ータ（１１４〜１１６）に変換する．１０５〜１０７は
、各Ｒ．Ｇ、Ｂの記憶出力すなわち変換データ出力を増
幅及び動作制御を行なう読み出し制御ブロックである．
１０８〜１１０は、各Ｒ．Ｇ．ＢのＤ／Ａ変換器である
．１１１〜１１３は、アナログＲＧＢ信号出力であり、
１０８〜１１０のＤ／Ａ変換器によりＤ／Ａ変換された
アナログＲＧＢ信号が出力今れ、ＣＲＴディスプレイを
表示する．第１図では、パレットにより変換されたデジ
タルＲＧＢデータ（１８ｂｉｔ）から、Ｇ６ｂｉｔを液
晶またはプラズマディスプレイ・インターフエイス装置
に入力する．このような構成にすることで、ＣＲＴディ
スプレイとともに、２’ ＝６４階調表示可能なモノク
ロの液晶またはプラズマディスプレイを表示するシステ
ムに応用できる．第１図においては、液晶またはプラズ
マディスプレイ・インターフエイス装置への出力は、６
ｂｉｔとなっているが、この出力はディスプレイの表示
能力などに対応して決めればよい．尚、第１図の画像信
号処理装置は同一半導体基板に構成された１チップＩＣ
として実現される． 次に、第１図に示した本発明の実施例である画像信号処
理装置を用いて、ＣＲＴディスプレイ及び液晶ディスプ
レイを表示するシステムのブロック図を、第２図に示す
．５２が、本発明による画像信号処理装置である．５０
は、システム全体の制御を行なうＭＰＵであり，５２の
画像信号処理装置に対しては、パレットＲＡＭによる変
換データの指定を行なう．５１は、ディスプレイコント
ローラでありＭＰＵの制御をうけ、５２の画像信号処理
装置に、ビクセルクロック６１、水平同期信号６２、垂
直同期信号６３、ビクセルアドレス６４を供給する．５
２の画像信号処理装置は、５４のＣＲＴディスプレイに
、アナログＲＧＢ信号６９及び、画像信号処理装置内で
、遅延させられた水平同期信号６８と垂直同期信号６７
を供給する．また画像信号処理装置は、５３の液晶ディ
スプレイ・インターフエイス装置に６６のビクセルクロ
ック出力と、この出力クロツクに同期して、デジタルＧ
データ６５及び水平同期信号６８、垂直同期信号６７を
供給する．そして、液晶ディスプレイ・インターフエイ
ス装置は、５５の液晶ディスプレイを駆動する． ［発明の効果］ 以上述べたように本発明によれば．ＣＲＴディスプレイ
表示と、液晶またはプラズマディスプレイ表示両方を大
幅な部品点数を要さずに画像表示システムとして実現す
ることができ、小型で低価搦な画像表示システムを構築
できるという効果を有する．さらに、液晶またはプラズ
マディスプレイのみの使用時に、Ｒ．Ｇ．Ｂのパレット
の使用するパレットのみを動作すなわち、表示データを
ディスプレイ表示データに変換することを可能にし，不
要なパレットを動作させないことにより、低消費電流な
パレットを有することができ、このパレットを用いるこ
とにより、低消費電流な画像表示システムを構築できる
という効果を有する．
ンピュータ、エンジニアリングワークステーションにお
いて、ディスプレイコントローラまたはマイクロプロセ
ッサ等に制御され、ＣＲＴディスプレイまたは、液晶、
プラズマディスプレイなどを表示するための画像信号を
発生する画像信号処理装置に関し、特に表示データをデ
ィスプレイ表示データに変換するパレット（ルックアッ
プテーブルとも呼ばれる．）を有する画像信号処理装置
に関する． ［従来の技術】 第３図に画素単位の表示データを、ディスプレイ表示デ
ータ（たとえば，デジタルＲＧＢデーク）に変換するパ
レットを具備したＣＲＴディスプレイ及び、液晶または
プラズマディスプレイを表示するシステムの方式の従来
例を示す．第３図の従来例によれば、パレット８２は．
ＲＡＭで構成されており（以下パレットＲＡＭと称する
）ディスプレイコントローラ８１より，１画素単位に相
当するクロック９２（ビクセルクロック）と各画素単位
の表示データ９９（ビクセルアドレス）を供給される．
パレット８２は、この表示データをアドレスとして、Ｒ
ＡＭの読み出し動作を行なうことでディスプレイ表示デ
ーク９３への変換を行なっている．パレットの変換デー
タは、８０のマイクロプロセッサより、データパス９６
を介してパレットＲＡＭに書き込まれる．パレットによ
り変換されたディスプレイ表示データ９３は、８３のデ
ジタル・アナログ変換器（以下Ｄ／Ａ変換器と称する）
によりｒｃＲＴディスプレイ表示用の信号８８（例えば
アナログＲＧＢ信号）に変換され、ＣＲＴディスプレイ
８７に供給される．またＣＲＴディスプレイへの同期信
号９１は、ディスプレイコントローラ８ｌより供給され
る．方、液晶またはプラズマディスプレイを表示するの
には、８３のＤ／Ａ変換器の出力であるＣＲＴディスプ
レイ用のアナログ信号を、８４のアナログ・デジタル変
換器（以下Ａ／Ｄ変換器と称する）によりＡ／Ｄ変換し
たのち，液晶、プラズマディスプレイインターフエイス
装置８５に，ディスプレイ表示データとして供給される
．また、インターフェイス装置８５は、ディスプレイコ
ントローラ８ｌより、ｌ画素単位に相当するビクセルク
ロック９２を供給され、各画素毎のデータを取り込む．
液晶、プラズマディスプレイ表示のための同期信号も，
ディスプレイコントローラ８１より，インターフエイス
装置に供給される．その後、インターフェイス装置８５
は、液晶またはプラズマディスプレイ８６を表示する． ［発明が解決しようとする課題］ 従来技術では、平面ディスプレイを表示しようとした場
合、パレット出力をＣＲＴディスプレイを表示するため
のアナログＲＧＢ信号などのアナログ信号にＤ／Ａ変換
した後に、再びＡ／Ｄ変換器を用いてデジタル信号に変
換し，液晶またはプラズマディスプレイを表示するため
の信号を作成しなければならず、装置点数が増し、表示
システム自体の大型化、高価格化してしまうという問題
点を有していた．また階調付き平面ディスプレイのみを
表示する際は、Ｒ．Ｇ．ＢのＧのみを使用して表示して
おり、Ｒ、Ｂのパレットの読み出し、変換は必要なく、
不要な回路動作、不要な消費電流を浪費してしまうとい
う問題点を有していた．本発明は、このような問題点を
解決するちので、その目的とするところは，液晶または
プラズマディスプレイといった平面ディスプレイを表示
する小型で低価格なシステムに適し、低消費電流のパレ
ットを有した画像信号処理装置を供給することにある． 〔課題を解決するための千段Ｊ 本発明の画像信号処理装置は、ディスプレイコントロー
ラまたは、マイクロプロセッサにより制御され、画素単
位の表示データを入力とし、前記表示データをディスプ
レイ表示データに変換する記憶装置であるパレットをそ
れぞれＲ．Ｇ．Ｂとして有し、ディスプレイを表示する
ための画像信号を出力とする画像信号処理装置において
、第１に．前記パレットをＲ．Ｇ．Ｂそれぞれ独立して
個別に動作状愈とし、表示データをディスプレイ表示デ
ータに変換する手段と、前記パレットのＲ．Ｇ、Ｂの少
なくとも１つのパレットのみを動作状態とし，表示デー
タをディスプレイ表示データに変換する手段とを具備し
たことを特徴とする． 第２に、前記画像処理装置において，前記第１の手段を
同一の半導体基板上に集積したことを特徴とする． 〔実 施 例】 以下本発明について，実施例に基づいて説明する．第１
図は、本発明の実施例を示す図で本発明による画像信号
処理装置である．１０１は、表示コントローラとのＩ／
Ｆ部であり、表示コントローラより，ビクセルクロック
１１９と、ビクセルアドレス１１８を供給される．１０
２はメモリセル書き込み制御ブロックで、１０３はＲＡ
Ｍメモノセルアレイであり、１０４はメモリセル選択ブ
ロックで、表示コントローラから供給された表示デーク
（ビクセルアドレス）をデコードし、Ｒ（Ｒｅｄ：赤）
６ｂ ｉ ｔ． Ｇ’＝（Ｇｒｅｅｎ ：緑）６ｂｉ
ｔ．Ｂ （Ｂｌｕｅ：青）６ｂｉｔのデジタル力ラーデ
ータ（１１４〜１１６）に変換する．１０５〜１０７は
、各Ｒ．Ｇ、Ｂの記憶出力すなわち変換データ出力を増
幅及び動作制御を行なう読み出し制御ブロックである．
１０８〜１１０は、各Ｒ．Ｇ．ＢのＤ／Ａ変換器である
．１１１〜１１３は、アナログＲＧＢ信号出力であり、
１０８〜１１０のＤ／Ａ変換器によりＤ／Ａ変換された
アナログＲＧＢ信号が出力今れ、ＣＲＴディスプレイを
表示する．第１図では、パレットにより変換されたデジ
タルＲＧＢデータ（１８ｂｉｔ）から、Ｇ６ｂｉｔを液
晶またはプラズマディスプレイ・インターフエイス装置
に入力する．このような構成にすることで、ＣＲＴディ
スプレイとともに、２’ ＝６４階調表示可能なモノク
ロの液晶またはプラズマディスプレイを表示するシステ
ムに応用できる．第１図においては、液晶またはプラズ
マディスプレイ・インターフエイス装置への出力は、６
ｂｉｔとなっているが、この出力はディスプレイの表示
能力などに対応して決めればよい．尚、第１図の画像信
号処理装置は同一半導体基板に構成された１チップＩＣ
として実現される． 次に、第１図に示した本発明の実施例である画像信号処
理装置を用いて、ＣＲＴディスプレイ及び液晶ディスプ
レイを表示するシステムのブロック図を、第２図に示す
．５２が、本発明による画像信号処理装置である．５０
は、システム全体の制御を行なうＭＰＵであり，５２の
画像信号処理装置に対しては、パレットＲＡＭによる変
換データの指定を行なう．５１は、ディスプレイコント
ローラでありＭＰＵの制御をうけ、５２の画像信号処理
装置に、ビクセルクロック６１、水平同期信号６２、垂
直同期信号６３、ビクセルアドレス６４を供給する．５
２の画像信号処理装置は、５４のＣＲＴディスプレイに
、アナログＲＧＢ信号６９及び、画像信号処理装置内で
、遅延させられた水平同期信号６８と垂直同期信号６７
を供給する．また画像信号処理装置は、５３の液晶ディ
スプレイ・インターフエイス装置に６６のビクセルクロ
ック出力と、この出力クロツクに同期して、デジタルＧ
データ６５及び水平同期信号６８、垂直同期信号６７を
供給する．そして、液晶ディスプレイ・インターフエイ
ス装置は、５５の液晶ディスプレイを駆動する． ［発明の効果］ 以上述べたように本発明によれば．ＣＲＴディスプレイ
表示と、液晶またはプラズマディスプレイ表示両方を大
幅な部品点数を要さずに画像表示システムとして実現す
ることができ、小型で低価搦な画像表示システムを構築
できるという効果を有する．さらに、液晶またはプラズ
マディスプレイのみの使用時に、Ｒ．Ｇ．Ｂのパレット
の使用するパレットのみを動作すなわち、表示データを
ディスプレイ表示データに変換することを可能にし，不
要なパレットを動作させないことにより、低消費電流な
パレットを有することができ、このパレットを用いるこ
とにより、低消費電流な画像表示システムを構築できる
という効果を有する．
第１図は、本発明の実施例を示すブロック図．第２図は
、本発明の実施例である画像信号処理装置を用いたディ
スプレイ表示システムを示すブロック図．第３図は、従
来のディスプレイ表示システムを示すブロック図． ０ ｌ ・ ・ ・ ・ ０２ ・ ・ ・ ・ ０３ ・ ・ ・ ・ ０４ ・ ・ ・ ・ ０５〜１０７ ０８ ・ ・ ・ ・ ５０、 ８０ ・ ５ ｌ 、 ８ ｌ ・ ・コントローラＩ／Ｆ ・書き込み制御プロ，ツタ ・メモリセルブロック ・メモリ選択ブロック ・読み出し制御ブロック ・Ｄ／Ａ変換器 ・ＭＰＵ ・ＤＩＳＰＬＡＹ ＣＯＮＴＲＯＬＥＲ５ ２ ・ ５ ３、 ５ ４、 ５５、 ８ ２ ・ ８ ３ ・ ８ ４ ・ ８ ５ ・ ８ ７ ・ ８ ６ ・ ・本発明の画像信号処理装 置 ・ ＬＣＤ／ＰＤＤ Ｉ／Ｆ ・ Ｃ Ｒ Ｔ ＤＩＳＰＬＡＹ ・ Ｌ Ｃ Ｄ／Ｐ Ｄ Ｄ ＤＩＳＰＬＡＹ・ＰＡ
ＬＥＴＴＥ Ｒ Ａ Ｍ ・Ｄ／Ａ変換器 ・Ａ／Ｄ変換器 以上
、本発明の実施例である画像信号処理装置を用いたディ
スプレイ表示システムを示すブロック図．第３図は、従
来のディスプレイ表示システムを示すブロック図． ０ ｌ ・ ・ ・ ・ ０２ ・ ・ ・ ・ ０３ ・ ・ ・ ・ ０４ ・ ・ ・ ・ ０５〜１０７ ０８ ・ ・ ・ ・ ５０、 ８０ ・ ５ ｌ 、 ８ ｌ ・ ・コントローラＩ／Ｆ ・書き込み制御プロ，ツタ ・メモリセルブロック ・メモリ選択ブロック ・読み出し制御ブロック ・Ｄ／Ａ変換器 ・ＭＰＵ ・ＤＩＳＰＬＡＹ ＣＯＮＴＲＯＬＥＲ５ ２ ・ ５ ３、 ５ ４、 ５５、 ８ ２ ・ ８ ３ ・ ８ ４ ・ ８ ５ ・ ８ ７ ・ ８ ６ ・ ・本発明の画像信号処理装 置 ・ ＬＣＤ／ＰＤＤ Ｉ／Ｆ ・ Ｃ Ｒ Ｔ ＤＩＳＰＬＡＹ ・ Ｌ Ｃ Ｄ／Ｐ Ｄ Ｄ ＤＩＳＰＬＡＹ・ＰＡ
ＬＥＴＴＥ Ｒ Ａ Ｍ ・Ｄ／Ａ変換器 ・Ａ／Ｄ変換器 以上
Claims (2)
- （１）ディスプレイコントローラまたは、マイクロプロ
セッサにより制御され、画素単位の表示データを入力と
し、前記表示データをディスプレイ表示データに変換す
る記憶装置であるパレットをそれぞれＲ（赤）、Ｇ（緑
）、Ｂ（青）として有し、ディスプレイを表示するため
の画像信号を出力とする画像信号処理装置において、前
記パレットをＲ、Ｇ、Ｂそれぞれ独立して個別に動作状
態とし、表示データをディスプレイ表示データに変換す
る手段と、前記パレットのＲ、Ｇ、Ｂの少なくとも１つ
のパレットのみを動作状態とし、表示データをディスプ
レイ表示データに変換する手段とを具備したことを特徴
とする画像信号処理装置。 - （２）請求項１記載の画像信号処理装置を同一の半導体
基板上に集積したことを特徴とする画像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302851A JP2973209B2 (ja) | 1989-11-21 | 1989-11-21 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302851A JP2973209B2 (ja) | 1989-11-21 | 1989-11-21 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163494A true JPH03163494A (ja) | 1991-07-15 |
| JP2973209B2 JP2973209B2 (ja) | 1999-11-08 |
Family
ID=17913862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302851A Expired - Fee Related JP2973209B2 (ja) | 1989-11-21 | 1989-11-21 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973209B2 (ja) |
-
1989
- 1989-11-21 JP JP1302851A patent/JP2973209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2973209B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100407257C (zh) | 帧速率控制器 | |
| US5552800A (en) | Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots | |
| US7643042B2 (en) | Display device and driving circuit for displaying | |
| US5712651A (en) | Apparatus for performing a full-color emulation on the TFT display device | |
| JPH02226416A (ja) | カラー液晶表示制御装置 | |
| JP2006301166A (ja) | 表示装置及びその駆動方法 | |
| JP2003022057A (ja) | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| JP3882593B2 (ja) | 表示駆動装置及び駆動制御方法 | |
| JPS60245035A (ja) | デイスプレイコントロ−ラ | |
| JP2003208143A (ja) | 表示装置を駆動するための駆動装置 | |
| JP2973209B2 (ja) | 画像信号処理装置 | |
| JP2773248B2 (ja) | 画像信号処理装置 | |
| JPH0395591A (ja) | 画像信号処理装置 | |
| JP2656267B2 (ja) | 表示制御装置 | |
| JP2762989B2 (ja) | 画像信号処理装置、画像信号処理システム及び表示システム | |
| JP2576029B2 (ja) | 表示制御装置 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP2002278502A (ja) | マトリクス型表示装置付き携帯型電話機 | |
| JP2000305545A (ja) | 画像表示装置 | |
| JPH0451091A (ja) | 画像信号発生装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPH03174585A (ja) | 画像信号発生装置 | |
| JPH02264297A (ja) | 画像信号処理装置 | |
| JP2817690B2 (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |