JPH03167622A - 電子ディスクサブシステム - Google Patents
電子ディスクサブシステムInfo
- Publication number
- JPH03167622A JPH03167622A JP1310121A JP31012189A JPH03167622A JP H03167622 A JPH03167622 A JP H03167622A JP 1310121 A JP1310121 A JP 1310121A JP 31012189 A JP31012189 A JP 31012189A JP H03167622 A JPH03167622 A JP H03167622A
- Authority
- JP
- Japan
- Prior art keywords
- electronic disk
- interface
- electronic
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000019901 Anxiety disease Diseases 0.000 abstract 2
- 230000036506 anxiety Effects 0.000 abstract 2
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ご産業上の利用分野〕
本発明は電子ディスクサブシステムに関し、特に上位装
置に接続する電子ディスク制御装置に接続して種々のデ
ータを格納する第１の電子ディスク装置と、同じ電子デ
ィスク制御装置に接続して書込み動作時に第１の電子デ
ィスク装置に同じ内容のデータを格納する第２の電子デ
ィスク装置とを有ずる二重書き構成の電子ディスクサブ
システムに関する。
置に接続する電子ディスク制御装置に接続して種々のデ
ータを格納する第１の電子ディスク装置と、同じ電子デ
ィスク制御装置に接続して書込み動作時に第１の電子デ
ィスク装置に同じ内容のデータを格納する第２の電子デ
ィスク装置とを有ずる二重書き構成の電子ディスクサブ
システムに関する。
上位装置に接続する電子ディスク．ＩｉＩｌ御装置に接
続して種々のデータを格納する第１の電子ディスク装置
と、同じ電子ディスク制御装置に接続して書込み動作時
に第１の電子ディスク装置に同じ内容のデータを格納す
る第２の電子ディスク装置とを有する二重書き構成の従
来の電子ディスクサブシステムは、操作パネルを操作す
ることにより、一方の電子ディスク装置を切離すことが
できるとともに、その切離しの状態で、格納されている
データの処置を行うことができる。
続して種々のデータを格納する第１の電子ディスク装置
と、同じ電子ディスク制御装置に接続して書込み動作時
に第１の電子ディスク装置に同じ内容のデータを格納す
る第２の電子ディスク装置とを有する二重書き構成の従
来の電子ディスクサブシステムは、操作パネルを操作す
ることにより、一方の電子ディスク装置を切離すことが
できるとともに、その切離しの状態で、格納されている
データの処置を行うことができる。
しかし、上述した従来の電子ディスクサブシステムは、
電源のオフを行えば、上記の切離しの状態がリセットさ
れてしまうので、再度電源をオンにした際に、格納され
ているデータの処置を未だ完了してない状態で、切離し
を行った電子ディスク装置が、オンラインになって動作
を開始してしまうことがあるという欠点を有している。
電源のオフを行えば、上記の切離しの状態がリセットさ
れてしまうので、再度電源をオンにした際に、格納され
ているデータの処置を未だ完了してない状態で、切離し
を行った電子ディスク装置が、オンラインになって動作
を開始してしまうことがあるという欠点を有している。
本発明の目的は、電子ディスクインタフェース制御回路
における電子ディスク制御装置とのインタフェースを遮
断するとともに電源のオン／オフか生じてらそれまでの
状態が継続されるオフラインリレーを設けることにより
、切離し２の状態で電源のオフを行っても、切離しの状
態がそのまま継続されるので、格納されているデータの
処置を安心して完了させることができるとともに、格納
されているデータの処置を未だ完了してない状態で、切
離しを行った電子ディスク装置が、オンラインになって
動作を開始してしまうことを防止できる電子ディスクサ
ブシステムを提供することにある。
における電子ディスク制御装置とのインタフェースを遮
断するとともに電源のオン／オフか生じてらそれまでの
状態が継続されるオフラインリレーを設けることにより
、切離し２の状態で電源のオフを行っても、切離しの状
態がそのまま継続されるので、格納されているデータの
処置を安心して完了させることができるとともに、格納
されているデータの処置を未だ完了してない状態で、切
離しを行った電子ディスク装置が、オンラインになって
動作を開始してしまうことを防止できる電子ディスクサ
ブシステムを提供することにある。
ご課題を解決するための手段〕
第１の発明の電子ディスクサブシステムζま、上位装置
に接続する電子ディスク制御装置と、前記電子ディスク
制御装置に接続して種々のデータを格納する第１の電子
ディスク装置と、前記電子ディスク，ｔｉｌｌ ｆ３１
１装置に接続して書込み動作時に第１の前記；Ｅ子ディ
スク装置に同じ内容のデータを格納する第２の電ｆディ
スク装置とを含む電子ディスクサブシステムにおいて、 （Ａ）種々のデータを格納する記憶回路、（Ｂ）前記記
憶回路に対する読出しおよび書込みの制御を行うＲ ／
′Ｗ制御回路、 （Ｃ）前記電子ディスク制御装置に接続して前記電子デ
ィスク制御装置に対するインタフェースを制御する電子
ディスクインタフェース制御回路、 （Ｄ）操作者が操作したコマンドを入力する操作パネル
、 （Ｅ）前記電子ディスクインタフェース制御回路の前記
電子ディスク制御装置とのインタフェースを遮断すると
ともに、電源のオン７′オフが生じてもそれまでの状態
が継続されるオフラインリレー、 （Ｆ）前記Ｒ／Ｗ制御回路．前記操作パネル，前記オフ
ラインリレー，前記電子ディスクインタフェース制御回
路，前記記憶回路をそれぞれ制御するとともに、第１お
よび第２の前記電子ディスク装置の間で相互に接続する
マイクロプログラム，ｖＩ御回路、 を第１および第２の前記電子ディスク装置のそれぞれに
備え、 （Ｇ）操作者が一方の前記操作パネルがらインタフェー
スを切離すオペレータコマンドを入力することにより、
一方の前記マイクロプログラムｉｉｉＩＩｇ４回路が一
方の前記オフラインリレーをオンに動作させて一方の前
記電子ディスクインタフェース制御回路のインタフェー
スを遮断し、 ｛｝｛）一方の前記マイクロプログラム制御回路が他方
の前記マイクロプログラム制御回路に他方の前記記憶回
路に格納するすべてのデータの読出しを要求することに
より、他方の前記マイクロプログラムｖＩ御回路が空き
時間に他方の前記Ｒ／Ｗ制御回路を動作させて他方の前
記記憶回路に格納するデータを順次に読出して一方の前
記マイクロプログラム制御回路に渡し、 （Ｉ）一方の前記マイクロプログラム制御回路が一方の
前記Ｒ／Ｗ制御回路を動作させて順次に受けたデータを
一方の前記記憶回路に格納することにより、一方の前記
オフラインリレーをオフに動作させて一方の前記電子デ
ィスクインタフェースｉｉｌｌ ａ１回路のインタフェ
ースを回復させる、 ことにより構成されている９ また、第２の発明の電子ディスクサブシステムは、上位
装置に接続する電子ディスク制御装置と、前記電子ディ
スク．ｌｉＱ御装置に接続して種々のデータを格納する
一方の電子ディスク装置と、前記電子ディスク制御装置
に接続して一方の前記電子ディスク装置に格納するデー
タに同じ内容のデータを格納する他方の電子ディスク装
置とを含む電子ディスクサブシステムにおいて、（Ａ）
操作者が一方の直記電子ディスク装置に有する操作パネ
ルからインタフェースを切離すオペレータコマンドを入
力することにより、一方の前記電子ディスク装置に有す
るマイクロプログラム制御回路が一方の前記電子ディス
ク装置に有するオフラインリレーをオンに動作させて一
方の前記電子ディスク装置に有する電子ディスクインタ
フェース制御回路のインタフェースを遮断し、 （Ｂ）一方の前記マイクロプログラム制御回路が他方の
前記電子ディスク装置に有するマイク口プログラム，ｉ
１御回路に他方の前記電子ディスク装置に有する記憶回
路に格納するすべてのデータの読出しを要求することに
より、他方の前記マイクロプログラム制御回路が空き時
間に他方の前記電子ディスク装置に有するＲ／Ｗ制１３
ｆ回路を動作させて他方の前記記憶回路に格納するデー
タを順次に読出して一方の前記マイクロプログラム制御
回路に渡し、（Ｃ）一方の前記マイクロプログラム制御
回路が一方の前記電子ディスク装置に有するＲ／Ｗ制御
回路を動作させて順次に受けたデータを一方の前記電子
ディスク装置に有する記憶回路に格納することにより、
一方の前記オフラインリレーをオフに動作させて一方の
前記電子ディスクインタフェース制御回路のインクフェ
ースを回復させる、 ことにより構成されている。
に接続する電子ディスク制御装置と、前記電子ディスク
制御装置に接続して種々のデータを格納する第１の電子
ディスク装置と、前記電子ディスク，ｔｉｌｌ ｆ３１
１装置に接続して書込み動作時に第１の前記；Ｅ子ディ
スク装置に同じ内容のデータを格納する第２の電ｆディ
スク装置とを含む電子ディスクサブシステムにおいて、 （Ａ）種々のデータを格納する記憶回路、（Ｂ）前記記
憶回路に対する読出しおよび書込みの制御を行うＲ ／
′Ｗ制御回路、 （Ｃ）前記電子ディスク制御装置に接続して前記電子デ
ィスク制御装置に対するインタフェースを制御する電子
ディスクインタフェース制御回路、 （Ｄ）操作者が操作したコマンドを入力する操作パネル
、 （Ｅ）前記電子ディスクインタフェース制御回路の前記
電子ディスク制御装置とのインタフェースを遮断すると
ともに、電源のオン７′オフが生じてもそれまでの状態
が継続されるオフラインリレー、 （Ｆ）前記Ｒ／Ｗ制御回路．前記操作パネル，前記オフ
ラインリレー，前記電子ディスクインタフェース制御回
路，前記記憶回路をそれぞれ制御するとともに、第１お
よび第２の前記電子ディスク装置の間で相互に接続する
マイクロプログラム，ｖＩ御回路、 を第１および第２の前記電子ディスク装置のそれぞれに
備え、 （Ｇ）操作者が一方の前記操作パネルがらインタフェー
スを切離すオペレータコマンドを入力することにより、
一方の前記マイクロプログラムｉｉｉＩＩｇ４回路が一
方の前記オフラインリレーをオンに動作させて一方の前
記電子ディスクインタフェース制御回路のインタフェー
スを遮断し、 ｛｝｛）一方の前記マイクロプログラム制御回路が他方
の前記マイクロプログラム制御回路に他方の前記記憶回
路に格納するすべてのデータの読出しを要求することに
より、他方の前記マイクロプログラムｖＩ御回路が空き
時間に他方の前記Ｒ／Ｗ制御回路を動作させて他方の前
記記憶回路に格納するデータを順次に読出して一方の前
記マイクロプログラム制御回路に渡し、 （Ｉ）一方の前記マイクロプログラム制御回路が一方の
前記Ｒ／Ｗ制御回路を動作させて順次に受けたデータを
一方の前記記憶回路に格納することにより、一方の前記
オフラインリレーをオフに動作させて一方の前記電子デ
ィスクインタフェースｉｉｌｌ ａ１回路のインタフェ
ースを回復させる、 ことにより構成されている９ また、第２の発明の電子ディスクサブシステムは、上位
装置に接続する電子ディスク制御装置と、前記電子ディ
スク．ｌｉＱ御装置に接続して種々のデータを格納する
一方の電子ディスク装置と、前記電子ディスク制御装置
に接続して一方の前記電子ディスク装置に格納するデー
タに同じ内容のデータを格納する他方の電子ディスク装
置とを含む電子ディスクサブシステムにおいて、（Ａ）
操作者が一方の直記電子ディスク装置に有する操作パネ
ルからインタフェースを切離すオペレータコマンドを入
力することにより、一方の前記電子ディスク装置に有す
るマイクロプログラム制御回路が一方の前記電子ディス
ク装置に有するオフラインリレーをオンに動作させて一
方の前記電子ディスク装置に有する電子ディスクインタ
フェース制御回路のインタフェースを遮断し、 （Ｂ）一方の前記マイクロプログラム制御回路が他方の
前記電子ディスク装置に有するマイク口プログラム，ｉ
１御回路に他方の前記電子ディスク装置に有する記憶回
路に格納するすべてのデータの読出しを要求することに
より、他方の前記マイクロプログラム制御回路が空き時
間に他方の前記電子ディスク装置に有するＲ／Ｗ制１３
ｆ回路を動作させて他方の前記記憶回路に格納するデー
タを順次に読出して一方の前記マイクロプログラム制御
回路に渡し、（Ｃ）一方の前記マイクロプログラム制御
回路が一方の前記電子ディスク装置に有するＲ／Ｗ制御
回路を動作させて順次に受けたデータを一方の前記電子
ディスク装置に有する記憶回路に格納することにより、
一方の前記オフラインリレーをオフに動作させて一方の
前記電子ディスクインタフェース制御回路のインクフェ
ースを回復させる、 ことにより構成されている。
さらに、第３の発明の電子ディスクサブシステムは、上
位装置に接続する電子ディスク制御装置と、前記電子デ
ィスク制御装置に接続して種々のデータを格納する第１
の電子ディスク装置と、前記電子ディスク制御装置に接
続して書込み動作時に前記第■の電子ディスク装置に同
じ内容のデータを格納する第２の電子ディスク装置とを
含む重子ディスクサブシステムにおいて、 （Ａ）種々のデータを格納する記憶回路、（Ｂ）前記記
憶回路に対する読出しおよび書込みの制御を行うＲ．
／ Ｗ制御回路、 （Ｃ）前記電子ディスク制御装置に接続して前記電子デ
ィスク制御装置に対するインタフェースを制御する電子
ディスクインタフェース制御回路、 （Ｄ）操作者が操作したコマンドを入力する操作パネル （Ｅ）前記電子ディスクインタフェース制御回路の前記
電子ディスク制御装置とのインタフェースを遮断すると
ともに、電源のオン／オフが生じてもそれまでの状態が
継続されるオフラインリレー、 （ Ｆ ）前記Ｒ／Ｗ制御回路，前記操作パネル，前記
オフラインリレー，前記電子ディスクインタフェース制
御回路，前記記憶回路をそれぞれ制御するとともに、第
１および第２の前記電子ディスク装置の間で相互に接続
するマイクロプログラム制御回路、 を第１および第２の前記電子ディスク装置のそれぞれに
備えて構成されている。
位装置に接続する電子ディスク制御装置と、前記電子デ
ィスク制御装置に接続して種々のデータを格納する第１
の電子ディスク装置と、前記電子ディスク制御装置に接
続して書込み動作時に前記第■の電子ディスク装置に同
じ内容のデータを格納する第２の電子ディスク装置とを
含む重子ディスクサブシステムにおいて、 （Ａ）種々のデータを格納する記憶回路、（Ｂ）前記記
憶回路に対する読出しおよび書込みの制御を行うＲ．
／ Ｗ制御回路、 （Ｃ）前記電子ディスク制御装置に接続して前記電子デ
ィスク制御装置に対するインタフェースを制御する電子
ディスクインタフェース制御回路、 （Ｄ）操作者が操作したコマンドを入力する操作パネル （Ｅ）前記電子ディスクインタフェース制御回路の前記
電子ディスク制御装置とのインタフェースを遮断すると
ともに、電源のオン／オフが生じてもそれまでの状態が
継続されるオフラインリレー、 （ Ｆ ）前記Ｒ／Ｗ制御回路，前記操作パネル，前記
オフラインリレー，前記電子ディスクインタフェース制
御回路，前記記憶回路をそれぞれ制御するとともに、第
１および第２の前記電子ディスク装置の間で相互に接続
するマイクロプログラム制御回路、 を第１および第２の前記電子ディスク装置のそれぞれに
備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の電子ディスクサブシステムの一実施例
を示すブロック図である。
を示すブロック図である。
本実施例の電子ディスクサブシステムは、第ｒ図に示す
ように，上位装置に接続する電子ディスク制御装置１と
、電子ディスク制御装置】，に接続して種々のデータを
格納する電子ディスク装置２と、電子ディスクｉ！ｉｌ
Ｉ御装置１に接続して書込み動作時に電子ディスク装置
２に同じ内容のデータを格納する電子ディスク装置３と
を含んで構成されている． また、電子ディスク装置２および３は、内部にそれぞれ
次に示す各回路を有している。
ように，上位装置に接続する電子ディスク制御装置１と
、電子ディスク制御装置】，に接続して種々のデータを
格納する電子ディスク装置２と、電子ディスクｉ！ｉｌ
Ｉ御装置１に接続して書込み動作時に電子ディスク装置
２に同じ内容のデータを格納する電子ディスク装置３と
を含んで構成されている． また、電子ディスク装置２および３は、内部にそれぞれ
次に示す各回路を有している。
まず、記憶回路２１および３１は、同じ内容の種々のデ
ータを格納している。
ータを格納している。
そして、Ｒ／Ｗ制御回路２２および３２は、それぞれ記
憶回路２１および３１に対ずる読出しおよび書込みの制
御を行っている。
憶回路２１および３１に対ずる読出しおよび書込みの制
御を行っている。
一方、電子ディスクインタフェース制御回路２３および
３３は、電子ディスクインタフェース４により電子ディ
スク制御装置１に接続して電子ディスク制御装置１に対
するインタフェースを制御している． また、操作パネル２４および３４は、操作者が操作した
コマンドを入力することができる。
３３は、電子ディスクインタフェース４により電子ディ
スク制御装置１に接続して電子ディスク制御装置１に対
するインタフェースを制御している． また、操作パネル２４および３４は、操作者が操作した
コマンドを入力することができる。
そして、オフラインリレー２５および３５は、電子ディ
スクインタフェース制御回路２３および３３の電子ディ
スク制御装置１とのインタフェースを遮断するとともに
、電源のオン／オフが生じてもそ１１までの状態が継続
されている。
スクインタフェース制御回路２３および３３の電子ディ
スク制御装置１とのインタフェースを遮断するとともに
、電源のオン／オフが生じてもそ１１までの状態が継続
されている。
さらに、マイクロプログラム制御回路２６およひ３６は
、Ｒ／ Ｗ ’Ｍｌ ｆｌ１回路２２および３２，操作
バネル２４および３４，オフラインリレー２５および３
５，重子ディスクインタフェース制御回路２３および３
３，記憶回路２１および３１をそれぞれ制御するととも
に、電子ディスク装置２およひ３の間で相互にコピーイ
ンタフェース５を通じて接続している。
、Ｒ／ Ｗ ’Ｍｌ ｆｌ１回路２２および３２，操作
バネル２４および３４，オフラインリレー２５および３
５，重子ディスクインタフェース制御回路２３および３
３，記憶回路２１および３１をそれぞれ制御するととも
に、電子ディスク装置２およひ３の間で相互にコピーイ
ンタフェース５を通じて接続している。
そこで、操作者が一方の操作パネル２４．３４からイン
タフェースを切離すオペレータコマンドを入力すること
により、一方のマイクロプログラｌい制御回路２６．３
６が一方のオフラインリレー２５，３５をオンに動作さ
せて一方の電子ディスクインタフェース制御回路２３’
，３３のインタフェースを遮断している。
タフェースを切離すオペレータコマンドを入力すること
により、一方のマイクロプログラｌい制御回路２６．３
６が一方のオフラインリレー２５，３５をオンに動作さ
せて一方の電子ディスクインタフェース制御回路２３’
，３３のインタフェースを遮断している。
まｆ．′：、一方のマイクロプログラム制御回路２６．
３６が他方のマイクロプログラム制御回路３６．２６に
他方の記憶回路３１．２１に格納するすべてのデータの
読出しを要求することにより、他方のマイクロプ四グラ
ム制御回路３６，２６が空き時間に他方のＲ／Ｗ制御回
路３２２２を動作させて他方の記憶回路３１．２１に格
納するデータを順次に読出して一方のマイクロプログラ
ム制御回路２６．３６に渡している。
３６が他方のマイクロプログラム制御回路３６．２６に
他方の記憶回路３１．２１に格納するすべてのデータの
読出しを要求することにより、他方のマイクロプ四グラ
ム制御回路３６，２６が空き時間に他方のＲ／Ｗ制御回
路３２２２を動作させて他方の記憶回路３１．２１に格
納するデータを順次に読出して一方のマイクロプログラ
ム制御回路２６．３６に渡している。
そして、一方のマイクロプログラム制御回路２６，３６
が一方ノＲ／Ｗ！ＩＩｏ１１回路２２．３２を動作させ
て順次に受けたデータを一方の記憶回路２１．３１に格
納することにより、一方のオフラインリレー２５，３５
をオフに動作させて一方の電子ディスクインタフェース
制御回路２３．３３のインタフェースを回復させている
。
が一方ノＲ／Ｗ！ＩＩｏ１１回路２２．３２を動作させ
て順次に受けたデータを一方の記憶回路２１．３１に格
納することにより、一方のオフラインリレー２５，３５
をオフに動作させて一方の電子ディスクインタフェース
制御回路２３．３３のインタフェースを回復させている
。
以上説明したように、本発明の電子ディスクサブシステ
ムは、電子ディスクインタフェース制御回路における電
子ディスク制御装置とのインタフェースを遮断するとと
もに電源のオン／′オフが生じてもそれまでの状態が継
続されるオフラインリレーを設けることにより、切離し
の状態で電源のオフを行っても、切離しの状態がそのま
ま継続されるので、格納されているデータの処置を安心
して完了させることができるとともに、格納されている
データの処置を未だ完了してない状態で、切離しを行っ
た電子ディスク装置が、オンラインになって動作を開始
してしまうことを防止できるという効果を有している。
ムは、電子ディスクインタフェース制御回路における電
子ディスク制御装置とのインタフェースを遮断するとと
もに電源のオン／′オフが生じてもそれまでの状態が継
続されるオフラインリレーを設けることにより、切離し
の状態で電源のオフを行っても、切離しの状態がそのま
ま継続されるので、格納されているデータの処置を安心
して完了させることができるとともに、格納されている
データの処置を未だ完了してない状態で、切離しを行っ
た電子ディスク装置が、オンラインになって動作を開始
してしまうことを防止できるという効果を有している。
第１図は本発明の電子ディスクサブシステムの一実施例
を示すブロック図である。 ｌ・・・・・・電子ディスク制御装置、２．３・・・・
・・電子ディスク装置、４・・・・・・電子ディスクイ
ンタフェース、５・−・・・コピーインタフェース、２
１・・・・・・記憶回路、２２−・・・・・Ｒ ／’
Ｗ ｉｌ ｇｉ＠路、２３・・・・・・電子ディスクイ
ンタフェース制御回路、２４・・・・・・操作パネル、
２５・・・・・・オフラインリレー、２６・・・・・・
マイクロプログラム制御回路、３工・・・・・・記憶回
路、３２・・・・・・Ｒ／Ｗ制御回路、３３・・−・・
・電子ディスクインタフェースｉｉｌ１御回路、３４・
・・・・一操作パネル、３５・・・・・・オフラインリ
レー ３６・・・・・・マイクロプログラム制御回路。
を示すブロック図である。 ｌ・・・・・・電子ディスク制御装置、２．３・・・・
・・電子ディスク装置、４・・・・・・電子ディスクイ
ンタフェース、５・−・・・コピーインタフェース、２
１・・・・・・記憶回路、２２−・・・・・Ｒ ／’
Ｗ ｉｌ ｇｉ＠路、２３・・・・・・電子ディスクイ
ンタフェース制御回路、２４・・・・・・操作パネル、
２５・・・・・・オフラインリレー、２６・・・・・・
マイクロプログラム制御回路、３工・・・・・・記憶回
路、３２・・・・・・Ｒ／Ｗ制御回路、３３・・−・・
・電子ディスクインタフェースｉｉｌ１御回路、３４・
・・・・一操作パネル、３５・・・・・・オフラインリ
レー ３６・・・・・・マイクロプログラム制御回路。
Claims (1)
- 【特許請求の範囲】 １、上位装置に接続する電子ディスク制御装置と、前記
電子ディスク制御装置に接続して種々のデータを格納す
る第１の電子ディスク装置と、前記電子ディスク制御装
置に接続して書込み動作時に第１の前記電子ディスク装
置に同じ内容のデータを格納する第２の電子ディスク装
置とを含む電子ディスクサブシステムにおいて、 （Ａ）種々のデータを格納する記憶回路、 （Ｂ）前記記憶回路に対する読出しおよび書込みの制御
を行うＲ／Ｗ制御回路、 （Ｃ）前記電子ディスク制御装置に接続して前記電子デ
ィスク制御装置に対するインタ フェースを制御する電子ディスクインタ フェース制御回路、 （Ｄ）操作者が操作したコマンドを入力する操作パネル
、 （Ｅ）前記電子ディスクインタフェース制御回路の前記
電子ディスク制御装置とのインタ フェースを遮断するとともに、電源のオン／オフが生じ
てもそれまでの状態が継続されるオフラインリレー、 （Ｆ）前記Ｒ／Ｗ制御回路、前記操作パネル、前記オフ
ラインリレー、前記電子ディスクインタフェース制御回
路、前記記憶回路をそれぞれ制御するとともに、第１お
よび第２の前記電子ディスク装置の間で相互に接続する
マイクロプログラム制御回路、 を第１および第２の前記電子ディスク装置のそれぞれに
備え、 （Ｇ）操作者が一方の前記操作パネルからインタフェー
スを切離すオペレータコマンドを入力することにより、
一方の前記マイクロプログラム制御回路が一方の前記オ
フラインリ レーをオンに動作させて一方の前記電子ディスクインタ
フェース制御回路のインタフェースを遮断し、 （Ｈ）一方の前記マイクロプログラム制御回路が他方の
前記マイクロプログラム制御回路に他方の前記記憶回路
に格納するすべてのデータの読出しを要求することによ
り、他方の前記マイクロプログラム制御回路が空き時間
に他方の前記Ｒ／Ｗ制御回路を動作させて他方の前記記
憶回路に格納するデータを順次に読出して一方の前記マ
イクロプログラム制御回路に渡し、 （Ｉ）一方の前記マイクロプログラム制御回路が一方の
前記Ｒ／Ｗ制御回路を動作させて順次に受けたデータを
一方の前記記憶回路に格納することにより、一方の前記
オフラインリレーをオフに動作させて一方の前記電子デ
ィスクインタフェース制御回路のインタフェースを回復
させる、 ことを特徴とする電子ディスクサブシステム。 ２、上位装置に接続する電子ディスク制御装置と、前記
電子ディスク制御装置に接続して種々のデータを格納す
る一方の電子ディスク装置と、前記電子ディスク制御装
置に接続して一方の前記電子ディスク装置に格納するデ
ータに同じ内容のデータを格納する他方の電子ディスク
装置とを含む電子ディスクサブシステムにおいて、 （Ａ）操作者が一方の前記電子ディスク装置に有する操
作パネルからインタフェースを切離すオペレータコマン
ドを入力することによ り、一方の前記電子ディスク装置に有するマイクロプロ
グラム制御回路が一方の前記電子ディスク装置に有する
オフラインリレーをオンに動作させて一方の前記電子デ
ィスク装置に有する電子ディスクインタフェース制御回
路のインタフェースを遮断し、 （Ｂ）一方の前記マイクロプログラム制御回路が他方の
前記電子ディスク装置に有するマイクロプログラム制御
回路に他方の前記電子 ディスク装置に有する記憶回路に格納するすべてのデー
タの読出しを要求することによ り、他方の前記マイクロプログラム制御回路が空き時間
に他方の前記電子ディスク装置に有するＲ／Ｗ制御回路
を動作させて他方の前記記憶回路に格納するデータを順
次に読出して一方の前記マイクロプログラム制御回路に
渡し、 （Ｃ）一方の前記マイクロプログラム制御回路が一方の
前記電子ディスク装置に有する Ｒ／Ｗ制御回路を動作させて順次に受けた データを一方の前記電子ディスク装置に有 する記憶回路に格納することにより、一方の前記オフラ
インリレーをオフに動作させて 一方の前記電子ディスクインタフェース制御回路のイン
タフェースを回復させる、 ことを特徴とする電子ディスクサブシステム。 ３、上位装置に接続する電子ディスク制御装置と、前記
電子ディスク制御装置に接続して種々のデータを格納す
る第１の電子ディスク装置と、前記電子ディスク制御装
置に接続して書込み動作時に前記第１の電子ディスク装
置に同じ内容のデータを格納する第２の電子ディスク装
置とを含む電子ディスクサブシステムにおいて、 （Ａ）種々のデータを格納する記憶回路、 （Ｂ）前記記憶回路に対する読出しおよび書込みの制御
を行うＲ／Ｗ制御回路、 （Ｃ）前記電子ディスク制御装置に接続して前記電子デ
ィスク制御装置に対するインタ フェースを制御する電子ディスクインタ フェース制御回路、 （Ｄ）操作者が操作したコマンドを入力する操作パネル
、 （Ｅ）前記電子ディスクインタフェース制御回路の前記
電子ディスク制御装置とのインタ フェースを遮断するとともに、電源のオン／オフが生じ
てもそれまでの状態が継続されるオフラインリレー、 （Ｆ）前記Ｒ／Ｗ制御回路、前記操作パネル、前記オフ
ラインリレー、前記電子ディスクインタフェース制御回
路、前記記憶回路をそれぞれ制御するとともに、第１お
よび第２の前記電子ディスク装置の間で相互に接続する
マイクロプログラム制御回路、 を第１および第２の前記電子ディスク装置のそれぞれに
備えることを特徴とする電子ディスクサブシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310121A JPH03167622A (ja) | 1989-11-28 | 1989-11-28 | 電子ディスクサブシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310121A JPH03167622A (ja) | 1989-11-28 | 1989-11-28 | 電子ディスクサブシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03167622A true JPH03167622A (ja) | 1991-07-19 |
Family
ID=18001431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310121A Pending JPH03167622A (ja) | 1989-11-28 | 1989-11-28 | 電子ディスクサブシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03167622A (ja) |
-
1989
- 1989-11-28 JP JP1310121A patent/JPH03167622A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| JP2002099310A (ja) | 制御装置 | |
| JPS6229822B2 (ja) | ||
| JPH1049605A (ja) | 情報処理用端末装置 | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS6286426A (ja) | デ−タベ−スバツクアツプ方式 | |
| JPH0650001Y2 (ja) | 二重化デジタル制御装置 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JP3033586B2 (ja) | 情報処理システム | |
| JP3360690B2 (ja) | オンライン通信システムの系切替え制御方法 | |
| JP3020776B2 (ja) | プロセス計装システム | |
| JPS6378253A (ja) | プログラムロ−ド方式 | |
| JPH01259438A (ja) | 制御装置 | |
| JPH03278138A (ja) | ２重化制御方式 | |
| JPH0519881A (ja) | 電子機器 | |
| JPH0581142A (ja) | 電子機器 | |
| JPS6244857A (ja) | 電子デイスク装置 | |
| JPH0728660A (ja) | プロセス入出力装置 | |
| KR20020052629A (ko) | 아이디이 저장 매체의 이중화 시스템 및 방법 | |
| JPS61253672A (ja) | 補助記憶装置の記録モ−ド自動切換方式 | |
| JPH04235639A (ja) | 計算機システムのノーストップ運転処理方式 | |
| JPH0510698B2 (ja) | ||
| JPH02501602A (ja) | ミラーディスクｒａｍシステム | |
| JPS6228855A (ja) | 電子デイスク装置 |