JPH03169255A - 昇圧型ｄｃ―ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は昇圧型ＤＣ−ＤＣコンバータに関し、特に電
池等の低電圧直流電源から比較的高い直流電圧を得るた
めの昇圧型ＤＣ−ＤＣコンバータに関する。

〔従来の技術〕

例えば電池等の低電圧直流電源によりそれよりも動作電
圧の高いＩＣ等の半導体回路を作動させる場合、最も簡
単な方法は複数個の電池を直列接続して使用するもので
ある。

しかしながら、一般に電池のような独立電源を必要とす
る携帯用機器は小型軽量化が進め、スペースの点で複数
の電池を収納することは困難になっている。

また、電力の点から見れば、微少電力で作動する機器に
は１個の電池でも長期間使用可能なものもあり、複数の
電池を備えることは無駄が多い。

さらに、使用するに従って電源電圧の低下や使用中の電
圧変動によって、機器の動作が不安定になるという問題
が生じる。

したがって、電池等の低電圧電源をベース電源として、
それより高電圧の安定化電源が得られる昇圧型ＤＣ−Ｄ
Ｃコンバータ（以下単に「コンバータ」ともいう）の用
途は、特に携帯用機器等において極めて広い。

第６図は，このコンバータの原理的構或を示し、同図（
Ａ）はベース電源とのコモンアースに対し入力電圧と同
極性の出力が得られる同極性の、同図（Ｂ）は逆極性の
出力が得られる逆極性のそれぞれコンバータを示してい
る。

いずれのコンバータも、インタクタ丁，と、左側の入力
端子に接続された図示しない電圧Ｖｊｎのベース電源か
らインダクタ１，に流れる電流ｊ１をオン・オフするＩ
−ランジスタＱと、そのトランジスタＱがオフの時にイ
ンダクタ１，に誘起される電力を整流し平滑化するダイ
オードＤ，コンデンサＣからなる整流平滑回路とから構
或されている。

トランジスタＱがオンの時に流れる電流ｊ］によりイン
ダクタＬに蓄積された磁気エネルギーは、トランジスタ
Ｑがオフの時にインダクタＬの両端子間に誘起電力を発
生させ、その誘起電力はダイオートＤとコンデンサＣと
を流れる電流１２となってコンデンサＣを充電する。

コンデンサＣに充電された電気エネルギーは、平滑化さ
れた出力電圧Ｖｏｕｔの電源として右側の出力端子から
図示しない負荷に供給される。

理論的には、トランジスタＱのオン時間をＴｏｎ，オフ
時間をＴｏｆｆとしてその比Ｋ　＝　Ｔｏｎ／　Ｔｏｆ
ｆとすれば、トランジスタＱがオフの時にインダクタＬ
の両端子間の誘起電圧はＫ　Ｘ　Ｖｊｎになる。

トランジスタＱがオン，オフの時にインダクタＬに流れ
る電流１１　＋　１２は、インダクタの性質」二互に同
方、向に流れるから、第６図から明らかなように、コモ
ンアース側端子に対して出力側の他方の端子に現れる出
力電圧Ｖ　ｏｎｔは、同図（Ａ）に示したコンバータで
は誘起電圧と入力電圧との和すなわち（Ｋ＋１）ＸＶｉ
ｎとなり、同図（Ｂ）に示したコンバータでは誘起電圧
が逆極性になるからＫＸＶｉｎとなる。

すなわち、トランジスタＱのオン，オフの時間比Ｔ　＝
　（　Ｔｏｎ／　Ｔｏｆｆ）＞　１にとることにより、
第６図（Ａ）に示した回路は正極性コンバータになり、
同図（Ｂ）に示した回路は逆極性コンバータになる。

これらの回路は、理論的にはＫを大きくとればその昇圧
比（Ｖｏｕｔ／　Ｖｊｎ）　＝　（　Ｋ　＋　１　）ま
たは（一Ｋ）をいくらでも大きく出来るが、実際の回路
ではインダクタＬの鉄損失，抵抗損失やその他各素子が
理想素子でないため昇圧比を大きくする程損失が激増し
、実用上その昇圧比は３〜４倍程度しか得られていない
。

したがって、ベース電源として通常の　１．５Ｖ電池を
１個使用した場合に得られる出力電圧は４．５〜６■が
限界であり、電池の終端電圧を１．２■とすれば出力電
圧は　３．６〜４．８Ｖになって、一般のＣＭＯＳ−Ｉ
Ｃの作動電圧５ｖを割ってしまう。

もう少し高い出力電圧を得るために、昇圧ｌ・ランスを
備えたＤＣ−ＤＣコンバータの使用、２個の電池の直列
接続、出力電圧３ｖのリチウム電池の使用等が考えられ
るが、昇圧トランスを備えたＤＣ−ＤＣコンバータはも
つと高い昇圧比を目的とするものであり、回路が複雑で
コストが高過ぎる。

また、２個の電池を使用することはスペースの点で、リ
チウム電池はコストの点でそれぞれ問題がある。

そのため、例えば特開昭６　２　−　４．　０　Ｏ　６
　２号公報に示されたような中間タップを設けたインダ
ク夕を使用した提案，あるいは特開昭６２−８９４７３
号公報や特開昭６２−８９４７４号公報に示されたよう
に、出力側にベース電源とのコモンアースを中心として
同極性と逆極性のそれぞれ終端に電圧安定回路を備えた
コンバータを配置し、コモンアース端子とそのアースに
対して絶対値の等しい正負両電圧端子とを設けた提案等
があった。

〔発明が解決しようとする課題〕

しかしながら、前者の中間タップ付のインダクタを使用
した提案は、特殊なインダクタを使用するため一般性に
欠け、中間タップの位置によって昇圧比が限定されるだ
けでなく、電池の電圧低下や負荷変動による出力電圧の
不安全は解決されていない。

また、アース端子と正負の出力端子とを備え、それぞれ
の出力端子と整流平滑回路との間に電圧安定回路を設け
た提案は、その正負出力端子間に負荷を接続すれば出力
電圧が２倍の安定化電源になることは明らかであるが、
この提案の主目的はアースに対して締対値の等しい正負
の電圧を得る７一 ために２個の電圧安定回路を使用し、その電圧安定回路
の損失（発熱）を均等にするため各コンバータの出力を
バランスさせることにある。

したがって、終端の２個の電圧安定回路によるコスＩ・
高と、その電圧降下分だけそれぞれのコンバータの出力
電圧か減殺され、また電力効率も低下するという問題が
あった。

一般に、Ｉ）　Ｃ　−　Ｄ　Ｃ　］ンバータの出力は必
ずしもアースに対して等しい正負両電圧が要求されてい
る訳ではなく、単一出力でも差支えない場合が多い。ま
た、例えば電池のような独立電源をベース電源とする時
には、入出力間のコモンアースを必要としない場合が多
く、むしろ電池寿命を長くするため電力効率が良く、必
要な範囲で出力電圧が高くとれるコンバータが望まれて
いる。

この発明は上記の点に鑑みてなされたものであり、構戒
するコンバータの出力電圧を減殺することなくその略２
倍の電圧の安定した出力電圧が得られ、電力効率の優れ
た昇圧型ＤＣ−ＤＣコンバータを提供することを目的と
し、更にそのリップルを減らすことを目的とする。

〔課題を解決するための手段〕

この発明は，上記の目的を達成するため、それぞれイン
ダクタンス素子と、直流電源からそのインダクタンス素
子に流れる電流をオン・オフするスイッチング素子と、
そのスイッチング素子のオフ時にインダクタンス素子に
誘起される直流電源電圧より高い電圧の電力を整流し平
滑化して出カする整流平滑回路とからなる昇圧型の正電
圧出力回路の出力と、負電圧出力回路の出カとを直列に
接続してその合成電圧を出力する昇圧型ＤＣ−ＤＣコン
バータにおいて、 その出力する合成電圧に応じてパルス幅を変調したパル
ス信号を出力するパルス幅変調回路を設け、そのパルス
幅変調回路が出力するパルス信号によって前記正電圧出
力回路と負電圧出力回路のスイッチング素子をそれぞれ
駆動するようにしたものである。

また、正負両電圧出力回路のスイッチング素子をそれぞ
れ駒動するパルス信号に位相差を持たせる手段を設けて
もよい。

さらに、そのパルス信号の位相差がＢＩ８１　８　０゜
になるようにしてもよい。

〔作　用〕

上記のように構或した昇圧型ＤＣ−ＤＣコンバータによ
れば、構成するそれぞれ昇圧型の正電圧出力回路の出力
と負電圧出力回路の出力とを直列に接続した合戊電圧を
出力するから、各出力回路の略２倍の出力電圧が得られ
ると共に、その合成電圧に応じてパルス幅変調回路が各
スイッチング素子を締動ずるパルス信号のパルス幅を変
調することにより、合成電圧の安定化制御を行なってい
るから電力効率がよい。

また、各スイッチング素子を暉動するパルス信号に位相
差を持たせることにより出力電圧のリップルが減少し、
特にその位相差を１８０゜の近傍に設定した時にリップ
ルが最小になる。

〔実施例〕

以下、この発明の一実施例を図面を参照して説明する。

第１図は、この発明による昇圧型ＤＣ−ＤＣコンバータ
の一実旅例の構或を示す回路図であり、第２図はその各
部信号の一例を示す波形図である。

この実施例は、第１図に示したように、直流電源である
電池等のベース電源１を接続するそれぞれ正負の入力端
子２，３と、負荷４を接続するそれぞれ正負の出力端子
５，６と、正電圧出力回路である正極性のコンバータ１
０と、負電圧出力回路である逆極性のコンバータ２口と
、出力端子５，６間に出力されるコンバータ１０とコン
バータ２０との合成電圧の誤差を検出して増幅した差信
号を出力する誤差検出部３０と、その誤差検出部３０か
ら入力する差信号に応じてパルス幅を変調したコンバー
タ１０，２０の各スイッチング素子を駆動するパルス信
号を出力する駆動部４０とから構或されている。

正極性ならびに逆極性のコンバータ１０．２０は、それ
ぞれインダクタンス素子であるインダクタ１１．２１と
、入力端子２，乙に接続されたベース電源１からインダ
クタ１１．２１に流れる電流をオン・オフするスイッチ
ング素子であるトランジスタ１２．２２と、１〜ランジ
スタ１２，２２がオフの時にそれぞれインダクタ１１．
２１に誘起される電力を整流するダイオー１−’１３，
２ＥＳと、ダイオード１３．２：Ｓによりそれぞれ整流
された電流を平滑化するコンデンサ１４．２４とから構
成されている。

コンバータ１０は、第６図（Ａ）に示した従来例に対応
し、１〜ランジスタ１２がオンの時にベース電源１から
十入力端子２を介して流れ込む電流は、インダクタ１１
と１・ランジスタ１２のコレクタ，エミツタとを通って
一人力端子３に接続されたコモンライン７に流れ、トラ
ンジスタ１２がオフの時にインダクタ１１に誘起された
電流は、ダイオード１３とコンデンサ１４とベース電源
１とからなる回路を流れてコンデンサ１４を充電し、十
出力端子５に接続されたコンデンサ１４の十端子の電圧
はコモンライン７に対して（Ｋ　＋　１　）　Ｘ　Ｖｊ
ｎになる。

同様に、コンバータ２０は、第６図（Ｂ）に示しｌ２ た従来例に対応し、トランジスタ２２がオンの時にベー
ス電源１から十入力端子２を介して流れ込む電流は、１
〜ランジスタ２２のコレクタ，エミッタとインダクタ２
１とを通って一人力端子乙に接続されたコモンライン７
に流れ、トランジスタ２２がオフの時にインダクタ２１
に誘起された電流は、コンデンサ２４とダイオード２３
とからなる回路を流れてコンデンサ２４を充電し、一出
力端子６に接続されたコンデンサ１４の一端子の電圧は
コモンライン７に対して（　　Ｋ）ＸＶｉｎになる。

したがって、理論的には、コモンライン７を介して直列
に接続されたコンデンサ１４とコンデンサ２４とから、
その合成電圧（２Ｋ＋１）ＸＶｉｎの電力が出力端子５
，６を介して負荷に供給される訳であるが、実際上は既
に説明したように出力電圧（合成電圧）は入力電圧の６
〜８倍位が限度である。

しかしながら、例えば通常の１．５Ｖ’Ｒ池１個をベー
ス電源としても、出力電圧限界は９〜工２■まで」二昇
し、例えばＣＭＯＳ−ＩＣの作動電圧５Ｖを得る目的に
は十分な余袷があるから，その分トランジスタ１２．２
２のオン・オフの時間比Ｋを下げることにより、限界付
近で使用する場合に比べて効率が遥かに良くなる。

また，電源電圧が使用限界の１．２Ｖ位まで下っても、
出力電圧限界の低下は７〜ＩＯＶ程度であるからまだ十
分な余裕が残っていることになる。

誤差検出部３０は、それぞれ出力端子５，６間に接続さ
れた可変抵抗器からなる分圧器３１と、抵抗３２と定電
圧ダイオード３３とからなる直列回路、および定電圧ダ
イオード３３の出力を基準電圧としてその一端子に入力
し分圧器３１の出力を十端子に入力することにより出力
電圧の誤差変動を増幅し差信号として出力するオペアン
プ３４とから構成されている。

分圧器３１の分圧比を変えることにより、出力端子５，
６間の出力電圧は出力電圧限界内で任意に（場合により
減圧型としても）設定することが出来る。

卵動部４０は、矩形波信号を出力する発振回路４１と、
その矩形波信号を反転する反転回路４２と、それぞれ２
個の鋸歯状波発生回路４３．４４と、コンパレータ４５
，４Ｂとから構成されている。

発振回路４１は第２図（Ａ）に示したスイッチンク周波
数の矩形波信号を反転回路４２と鋸歯状波発生回路４３
とに出力し、反転回路４２は入力する矩形波信号を反転
することにより同図（Ｄ）に示したようにその位相を１
８０’ずらして鋸歯状波発生回路４４に出力する。

鋸歯状波発生回路４３．４４は、それぞれ入力する矩形
波信号の立下りによりトリガされて、第２図（Ｂ）及び
（Ｅ）に実線で示したような下降波形の互に１８０゜ず
れた位相の鋸歯状波信号を、コンパレータ４５，４Ｂに
出力する。

コンパレータ４５．４６は、それぞれの十入力端子に鋸
歯状波発生回路４；，４４からの鋸歯状波信号を入力し
、もう一方の一人力端子には誤差検出部３０のオペアン
プ３４が出力する第２図（Ｂ）及び（Ｅ）に点線で示し
た差信号を入力する。

そのため、コンバレータ４５，４Ｅｉは、それぞれ第２
図（Ｂ）及び（Ｅ）に示した鋸歯状波信号（実線）が差
信″；′ｆ（点線）より上（下）にある期間は゛Ｈ　（
　Ｌ　’）　’になる同図（Ｃ）及び（Ｆ）に示したパ
ルス信号を、トランジスタ１２．２２のヘースに出力し
、トランジスタ１２．２２はそれぞれ入力するパルス信
号が゛Ｈ”の時にオンになる。

したがって、第２図（Ｃ）及び（Ｆ）に示した波形は、
それぞれコンパレータ４５，４６が出力するパルス信号
を示すと共に、それぞれ１−ランジスタ１２，２２のオ
ン・オフをも示し、いずれも互に位相が１８０゜ずれて
いる。

第３図乃至第５図は、それぞれ第１図に示した駆動部４
０の他の構或例を示すブロック図である。

第３図に示した例は、矩形波信号の立下りでトリガされ
る鋸歯状波発生回路４３．４４の一方例えば鋸歯状波発
生回路４４を、矩形波信号の立上りで１〜リガされる鋸
歯状波発生回路４４８に置換えることにより１８０゜位
相差を発生させたもの１６一 であり、反転回路４２は不要になる。

第４図に示した例は、発振回路４１を、例えばフリツプ
フロツプ回路のように２個の出力端子Ｑ，Ｑから互に反
転した２個の矩形波信号を出力する発振回路４１ａに置
換え、それらの矩形波信号でそれぞれｌ・リガされる鋸
歯状波発生回路４３，４４は元のままで反転回路４２を
外したものである。

第５図に示した例は、位相差を発生するために信号を遅
延させる遅延回路４７を設け、その遅延回路４７と発振
回路４１とそれぞれ」個の鋸歯状波発生回路４３とコン
パレータ４５とにより構或したもので、反転回路４２と
鋸歯状波発生回路４４とコンパレータ４６とが不要にな
る。

すなわち、鋸歯状波発生回路４３は、発振回路４１から
入力する矩形波信号により１・リガされて、鋸歯状波信
号をコンパレータ４５に出力する。

コンパレータ４５は，その鋸歯状波信号と誤差検出部３
０から入力する差信号とを比較し、パルス変調したパル
ス信号を１・ランジスタ１２と遅延回路４７とに出力す
る。

遅延回路４７は、入力するパルス信号を所定時間遅延さ
せてトランジスタ２２に出力することにより、位相差を
生しさせる。

この例では、位相差は任意に設定出来るから、分圧器３
１により出力電圧を調整した後、その波形に応じて最も
リップルが減少するように位相差を設定すればよい。

第１図及び第２図に戻って、第２図（Ｃ）及び（Ｆ）に
示したようにオン・オフを繰返している１一ランジスタ
１２，２２によって、それぞれインダクタ１１．２１に
流れる電流波形の一例を同図（Ｇ）及び（Ｈ）に示す。

それぞれの波形の上昇部は１−ランジスタ１２，２２が
オンの時にベース電源１からインダクタ１１．２１に流
れ込む電流ｊ１であり、下降部はトランジスタ１２．２
２がオフの時にインダクタ１１．２１に誘起されダイオ
ード１５．２３を介してコンデンサ１４．２４を充電す
る電流ｊ２である。

その充電電流ｊ２と、負荷４（と分圧器３１と定電圧ダ
イオード３３と）に流れる放電電流とによるコンデンサ
１４．２４の各端子電圧の波形の一例を第２図（Ｉ）及
び（Ｊ）に、その両者の和である出力端子５，６間の出
力電圧波形の一例を同図（Ｋ）にそれぞれ示す。

ただし、同図（Ｉ）及び（Ｊ）に示したコンデンサ１４
．２４の端子電圧はいずれもその一端子を基準（０）と
して十端子の電圧を、同図（Ｋ）に示した出力電圧も一
出力端子６を基準として十出力端子５の電圧をそれぞれ
示している。

これから明らかなように、それぞれトランジスタ１２．
２２を駆動するパルス信号が１８０゜の位相差をもって
いるために、第２図（１）及び（，丁）に示したコンデ
ンサ１４．２４の端子電圧に多少残存しているリツプル
が互に打消し合う部分を生じ、同図（Ｋ）に示したよう
に出力電圧のリツプルは減少している。

トランジスタのオン・オフの時間比Ｋが王に近い（理論
的な昇圧比二３）時はリツプルが殆んどＯになる。

昇圧比を高くすると○にはならないことと、位相差が１
８０゜の時にその効果が最大でそれから外れるに従って
効果が減少する傾向にはあるが、もし位相差がなければ
出力電圧のリツプルは各コンデンサ端子間のリツプルの
２倍になることを考えれば、正負両電圧出力回路のスイ
ッチング素子をそれぞれ肛動するパルス信号に位相差を
もたせた効果は大きい。

さらに、直流電源である電池に対する負荷電流も、第２
図（Ｇ）及び（Ｈ）から明らかなように、そのピークか
ー・致せず分散されるから、電池の実効寿命を延ばす効
果がある。

つぎに、この実施例の出力電圧安定化の作用について説
明する。

出力端子５，６間の出力電圧が設定された電圧より上昇
すると、分圧器３１の出力電圧が定電圧ダイオー１への
参照電圧より高くなるからオペアンプ３４が出力する差
信号のレベルが上昇する。

したがって、第２図（Ｂ）及び（Ｅ）に示した点線が上
方に移動し、同図（Ｃ）及び（Ｆ）に示したトランジス
タ１２．２２のオン時間が減少し、その分オフ時間が増
大してオン・オフの時間比Ｋが小さくなるから、昇圧比
が減少して出力電圧を下げる方向に作用する。

逆に、出力電圧が設定された電圧より下ると差信号のレ
ベルも下って、トランジスタのオン時間が増大しオフ時
間が減少するから、昇圧比が上って出力電圧を押上げる
方向に作用する。

このように、合成電圧である出力電圧に応じて、誤差検
出部３０が出力する差信号により、パルス幅変調回路で
ある駈動部４０がパルス幅を変調したパルス信号を出力
し、各スイッチング素子である１・ランジスタ１２．２
２を駆動するから電力効率がよい。

また、従来例に示したように、整流平滑回路と出力端子
との間に（一般的には過剰電圧分を電力損失により熱に
かえて電圧を安定させるような）電圧安定回路を設けて
，整流平滑回路の出力電圧を減殺し、電力効率を下げる
ようなことがない。

〔発明の効果〕

以１二説明したように、この発明によれば、構戊するコ
ンバータの出力電圧を減殺することなくその略２倍の電
圧の安定した出力電圧か得られ、電力効率の優れた昇圧
型１）　Ｃ−Ｄ　Ｃコンバータを提｛１（することが出
来、更にそのリツブルを減らすことが出来る。

【図面の簡単な説明】

第１図はこの発明による眉圧型ＤＣ−ＤＣコンバータの
−実施例の構成を示す回路図、 第２図は同しくその各部信号の一例を示す波形図、第３
図乃至第５図はそれぞれ第１図に示した肚動部の他の構
或例を示すブロック図、 第６図は昇圧型Ｄ　Ｃ　−　Ｄ　Ｃコンバータの原理的
構或を示す回路図である。 １・ベース電源（直流電源） ２　・十入力端子　　　　　３・一人力端子４・負荷 ５・・十出力端子　　　　　６　一出力端子１０　コン
バータ（正電圧出力回路） １　１， １　２， ２１　インダクタ（インダクタンス素子）２２・・Ｉ・
ランジスタ（スイッチング素子）コンバータ（負電圧出
力回路） 誤差検出部 （Ｄ） ｊＩｚ図 第３図 篇４図 箪５図

Claims (1)

1. 【特許請求の範囲】 １　それぞれインダクタンス素子と、直流電源からその
   インダクタンス素子に流れる電流をオン・オフするスイ
   ッチング素子と、そのスイッチング素子のオフ時に前記
   インダクタンス素子に誘起される直流電源電圧より高い
   電圧の電力を整流し平滑化して出力する整流平滑回路と
   からなる昇圧型の正電圧出力回路の出力と、負電圧出力
   回路の出力とを直列に接続してその合成電圧を出力する
   昇圧型ＤＣ−ＤＣコンバータにおいて、 その出力する前記合成電圧に応じてパルス幅を変調した
   パルス信号を出力するパルス幅変調回路を設け、そのパ
   ルス幅変調回路が出力するパルス信号によつて前記正電
   圧出力回路と負電圧出力回路のスイッチング素子をそれ
   ぞれ駆動するようにしたことを特徴とする昇圧型ＤＣ−
   ＤＣコンバータ。 ２　請求項１記載の昇圧型ＤＣ−ＤＣコンバータにおい
   て、 正負両電圧出力回路のスイッチング素子をそれぞれ駆動
   するパルス信号に位相差を持たせる手段を設けたことを
   特徴とする昇圧型ＤＣ−ＤＣコンバータ。 ３　請求項２記載の昇圧型ＤＣ−ＤＣコンバータにおい
   て、 パルス信号の位相差が略１８０゜になるようにしたこと
   を特徴とする昇圧型ＤＣ−ＤＣコンバータ。