JPH03170676A - 薄膜形成装置 - Google Patents

薄膜形成装置

Info

Publication number
JPH03170676A
JPH03170676A JP30913789A JP30913789A JPH03170676A JP H03170676 A JPH03170676 A JP H03170676A JP 30913789 A JP30913789 A JP 30913789A JP 30913789 A JP30913789 A JP 30913789A JP H03170676 A JPH03170676 A JP H03170676A
Authority
JP
Japan
Prior art keywords
gas
reactor
impurities
thin film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30913789A
Other languages
English (en)
Other versions
JP3034263B2 (ja
Inventor
Yoshitaka Tsunashima
綱島 祥隆
Shinji Miyazaki
伸治 宮崎
Takahiko Moriya
守屋 孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1309137A priority Critical patent/JP3034263B2/ja
Publication of JPH03170676A publication Critical patent/JPH03170676A/ja
Application granted granted Critical
Publication of JP3034263B2 publication Critical patent/JP3034263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、化学気相成長法による薄膜形戊装置に関し、
特に半導体装置の製造工程において、不純物を添加した
酸化シリコン膜を形或する薄膜形成装置に係わる。
(従来の技術) 集積回路は、比例縮小則に従って素子の微細化が進み、
高密度化が一層進んでいる。しかし、素子寸法を縮小す
ることも限界に近づきつつ.あり、+1iに素子寸法を
縮小することだけでは、さらに高密度の性能及び信頼性
の高い集積回路を製造することが難しくなっている。
そこで、現在、半導体基板表面に溝を掘ったり、半導体
膜、絶縁膜又は金属膜を積み上げたりして、立体的な構
造の素子にすることが行われている。
例えば、MOSダイナミックRAM (DRAM)の横
成要素であるキャパシタの容量を増大させる方法として
は、シリコン基板表面に溝を掘り、占有面積を増大させ
ることなく実質的にキャパシタの容量の増大を図る方法
が採用されている。このような立体的な構造の素子を形
成する工程において、立体形状のシリコン基板表面に不
純物を導入する技術が重要な工程の一つとなる。立体形
状のシリコン基板表面に不純物を導入する技術としては
、従来のイオン注入法に代わって段差部に対して披覆性
が良好な減圧化学気相或長(LPCVD法により不純物
を添加した酸化シリコン膜を立体形状のシリコン基板表
面に形成し、その膜を拡散源として不純物をシリコン基
板に拡散させる方法が注目されている。
また、集積回路においては上層の金属配線の信頼性を高
め、その配線の寄生抵抗や容量を減らして高速化、高性
能化を図るために、配線の下層をできるだけ平坦にする
必要がある。平坦化方法としては、トランジスタや配線
を形成した後、不純物を添加した酸化シリコンH(以下
、単に不純物添加酸化シリコン膜と称す)を常圧化学気
相成長(APCVD)法で形成し、高温でその膜を固体
のまま流動化させる方法が一般的に行なわれている。し
かし、素子の微細化により横方向の寸法が小さくなった
桔果、前記不純物添加酸化シリコン膜をトランジスタや
配線の間に綺麗に隙間なく埋め込むことが難しくなって
いる。そこで、段差部の側壁にも均一に膜を形成できる
LPCVD法で前記不純物添加酸化シリコン膜を形成す
る方法が有効な手段として考えられている。
上述したLPCVD法においては、原料ガスにテ  ト
  ラ  エ  ト  キ  シ  シ  ラ  ン 
 〔 化 学 式  :Si(OC2Hs)4、略称T
EOS〕、トリエトキシアルシン〔化学式二As (O
C2 H5 )J、略称TEOA3等の有機化合物の気
化ガスを用いた場合、段差への被覆性の優れた不純物添
加酸化シリコン膜を形戊することが可能となる。
このように半導体集積回路の製造工程では、原料ガスに
有機化合物の気化ガスを用いたLPCVD法で不純物添
加酸化シリコン膜を形成する技術が注目されるようにな
っている。この方法に用いられる従来のLPGVD装置
は、反応炉の一端に開いた導入口から全ての原料ガスを
導入する構造になっている。しかしながら、原料ガスの
流れる方向に沿って設置された多数の半導体基板上に形
成した酸化シリコン膜中の不純物濃度は、原料ガスの風
上に位置する半導体基板程高く、風下へ行くに従って徐
々に減少していき、多数の半導体基板に形成した酸化シ
リコン膜中に等しい濃度で不純物を添加することができ
ない。これは、酸化シリコンの原料ガスと添加不純物の
原料ガスとで反応を開始する温度が異なり、一般的に酸
化シリコンの原料ガスの方が添加不純物の原料ガスより
反応開始温度が高いため、酸化シリコン膜形威に通常使
用している温度での反応は酸化シリコン膜の原料ガスが
反応律速、添加不純物の原料ガスが供給律速になってし
まうことに起因する。第6図(a)は、一般的な酸化シ
リコンの原料ガスであるTEOSの熱分解ガスクロマト
グラフィスベクトル、同図(b)は添加不純物の原料ガ
スであるTEOAの熱分解ガスクロマトグラフィスベク
トルである。このスペクトルから、酸化シリコンの原料
ガスであるTEOS (第6図(a))の場合、550
℃でジエチルエーテルに分解し始め、690℃でも完全
に分解していない。しかしながら、TEOA (同図(
b))は非常に低い250℃から分解し始め、前記TE
OSの分解し始める 550℃では完全に分解している
。従って、TEOAとTEOAを用いて、70(1℃の
温度で砒素添加酸化シリコン膜を形成する場合、TEO
Sの反応は表面反応律速、砒素添加源であるTEOAは
供給律速になってしまい、多数の半導体基板上に形成し
た酸化シリコン膜中に等しい濃度で砒素を添加すること
ができない。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされたも
ので、1回のLPCVD法により多数の半導体基板上に
等しい濃度の不純物を添加した酸化シリコン膜を形成し
得る薄膜形成装置を提供しようとするものである。
[発明の構成] (課題を解決するための手段) 本発明は、多数の基板を積載したポートを収納する反応
炉と、前記反応炉の膜形成領域を加熱する手段と、一端
が前記反応炉内の膜形成領域に延在され、原料ガスを反
応炉内に分散して導入するためのガス導入管とを具備し
た化学気相成長法により基板上に薄膜を形或する薄膜形
或装置において、前記薄膜が不純物を添加した半導体又
は絶縁物からなり、これら半導体又は絶縁物の形成ガス
のうち前記不純物の添加用ガスは前記ガス導入管に設け
られた複数の開口部から反応炉内に分散導入され、かつ
前記ガス導入管はその複数の開口部の面積の総和をその
内径の断面積の2倍以下にしたことを特徴とする薄膜形
成装置である。
上記ガス導入管において、複数の開口部の面積の総和を
その内径の断面積の2倍以下に限定した理由は、該断面
積が2倍を越えると、反応炉内に不純物添加用ガスを均
一に分散した状態で供給できなくなるからである。
上記ガス導入管の内径は、2〜1 5mmの範囲にする
ことが望ましい。この理由は、内径を21III1未満
にすると原料ガスが導入管内で反応し、反応生成物が低
温部に付着して詰まり易くなり、一方その内径が151
III1を越えると導入管内で原料ガスが層流にならず
、ガスの滞留が生じる恐れがあるからである。
(作 用) 本発明によれば、縦型の反応炉内に搬送手段により多数
の基板(例えば半導体基板)を積載したポート入れ、一
度に多数の半導体基板上にLPCVD法で不純物添加薄
Jfiを形成する際、原料ガスのうち、供給律速になり
やすいガスを前記反応炉の一端から炉内の半導体基板を
設置した膜形成領域に延出したガス導入管を通してその
複数の開口部から反応炉内に分散導入することにより、
ガスの反応の進行を抑制した状態で多数の半導体基板表
面まで輸送することを可能にし、表面反応律速状態にす
ることができる。この時、前記ガス導入管として複数の
開口部の面積の総和をその管断面積の2倍以下に設定し
た構造とすることによって、該ガス導入管を流れてきた
ガスをその複数の開口部からそれぞれ等しい量で反応炉
内に分散導入することが可能となる。更に、前記搬送手
段により半導体基板を積載したポートを回転させる+7
4造にすることによって、分散導入されたガスを半導体
基板表面の各部分に等しく反応律速状態で供給すること
が可能になる。これにより、原料ガスを半導体基体表面
上で反応律速状態にすることが可能になり、ポートに積
載された多数の半導体基板に不純物が均一に添加された
薄膜を形成できる。
特に、シリコンをその構成要素として含む有機化合物と
添加不純物元素をその構成要素として含む有機化合物と
を用い、これらの原料を蒸発・気化させたガスを用いて
不純物添加酸化シリコン膜をポートに積載された多数の
半導体基板上に一度のLPCVD法で形成する際には、
原料ガスのうち、反応開始温度が低く、供給律速になり
やすい添加不純物元素をその構成要素として含む有機化
合物の気化ガスのみ、反応炉の一端から炉内の基体試料
を設置した膜形或領域に延出したガス導入管を通してそ
の複数の開口部から反応炉内に分散導入すると共に前記
ポートを回転することによって、添加不純物元素を含む
有機化合物ガスを、それ自身の反応の進行を抑制した状
態で多数の半導体基板の表面各部まで輸送することを可
能にし、表面反応律速状態にすることができる。これに
よりシリコンを含む有機化合物と添加不純物元素を含む
有機化合物とのいずれの原料ガス共、表面反応律速状態
にすることが可能になり、多数の半導体基板上に等しい
濃度で、その基板表面の全域に均一な濃度で不純物を添
加した酸化シリコン膜を形成することが可能になる。
(実施例) 以下、本発明の実施例を図面を参照して詳細に説明する
第1図は、本発明の一実施例のLPGVD装置を示す概
略断面図である。図中の1は、フランジ2に設置された
石英からなる反応炉である。この反応炉の外周には、抵
抗加熱方式によるゾーン加熱器3が配設されている。前
記フランジ2の中央付近には、後述するポートが出し入
れされる穴4が開孔されている。前記反応炉1内の前記
フランジ2上には、前記穴4より大径の石英管5が図示
しないOリングを介して気密に設置されている。
前記反応炉1と石英管5の間に位置する前記フランジ2
には、排気口Bが開孔されており、かつ該排気DBには
反応炉1内を減圧にするための真空ポンプ7が連結され
れている。
図中の8は、上下動自在な扉である。このm8上には、
多数の半導体ウエハ9を積載した石英製のポート10が
搭載されており、かつ該扉8を上方に移動させることに
より、前記石英製のポートIOが前記フランジ2の穴4
を通して前記反応炉1の高温領域に装入されると共に、
前記扉8が前記フランジ2底部に図示しないOリングを
介して取り付けられて前記反応炉lが真空シールされる
ようになっている。前記ポート10は、扉8の移動方向
を軸にして回転することが可能になっている。
また、図中の11、12は恒温槽であり、これら恒?R
 }Q 1 1、12にはシリコンを構成要素として含
む有機化合物(例えばTEOS)を充填したボンベ13
、添加不純物元素を構成要素として含む有機化合物(例
えばTEOA)を充填したボンベl4がそれぞれ収納さ
れ、それぞれのボンへ13、14は例えば80℃に保た
れているでいる。前記ボンベl3には、第11共給管】
5の一端が連結され、該供給管15の他端は前記フラン
ジ2を横切ってその穴4内面に延出されている。この第
1供給管15には、精密流瓜制御装置(マスフローコン
トローラ) 1Bが介装されている。また、前記ボンベ
14には第2供給管17の一端が連結され、該供給管l
7の他端は前記フランジ2を横切って前記石英管5内に
上下方向に延びたガス導入管18の下端に連結されてい
る。この第2供給管17には、マスフローコントローラ
) 19が介装されている。
前記ガス導入管18は、第2図に示すように上下方向に
亘って複数の円形の開口部20が穿設されている。前記
ガス導入管18の断面積は、例えば32.2猶I12(
直径6.4mm) 、開口部20の直径は1 . 51
1%その数は18個で総面積は31.IIImm2にな
っている。
つまり、開口部20の総面積(31.8+am2)はガ
ス導入管18の断面積(32.2mm2)の2倍以下に
設定されている。また、前記各開口部20間の距離は7
0mmになっている。前記開口部20は、その形状によ
って機能が大きく異なるものではなく、円形の他に楕円
形、多角形であってもよい。なお、図中の21は前記フ
ランジ2を貫通してその穴4に一端を延出させたパージ
、大気開放、希釈などの目的のための不活性ガス導入配
管である。
次に、上述したLPGVD装置による砒素添加酸化シリ
コン膜の形或を説明する。
まず、扉8上に多数の半導体ウェハ9が積載された石英
製のポート10を搭載し、該扉8を上方に移動させて前
記石英製のポート10を前記フランジ2の穴4を通して
前記反応炉lの高温領域に装入すると共に、前記扉8を
フランジ2底部に図示しないOリングを介して取り付け
て前記反応炉lを真空シールする。つづいて、真空ボン
ブ7を作動して反応炉l内のガスを真空排気した後、抵
抗加熱方式によるゾーン加熱33により反応炉I内を加
熱し、更に前記ポート!0を3rpn+の条件で回転さ
せながら、ボンベl3のTEOSを気化したガスをマス
フローコントローラ16で流量調整して第1供給管l5
を通して反応炉1内に供給すると共に、不活性ガス導入
配管21を通して反応炉!内に不活性ガスを供給する。
同特に、ボンベL4のTEOAを気化したガスをマスフ
ローコントローラI9で流量調整して第2供給管l7を
通してガス導入管18に供給し、該導入管l8の複数の
開口部20から反応炉i内に供給して、反応炉l内の石
英製のポート{0に積栽された多数の半導体ウェハ9に
砒素添加酸化シリコン膜を形成する。この膜形成工程に
おいて、前記ゾーン加熱器3により 700℃に加熱し
た反応炉l内に前記TEOSとTEOAの気化ガスをそ
れぞれ50secs+, 51secmの流量で導入し
て圧力l LOrrの元で半導体ウェハ9上に砒素添加
酸化シリコン膜を形成する。
このような実施例のLPGVD装置によれば、T E 
O Sは反応開始温度が高く、膜形或温度に近いためガ
スの風上から風下まで表面反応律速になる。TEOAは
、前述した開口部20の総面積が所面積の2倍以下に設
定された特定のガス導入管18の複数の開口部20から
反応炉1内に供給され、石英ポート10に積載された多
数の半導体ウエハ9の表面近くまで大部分未反応のまま
供給されるため、反応開始温度が低いにもかかわらず、
膜形成領域全体に亘って表面反応律速になる。これによ
り、膜形成領域全体に亘って設置された多数の半導体ウ
エハ9に等しい膜厚で、等しい不純物濃度の砒素添加酸
化シリコン膜が形成される。
第3図は、本実施例のLPGVD装置及び反応炉内にガ
ス導入管を配置しない従来のLPGVD装置を使用し、
膜形成領域に設置された石英ポートに半導体ウエハを5
0枚、5m+sビッチで並べ、各半導体ウエハ上に形成
された砒素添加酸化シリコン膜中の砒素濃度を示す特性
図である。第3図の購軸は、石英ポートの下端にある半
導体ウエハを基準にした他の半導体ウエハの位置を示し
、縦軸は砒素d度を示す。
この第3図から明らかなように従来の LPGVD装置の場合には、膜形或鎮域の両端で7.5
X 102°atolWs/ c1から 5.OX 1
0” atoms/elR3まで大きく濃度が変化して
しまうのに対して、本実施例のLPGVD装置の場合に
は8.3X 10”atolIs/ c−から 5.7
x 10” atones/ c−までの間に濃度変化
が抑えられることがわかる。
第4図は、反応炉内に設けられるガス導入管に穿.よさ
れた複数の開口部の面積を変化された場合における膜形
成領域に設置されたポート内の半導体ウェハ上に形成さ
れた砒素添加酸化シリコン膜中の砒素濃度を示す。ガス
導入管l8の断面積は、32,2關2 (直径6.4m
m) 、開口部20の数はi8個で開口部20の間の距
離は70闘になっている。
第4図から明らかなように開口部20の総面積がガス導
入管l8の断面積の2倍以下になると、砒素濃度の均一
性が向上することがわかる。
上述した実施例では、添加不純物の原料ガスを1種類と
したが、2種類以上の添加不純物の原料ガスを用いても
よい。例えば、ボロン、リン添加酸化シリコン膜(BP
SG膜)のように2種類の添加不純物の原料ガスを用い
る場合、第5図(a)、(b)に示すようにボロン原料
であるトリエチルボレート〔化学式: B (OC2 
H5 )3、略称TEB)、及びリン原料であるトリエ
チルフォスフェート〔化学式; PO (QC2H,)
3、略称TEP)をそれぞれ例えば80℃に保たれてい
る恒温槽22、23内に収納されているボンベ24、2
5に充填し、このボンベ24、25内で気化されたガス
を供給管26、27に介装されたマスフローコントロー
ラ28、29を通して決められた量だけ反応炉l内に導
入する。この際、第5図(a)に示すように前記供給管
26、27を途中で連結してTEBとTEPを混合して
ガス導入管18の複数の開口部20から反応炉l内に導
入しても、第5図(b)に示すようにTEBとTEPを
前記供給管2B、27にそれぞれ連結した導入管18、
1g’の複数の開口部20,20゜から反応炉l内に導
入してもよい。
なお、本発明は上記実施例に限定されるものではなく、
以下に示す形態としてもよい。
■減圧気相或長装置に限らず、他の気相成長装置、例え
ば常圧気相威長装置にも同様に適用できる。
■縦型の気相或長装置に限らず、反応炉が横置の、いわ
ゆる横型気相成長装置にも同様に適用できる。
■不純物添加用ガス以外の原料は、実施例のように反応
炉の下からだけでなく、上部又は横から導入してもよい
[発明の効果] 以上詳述した如く、本発明によれば多数の半導体基板に
不純物元素を添加した薄膜を一度のLPVCVD法で形
成する際、添加不純物の原料ガスを開口部の総面積が断
面積の2倍以下に設定された特定のガス導入管を通して
前記複数の開口部から分散導入することによって、半導
体基板表面全域に亘って均一な濃度で、多数の半導体基
板上に等しい濃度で不純物を添加することが可能な薄膜
形或装置を提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すLPGVD装置の概略
断面図、第2図は第1図のガス導入管の拡大正面図、第
3図は本実施例のLPGVD装置と従来のLPGVD装
置を用いて形戊した砒素添加酸化シリコン膜中の砒素濃
度のウェハ位置による変化を示す特性図、第4図はガス
導入管に設けられた開口部の面積を変化させたLPGV
D装置を用いて形成した砒素添加酸化シリコン膜中の砒
素濃度のウエハ位置による変化を示す特性図、第5図(
a)、(b)はそれぞれ本発明の他の実施例を示すLP
GVD装置の概略断面図、第6図はTEOSSTEOA
の熱ガスクロマトグライによるスペクトル図である。 l・・・反応炉、2・・・フランジ、3・・・ゾーン加
熱器、5・・・石英管、7・・・真空ボンブ、8・・・
扉、9・・・半導体ウェハ、10・・・ポート、l1、
12、22、23・・・恒温槽、l3、l4、24、2
5・・・ボンベ、l6、l9、28、28・・・マスフ
ローコントローラ、IL fi!’ ・・・ガス導入管
、20、20゛ ・・・開口部。 8 第 1 図 第 2 図 第 3 図 (b) (a)

Claims (1)

    【特許請求の範囲】
  1. 多数の基板を積載したポートを収納する反応炉と、前記
    反応炉の膜形成領域を加熱する手段と、一端が前記反応
    炉内の膜形成領域に延在され、原料ガスを反応炉内に分
    散して導入するためのガス導入管とを具備した化学気相
    成長法により基板上に薄膜を形成する薄膜形成装置にお
    いて、前記薄膜が不純物を添加した半導体又は絶縁物か
    らなり、これら半導体又は絶縁物の形成ガスのうち前記
    不純物の添加用ガスは前記ガス導入管に設けられた複数
    の開口部から反応炉内に分散導入され、かつ前記ガス導
    入管はその複数の開口部の面積の総和をその内径の断面
    積の2倍以下にしたことを特徴とする薄膜形成装置。
JP1309137A 1989-11-30 1989-11-30 薄膜形成装置 Expired - Lifetime JP3034263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1309137A JP3034263B2 (ja) 1989-11-30 1989-11-30 薄膜形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309137A JP3034263B2 (ja) 1989-11-30 1989-11-30 薄膜形成装置

Publications (2)

Publication Number Publication Date
JPH03170676A true JPH03170676A (ja) 1991-07-24
JP3034263B2 JP3034263B2 (ja) 2000-04-17

Family

ID=17989348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309137A Expired - Lifetime JP3034263B2 (ja) 1989-11-30 1989-11-30 薄膜形成装置

Country Status (1)

Country Link
JP (1) JP3034263B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6402849B2 (en) * 2000-03-17 2002-06-11 Samsung Electronics Co., Ltd. Process tube having slit type process gas injection portion and hole type waste gas exhaust portion, and apparatus for fabricating semiconductor device
JP2009182295A (ja) * 2008-02-01 2009-08-13 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2013163841A (ja) * 2012-02-10 2013-08-22 Jtekt Corp 炭素膜成膜装置および炭素膜成膜方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6402849B2 (en) * 2000-03-17 2002-06-11 Samsung Electronics Co., Ltd. Process tube having slit type process gas injection portion and hole type waste gas exhaust portion, and apparatus for fabricating semiconductor device
JP2009182295A (ja) * 2008-02-01 2009-08-13 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2013163841A (ja) * 2012-02-10 2013-08-22 Jtekt Corp 炭素膜成膜装置および炭素膜成膜方法

Also Published As

Publication number Publication date
JP3034263B2 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
US6674169B2 (en) Semiconductor device with titanium silicon oxide layer
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
US4684542A (en) Low pressure chemical vapor deposition of tungsten silicide
US5354387A (en) Boron phosphorus silicate glass composite layer on semiconductor wafer
US6110531A (en) Method and apparatus for preparing integrated circuit thin films by chemical vapor deposition
JP3462852B2 (ja) 化学気相成長法によって薄膜を製造する方法と装置
JP2634743B2 (ja) 低温化学蒸着法
US5770469A (en) Method for forming semiconductor structure using modulation doped silicate glasses
US20080246101A1 (en) Method of poly-silicon grain structure formation
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
EP0562625B1 (en) A semiconductor device and process
US5677235A (en) Method for forming silicon film
EP0421203B1 (en) An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US6022806A (en) Method of forming a film in recess by vapor phase growth
US5324539A (en) Method for forming CVD thin glass films
US5783257A (en) Method for forming doped polysilicon films
JPH03170676A (ja) 薄膜形成装置
JP3176069B2 (ja) 一リン化チタン層の形成方法およびその使用
JPH05121648A (ja) プレーナ誘電体の作製方法
JPH04505035A (ja) 新規なガラスの蒸着時の粘弾性流動法
US6429149B1 (en) Low temperature LPCVD PSG/BPSG process
US6784117B2 (en) Method for manufacturing a semiconductor device
JPH07307292A (ja) 成膜方法およびこれに用いる減圧cvd装置
JPH0555156A (ja) シリコン半導体基板中への砒素ドーピング方法
RU2059323C1 (ru) Композиция для получения пленок фосфорсиликатного стекла на полупроводниковых подложках

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10