JPH03171643A - 半導体集積回路装置の製造方法および製造装置 - Google Patents

半導体集積回路装置の製造方法および製造装置

Info

Publication number
JPH03171643A
JPH03171643A JP1309922A JP30992289A JPH03171643A JP H03171643 A JPH03171643 A JP H03171643A JP 1309922 A JP1309922 A JP 1309922A JP 30992289 A JP30992289 A JP 30992289A JP H03171643 A JPH03171643 A JP H03171643A
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder
bonding
chip
ccb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1309922A
Other languages
English (en)
Other versions
JP2786700B2 (ja
Inventor
Takashi Nakao
敬 中尾
Yoshiaki Emoto
江本 義明
Koichiro Sekiguchi
関口 浩一郎
Masayuki Iketani
昌之 池谷
Kunizo Sawara
佐原 邦造
Ikuo Yoshida
吉田 育生
Akiomi Kono
顕臣 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1309922A priority Critical patent/JP2786700B2/ja
Priority to US07/514,943 priority patent/US5090609A/en
Publication of JPH03171643A publication Critical patent/JPH03171643A/ja
Priority to US07/812,024 priority patent/US5188280A/en
Application granted granted Critical
Publication of JP2786700B2 publication Critical patent/JP2786700B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/255Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/17Containers or parts thereof characterised by their materials

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属接合方法およびそれを用いた半導体集積
回路装置の製造技術に関し、例えばフリップチップ(N
ip chip)方式や、T A B (Tape A
utomated Bonding)方式の半導体集積
回路装置に適用して有効な技術に関するものである。
〔従来の技術〕
近年、ゲートアレイやマイクロコンピュータなどの論理
LSIにおいては、集積回路の多機能化や高密度化に伴
って外部回路との接続を行う端子(人出力ピン)の数が
急速に増大しているため、半導体チップの間辺部に設け
たボンデイングノくツドにワイヤを接続して外部回路と
の接続を行うワイヤボンディング方式が限界に達してい
る。またワイヤボンディング方式は、内部回路領域の配
線を周辺部のボンディングパッドまで引き回す必要があ
るために配線長が長くなり、その結果、信号伝達速度が
遅延するという欠点を有していることから、高速動作が
要求される論理LSIの実装方式としては不向きである
このような理由から、半導体チップのA1電極上に半田
材料で構成したCCBバンプ(Bump,突起電極)を
接合し、このCCBバンプを介して半導体チップを基板
に実装するフリップチップ方式や、前記Al電極上にA
 u / Sn共晶合金からなるバンプを接合し、絶縁
フィルムの主面に形成されたリードにこのバンプを介し
て半導体チップを実装するTAB方式が注目されている
。とりわけフリソブチップ方式は、半導体チップの周辺
部のみならず、内部回路領域にも端子を設けることがで
きるので、半導体チップの多ビン化に極めて有効な実装
方式である。また、内部回路領域に端子を設けることに
より配線長も短くなるので、高速論理LSIの実装方式
としても極めて有用である。
上記フリップチップ方式にわけるCCBバンプの形成方
法としては、従来より半田蒸着法や半田ボール供給法が
用いられている。例えば半田蒸着法では、次のようにし
てCCBバンプを形戊する。
まず、半導体チップのAll電極上に、例えばCr,C
uおよびAuからなる薄膜を順次蒸着して半田下地層(
B L M ; Bump Limitting Me
tallurgy)を形成する。半田下地層のうち、最
下層のCrは半田バンプとAA電極との合金化反応を防
止するために設けられ、中間層のCuは半田の濡れ性を
向上させるために設けられる。また、最上層のAuは下
層のCuの腐食を防止するために設けられる。
次に、上記半田下地層の上にP b / S n合金な
どからなる半田膜を選択的に蒸着した後、不活性ガス雰
囲気の溶融炉内でこの半田膜を加熱、溶融し、溶融時の
表面張力を利用して球状のCCBバンプを作戊する。一
方、半田ボール供給法は、例えば1987年7月発行、
「溶接技術」P88〜P91に記載のように、Af電極
表面に付着している酸化物、水分、油脂分などの汚染物
をイオン衝撃で完全に除去した後、超高真空中で球状の
半田ボールを重ね合せて接合する方法である。
上記フリップチップ方式を用いた半導体集積回路装置の
一つに、チンプキャリャ(Chip Carrier)
がある。このチップキャリヤについては、例えば特開昭
62−249429号、特開昭6 3−3 10139
号公報などに記載されている。
第15図は、上記文献に記載されたチップキャリアの断
面構造を示している。このチップキャリア50は、ムラ
イトなどのセラミック材料からなるパッケージ基板5l
の主面に形成された電極52上にCCBバンプ53を介
して接続された半導体チップ54をキャップ55で気密
封止したパッケージ構造を備えている。キャップ55は
、例えば窒化アルミニウム(A f N)からなり、封
止用半田56を介してパッケージ基板51の主面に接合
されている。
半導体チγプ54の背面(上面)は、伝熱用半田57を
介してキャップ55の下面に接合されている。これは、
半導体チップ54から発生した熱を伝鵠用半田57を通
じてキャップ55に伝達するためである。また、パッケ
ージ基板51の下面の電極52には、このチップヰヤリ
ア50をモジ一−ル基板などに実装するためのCCBバ
ンプ58が形成される。このCCBバンプ58は、チッ
プキャリア50の組立てが完了した後、例えば半田ボー
ル供給法により前記電極52に接合される。
パッケージ基板51の内部には、例えばW(タングステ
ン)からなる内部配線59が形成されており、この内部
配線59を通じてパッケージ基板51の主面および下面
の電極52.52間が電気的に接続されている。
上記チップキャリアを組立てるには、まずチップマウン
ト装置を用いて半導体チップのCCBバンプをパッケー
ジ基板の主面の電極上に正確に位置決めする。このとき
、CCBバンプと電極との接合部にフラックスを塗布す
る。フラックスは、CCBバンプを構或する半田の表面
に形成された自然酸化膜の除去およびリフロ一時におけ
る半田表面の再酸化防止を目的として塗布される。また
フラックスは、リフロ一時における半田の濡れ性の向上
を目的として塗布される。
続いて、上記パッケージ基板をリフロー炉に移送する。
その際、振動などによるCCBバンプの位置ずれを防止
する必要があるが、前記フラックスは、この位置ずれを
防止する役割をも果たしている。そして、リフロー炉内
に不活性ガスの雰囲気を形戊し、この中でCCBバンプ
を加熱、再溶融することによって、半導体チップをパッ
ケージ基板の主面にフェイスダウンボンディングする。
次に、封止用半田を用いて上記パッケージ基板の主面に
キャップを半田付けする。また、伝熱用半田を用いて半
導体チップの背面をキャップの下面に半田付けする。パ
ッケージ基板の主面にキャップを半田付けするには、あ
らかじめパッケージ基坂の主面およびキャップの脚部に
封止用の予備半田を被着しておき、この予備半田の表面
にフラックスを塗布した後、パッケージ基板の主面にキ
ャップを搭載し、次いでリフロー炉にて予備半田を加熱
、再溶融する。また、半導体チップの背面をキャップの
下面に半田付けするには、キャップの下面、または半導
体チップの背面にあらかじめ伝怨用の予備半田を被着し
ておき、この予備半田の表面にフラックスを塗布した後
、前記リフロー炉にてこの予備半田を加熱、再溶融する
キャップをパッケージ基板の主面に半田付けする作業と
、半導体チップの背面をキャップの下面に半田付けする
作業は同一工程で行われる。従って、封止用半田と伝熱
用半田とは、溶融温度がほぼ等しい半田材料で構戊され
る。また、封止用半田および伝熱用半田は、CCBバン
プを構戒する半田よりも低い溶融温度の半田で構威され
る。さもないと、リフロー炉内で予備半田を加熱、溶融
する際にCCBバンプが再溶融し、キャップの荷重でC
CBバンプが潰れてしまうために、隣り合ったCCBバ
ンプ同士が短絡してしまうからである。このような理由
から、CCBバンプ1よ、例えば2〜3重量%程度のS
nを含有するP b / S n合金(溶融温度=32
0〜330℃程度)などの高融点半田で構威され、封止
用半田および伝熱用半田は、例えば10重量%程度のS
nを含有するP b / S n合金(溶融温度=29
0〜300℃程度)のような低融点半田で構或される。
このように、チップキャリアの組立て工程では、パッケ
ージ基板の主面にCCBバンプを介して半導体チップを
実装する工程や、パッケージ基板の主面にキャップを半
田付けして半導体チップを気密封止したり、半導体チッ
プの背面をキャップの下面に半田付けしたりする工程が
伴われるため、半田付け′の良否がCCBバンプの接続
信頼性や、パッケージの気密信頼性ならびに冷却効率を
大きく左右する。
また、半田ボールの他の接合方法としては、1987年
7月発行、「溶接技術」P88〜P91に記載のように
、接合表面に付着している酸化物、水分、油脂分などの
汚染物をイオン衝撃で完全に除去し、超高真空中で材料
を重ね合せて接合する方法も知られている。
〔発明が解決しようとする課題〕
前記TAB方式やフリップチップ方式には、下記のよう
な問題がある。
まず、TAB方式においては、半導体チップのAI電極
上に高価なAuを含んだバンプを形成するため、TAB
の製造コストが増大するという問題が指摘されている。
一方、フリップチップ方式には下記のような問題がある
■リフローエ程の後、フラックスを洗浄する工程が必要
となるため、その分、実装工程が増加する。
また、フラックス洗浄工程で使用するクロル炭化水素や
フルオル炭化水素などの洗浄液は、自然環境保護の見地
からその使用が規制されつつあるため、この観点からも
フラックス洗浄工程の廃止が急務となっている。
■フラックスの洗浄を行っても、その完全な除去は困難
であるため、フラッグス残渣による集積回路の配線腐食
が避けられない。また、フラックス残渣は、半田接合部
にボイドなどの欠陥を誘発するため、CCBバンプの接
続信頼性の低下を引き起こし、チップキャリヤの場合に
は、さらにパッケージの気密信頼性の低下や冷却効率の
低下などを引き起こす。
■フラックスを使用しても、半田の表面に形成された自
然酸化膜を短時間で除去することは困難である。そのた
め、リフロー炉内で半田を加熱、再溶融する際に炉内の
温度を半田溶融温度よりもかなり高くしなければならな
いので、半導体チップの熱ダメージが避けられない。ま
た、半田が再溶融するまでに長時間を要するため、リフ
ロー炉が大形化してしまう。
■超高真空域(1 0−’〜1 0−”  To r 
r)での被接合材のチャッキング、移動、位置決めなど
のハンドリングが困難で量産性に劣る。すなわち、真空
室内で被接合材をつかんで、所定の位置に移動し、接合
面を重ね合わせて接合するには、その機構が非常に複雑
になり、寸法精度の高い接合は困難となる。また、真空
内では機械的摺動部に凝着という問題が生じる。
■イオンビーム照射は、半導体(LSIなど)やセラミ
ンクスへの適用が困難である。すなわち、一般に半導体
チップの表面は絶縁膜で覆われているため、イオンビー
ム照射は帯電(チャージアップ)による素子のダメージ
を引き起こす。また絶縁性の高いセラミックスに対して
はイオンビーム明射による接合面の清浄化は困難である
■従来接合法では、接合面の密着を十分にするためには
接合表面を超平滑に仕上げなければならないという問題
があった。現実の接合表面は凹凸があり、それらを互い
に重ねてもほとんど密着していない(真空接続面積は非
常に小さい〉。そのため、接合表面を超平滑にしなけれ
ばならない。
本発明の目的は、フリップチップ方式の半導体集積回路
装置において、フラックスの使用に伴う前述の問題点を
解消することのできる技術を提供することにある。
本発明の他の目的は、TAB方式の半導体集積回路装置
において、その製造コストを低減することのできる技術
を提供することにある。
本発明のさらに他の目的は、ハンドリングが容易で、量
産に適した接合技術を提供することにある。
本発明のさらに他の目的は、半導体チ゜ツプやセラミッ
クスなどの絶縁性物質の接合面洗浄化技術を提供するこ
とにある。
本発明のさらに他の目的は、接合表面を超平滑にする技
術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
本願の一発明であるフリップチップの製造方法は、CC
Bバンプを介して半導体チップを基板にフェイスダウン
ボンディングするに際して、まず半導体チップおよび基
板を真空の容器に収容し、CCBバンプの表面および基
板の電極の表面に原子またはイオンのエネルギービーム
を照射して接合面を洗浄化した後、前記半導体チップお
よび基板を高純度不活性ガス雰囲気の容器に移送し、常
圧(約1気圧)下にてCCBバンプを電極に圧接して仮
接合を行った後、前記CCBバンプをリフローシて接合
を行う方法である。なお、前記高純度不活性ガス雰囲気
の形成には、例えば油脂分、酸素がいずれも10ppb
以下、水分が1 0 0ppb以下の単一ガスあるいは
混合ガスで、露点−70℃以下のものを使用する。
本願の他の発明であるフリップチップの製造方法は、C
CBバンプを非共晶半田により構成し、この非共晶半田
を溶融した後、直ちに急冷することによって、あらかじ
めその表面に共晶半田層またはそれ:こ近い組戊の半田
層を偏析させた後、前記発明と同様の方法によってフェ
イスダウンボンディングを行う方法である。
本願のさらに他の発明であるTABの製造方法は、絶縁
フィルムの主面に形成されたリードにバンプを介して半
導体チップをギャングボンディングするに際して、まず
半導体チップおよび絶縁フィルムを真空の容器に収容し
、バンプの表面およびリードの表面に原子またはイオン
のエネルギービームを照射した後、前記半導体チップお
よび絶縁フィルムを直ちに高純度不活性ガス雰囲気の容
器に移送し、この容器内にて前記リードをバンプに圧接
することによってギャングボンディングを行う方法であ
る。
本願のさらに他の発明である金属接合方法は、真空容器
に収容された一対の金属部材の接合面に原子またはイオ
ンのエネルギービームを照射した後、前記金属部材を高
純度不活性ガス雰囲気の容器に移送し、常圧下にてそれ
らの接合面同士を圧接する方法である。この接合面同士
を圧接する際に、金属部祠をその溶融温度以下の温度で
加熱する場合もある。また、金属部材の少なくとも一方
の表面に、被接合金属よりも軟質な金属をあらかじめ形
戊し、この軟質金属の塑性変形を利用して接合を行って
もよい。その際、接合圧力を下げる目的で接合部を加熱
し、軟質金属の降伏点を下げる場合もある。
〔作用〕
本願の一発明である前記フリップチップの製造方法によ
れば、次のような作用がある。
■CCBバンプの表面および基板の電極の表面に原子ま
たはイオンのエネルギービームを照射スることにより、
そのスバッタ効果によって自然酸化膜や異物が除去され
るので、CCBパンプの表面および電極の表面を活性化
することができる。
■上記エネルギービームの照射による表面活性化処理の
後、直ちに半導体チップおよび基板を高純度不活性ガス
雰囲気の容器に移送して仮接合およびリフローを行うこ
とにより、CCBバンプの表面に自然酸化膜が再形成さ
れたり、異物が再付着したりするのを防止することがで
きる。
■上記エネルギービームが電気的に中性な原子ビームで
ある場合は、イオンビームと異なり照射面に帯電が起こ
らないので、半導体チップの照射ダメージを小さくする
ことができる。また、原子ビームの照射により、ガラス
、セラミックスあるいはプラスチックなどの絶縁物質の
表面も容易に清浄化できる。一方、イオンビームの照射
によって絶縁物質表面を清浄化するには、電子シャワー
を同時に照射して、イオン電荷の中和を行うとよい。
■リフローエ程に先立って、CCBバンプを基板の電極
に圧接して仮接合することにより、この基板をリフロー
エ程に移送する際の振動などによるCCBバンプの位置
ずれを防止することができる。
■上記■〜■により、CCBバンプを介して半導体チッ
プを基板にフエイスダウンボンディングする際にフラッ
クスが不要となる。
■CCBバンプの表面に自然酸化膜がない状態でリフロ
ーを行うことにより、CCBバンプをその溶融温度より
低い温度で溶融することができるので、半導体チップの
熱ダメージを低減することができる。また、CCBバン
プが溶融するまでの時間およびその後の冷却時間を短縮
することができ、かつリフロー炉を小形化することがで
きる。
■CCBバンプを基板の電極に圧接して仮接合すること
により、リフローエ程に先立って、CCBバンプを電極
に完全接触させることができるので、CCBバンプの径
のばらつきや基板のそりに起因するCCBバンプの接続
不良を未然に防止することができる。
本願の他の発明である前記フリップチップの製造方法に
よれば、非共晶半田からなるCCBバンプの表面にあら
かじめ共晶半田層またはそれに近い組或の半田層を偏析
させておくことにより、半田の共融点(共晶点、約18
3℃〉近傍の温度でリフロ一を行うことができるので、
半導体チップの熱ダメージをさらに低減することができ
る。また、リフロ−時間の短縮およびリフロー炉の小形
化をさらに促進することができる。
本願のさらに他の発明である前記TABの製造方法によ
れば、Auよりも安価な金属材料を用いてバンプを形成
することができるので、TABの製造コストを低減する
ことができる。
本願のさらに他の発明である前記金属接合方法によれば
、被接合金属を加熱することにより被接合金属自体が軟
化し、接合面の密着性が向上する。
また、接合面に予め被接合金属よりも軟質な金属を形成
することにより、軟質金属の塑性変形を利用して容易に
接合面の密着性を向上させることができる。
〔実施例〕
第14図は、本実施例の製造方法により得られるチップ
キャリヤ1の断面構造を示している。
このチップキャリヤ1は、CCBバンプ2を介してパッ
ケージ基板3の主面の電極4上にフエイスダウンボンデ
ィングした半導体チツブ5をキャップ6で気密封止した
パッケージ構造を備えている。キャップ6は、封止用半
田7を介してノくツケージ基板3の主面に半田付けされ
ており、半導体チップ5の背面は、伝熱用半田8を介し
てキャップ6の下面に半田付けされている。パッケージ
基板3の下面の電極4には、前記CCBバンプ2よりも
径の大きいCCBバンプ9が接合されている。
このCCBバンプ9は、パッケージ基板3の内部に設け
られた、W(タングステン)などからなる内部配線10
を通じてCCBバンプ2、さらには半導体チップ5と電
気的に接続されている。CCBバンプ9は、チップキャ
リヤlをモジュール基板に実装する際の外部端子となり
、チップキャリヤ1の気密封止工程が完了した後に、パ
ッケージ基板3の下面の電極4に接合される。
パッケージ基板3の主面の周縁部およびキャップ6の脚
部には、例えばT i / N i / A uあるい
は’v¥ / N i / A uなどの複合金属膜で
構或された半田メタライズ層11が必要に応じて形成さ
れる。
また、キャップ6の下面にも上記複合金属膜で構或され
た半田メタライズ層11が必要に応じて形戒される。こ
れらの半田メタライズ層1lは、主として封止用半田7
や伝熱用半田8の濡れ性の向上を目的として形成される
なお、パッケージ基板3は、ムライトなどのセラミック
材料で構或されており、キャップ6は、例えば窒化アル
ミニウム(AIlN)で構或されている。CCBバンプ
2は、例えば2〜3重量%程度のSnを含有するP b
 / S n合金(溶融温度=320〜330℃程度)
で構戊されており、CCBパンブ9は、例えば3.5重
量%程度のAgを含有するS n / A g合金(溶
融温度=220〜230℃程度)で構戊されている。封
止用半田7および伝熱用半田8は、例えば10重量%程
度のSnを含有するP ’b / S n合金(溶融温
度=290〜300℃程度)で構戊されている。
第2図は、上記チップキャリヤlの組立て工程で使用す
る製造装置l2の要部を示している。
この製造装置l2の基台13の一端(図の手前側)には
、ロードマガジン14a.14bが1けられている。一
方のロードマガジン14aには、多数のチップトレイ1
5aが収容されており、各チップトレイ15aには、所
定数の半導体チップ5が載置されている。各半導体チッ
プ5は、CCBバンプ2が接合された面を上に向けた状
態で載置されている。もう一方のロードマガジン14b
には、多数の基板トレイ15bが収容されており、各基
板トレイ15bには、所定数のパッケージ基板3が載置
されている。各パッケージ基板3は、その主面を上に向
けた状態で載置されている。
ロードマガジン14a,14bに収容されたトレイ15
a,15bは、まず第一のロードロック室l6を通じて
表面活性化室17に移送される。
この表面活性化室17は、室内を10−’Torr以下
の真空度にまで排気することができるようになっている
。表面活性化室l7には、室内に導入されたArガスを
原子ビームに変換する一対のソースガン18.18が設
置されており、この原子ビームを半導体チップ5および
パッケージ基板3に照射することにより、後述するCC
Bバンプ2および電極4の表面活性化処理が行われる。
表面活性化処理が完了した後、半導体チップ5およびパ
ッケージ基板3は、トレイ15a,15bに収容された
まま直ちに第二のロードロック室19を通じて接合室2
0に移送される。この接合室20には、常圧(約1気圧
)の高純度不活性ガス雰囲気が形戊されている。高純度
の不活性ガス雰囲気とは、ガス清浄器などを通して化学
的に水分、油脂分、酸素を除去した窒素あるいはArな
どの不活性ガス雰囲気をいう。
接合室20の内部には、チップ反転ステージ21、チッ
プ反転ユニット22、チップ搭載ハンド23、仮接合ス
テージ24、プリズムミラー25、位置認識カメラ26
などからなる仮接合機構と、溶融接合ステージ27、ヒ
ートブロック28、チップ移載ハンド29、整列ステー
ジ30などからなる溶融接合機構とが設けられており、
これらの機構を用いて後述する仮接合および本接合が行
われる。
仮接合および本接合が完了した後、半導体チップ5がフ
エイスダウンボンディングされたパッケージ基板3は、
基板トレイ15bに載置され、第三のロードロック室3
1を通じてアンロードマガジン37に収容される。
次に、上記製造装置12を用いたチップキャリヤ1の組
立て方法を詳細に説明する。
まず第3図に示すように、例えば半田蒸着法を用いて半
導体チップ5の各電極4上に半田膜40を選択的に形成
する。半導体チップ5の電極4はAfからなり、その表
面にはCrSCuおよびAUの複合金属膜からなる半田
下地層が蒸着されている。また半田膜40は、2〜3重
量%程度のSnを含有ずる非共晶P b / S n合
金(溶融温度=320〜330℃程度〉からなる。
続いて、窒素またはArなどの不活性ガス雰囲気を形成
した溶融炉にて上記半田膜4oを加熱、溶融し、溶融時
の表面張力を利用して球状のccBバンプ2を作戊する
。その際、CCBバンプ2を直ちに急冷することにより
、第4図に示すように、その表面に60重量%のSnを
含有する共晶P b / S n合金からなる薄い共晶
半田層(またはそれに近い組戊の半田層)41を偏析さ
せる。この共晶半田層41の融点(共融点)は、CCB
バンプ2の内層を構或する非共晶P b / S n合
金の溶融温度よりも這かに低い183℃程度である。
次に、上記半導体チップ5の所定数をチップトレイ15
aに載置し、前記製造装置12のロードマガジン14a
に収容する。また、パッケージ基板3の所定数を基板ト
レイ15bに載置し、ロードマガジン14bに収容する
以下、第1図に示すフローに従って、半導体チップ5を
パッケージ基板3の主面にフェイスダウンポンディング
する工程を説明する。
まず、チップトレイ15aおよび基板トレイ15bの各
1枚をロードロック室16に移送し、一旦この室内を1
 0−’To r r程度の真空度にまで排気した後、
上記チップトレイ15aおよび基板トレイ15bを表面
活性化室17に移送する。この表面活性化室l7は、あ
らかじめ10−lITorr程度の真空度にまで排気し
ておく。続いて、高純度のArガス〈八rガス中の水分
はl00ppb以下、露点−70℃以下〉を表面活性化
室17に供給して室内を10−3〜l O−’To r
 r.程度の真空度にした後、ソースガンl8を作動し
、ソースガン18から発生するAr原子ビームを半導体
チップ5およびパッケージ基板3に5分間程度照射する
。その際、トレイ15a.15bを回転させることによ
り、CCBバンプ2の表面や電極4の表面に均一にAr
原子ビームを照射することができる。
このように、真空の表面活性化室17にて半導体チップ
5およびパッケージ基板3に均一にAr原子ビームを照
射することにより、そのスバッタ効果によってCCBバ
ンプ2の表面および電極4の表面の自然酸化膜や異物を
除去し、それらの表面を活性化する。
次に、トレイ15a.15bを表面活性化室17から第
二のロード口ツタ室19に移送する。ロードロック室1
9は、あらかじめ10−3〜10Torr程度の真空度
にまで排気しておく。続いて、高純度の窒素ガス〈また
はArガス)をロード口ツタ室l9に供給して一旦室内
を常圧(約1気圧)にした後、トレイ15a,15bを
接合室20に移送し、チップトレイ15aをチップ反転
ステージ21上に、また基板トレイ15bを仮接合ステ
ージ24上にそれぞれ載置する。この接合室20は、あ
らかじめ前記高純度の窒素ガス(またはArガス〉を供
給してその内部を常圧にしておく。接合室20に供給す
る高純度ガスは、例えば窒素ガスに10〜20%程度の
水素ガスを添加した還元性ガスでもよい。
このように、Ar原子ビームの照射による表面活性化処
理の後、半導体チップ5およびパッケージ基板3を直ち
に高純度不活性ガス雰囲気の接合室20に移送すること
により、表面活性化室l7から接合室20に移送する間
にCCBバンプ2の表面や電極4の表面に自然酸化膜が
再形戒されたり、異物が再付着したりするのを防止する
次に、第5図(a)に示すように、チップ反転ステージ
21に埋設された突き上げピン32をチップトレイ15
aの裏面から上昇させて一つの半導体チップ5を持ち上
げる。そして、第5図(b)に示すように、上記半導体
チγプ5の上方に待機させておいたコレット33の下端
に半導体チップ5を真空吸着させる。続いて第5図(C
)に示すように、コレット33を180゜反転させた後
、コレット33の上方に待機させておいたチップ搭載ハ
ンド23の下端に半導体チップ5を真空吸着させ、この
半導体チップ5を仮接合ステージ24に移送する。
この移送の間に、チップ搭載ハンド23に内蔵されたヒ
ータ(図示せず〉により半導体チップ5を加熱する。加
熱温度は、共晶半田の融点(183℃)よりも幾分低い
温度(例えば150℃)である。
第6図に示すように、仮接合ステージ24上には、基板
トレイ15bに載置された所定数のパッケージ基板3が
待機している。そして、半導体チップ5が吸着、保持さ
れたチップ搭載ハンド23を仮接合ステージ24の上方
で停止させた後、プリズムミラー25に投影した半導体
チップ5の像を位置認識カメラ26゛により検出し、精
密XYテーブル34、高速XYテーブル35、回転テー
ブル36を駆動することにより、各CCBバンプ2の位
置とこれに対応する各電極4の位置とを正確に対応させ
る。
続いて第7図に示すように、チップ搭載ハンド23を下
降させ、半導体チップ5の背面に0. 5 kgf /
 crl程度の荷重を印加しながらCCBバンプ2を約
10秒間電極4に圧接する。これにより、あらかじめ共
晶半田の融点よりも幾分低い温度まで加熱されていたC
CBバンプ2は、容易に塑性変形して電極4に仮接合さ
れる。
このように、本接合に先立って、CCBバンプ2を電極
4に仮接合することにより、すべてのCCBバンプ2を
電極4に完全接触させ、CCBバンプ2の径のばらつき
やパッケージ基板3のそりに起因するCCBバンプ2一
電極4間の接続不良を未然に防止する。
次に、上記のようにしてパフケージ基板3の主面に仮接
合された半導体チツプ5を再びチップ搭載ハンド23に
より吸着、保持し、パッケージ基板3とともに溶融接合
ステージ27に移送する。
このように、CCBバンプ2を電極4に仮接合した後、
パッケージ基板3(およびその主面に仮接合された半導
体チップ5〉を溶融接合ステージ27に移送することに
より、移送の際の振動などによるCCBバンプ2一電極
4間の位置ずれを防止する。
続いて第8図に示すように、溶融接合ステージ27の上
方に設置されたヒートブロック28を下降させ、半導体
チップ5の背面に0.5〜5 kg f /cnt程度
の荷重を印加しながら半導体チップ5を加熱する。加熱
温度は、共晶半田の融点(183℃)よりも幾分高い温
度(例えば200℃〉である。
この加軌により、あらかじめCCBバンプ2の表面に偏
析させておいた薄い共晶半田層4lが溶融し、CCBバ
ンプ2の内部および電極4の内部に拡敗ずる桔果、CC
Bバンプ2と電極4とが強固に接合する。また、半導体
チップ5の背面に荷重を印加することにより、溶融した
共晶半田層41の濡れ性が向上する。
以上のようにして半導体チップ5をパフケージ基板3の
主面にフェイスダウンボンデイングした後、この半導体
チップ5をチップ移載ノ\ンド29により吸着し、パッ
ケージ基板3とともに整列ステージ30に移送して基板
トレイ15aに載置する。そして半導体チップ5および
パフケージ基板3を室温まで冷却させた後、基板トレイ
15aを第三のロードロック室を通じてアンロードマガ
ジン37に収容することにより、フエイスダウンボンデ
ィング工程が完了する。
このように、本実施例のフェイスダウンポンディング工
程においては、まず真空の表面活性化室17にて半導体
チップ5およびパッケージ基板3にAr原子ビームを照
射することにより、CCBバンプ2の表面および電極4
の表面の自然酸化膜や異物を除去し、次いで半導体チッ
プ5およびパッケージ基板3を直ちに高純度不活性ガス
雰囲気の接合室20に移送することにより、表面活性化
室l7から接合室20に移送する間にCCBバンプ2の
表面や電極4の表面に自然酸化膜が再形成されたり、異
物が再付着したりするのを防止し、次いてCCBバンプ
2を電極4に仮接合してすべてのCCBバンプ2を電極
4に完全接触させることにより、CCBバンプ2の径の
ばらつきやパッケージ基板3のそりに起因するCCBバ
ンプ2電極4間の接続不良を未然に防止し、次いでパッ
ケージ基板3 (およびその主面に仮接合された半導体
チップ5)を溶融接合ステージ27に移送することによ
り、移送の際の振動などによるCCBバンプ2一電極4
間の位置ずれを防止し、次いでCCBバンプ2の表面に
あらかじめ偏析させておいた共晶半田層41をCCBバ
ンプ2の内部および電極4の内部に拡敗させてCCBバ
ンプ2と電極4とを接合する。
これにより、共晶半田の融点に近い温度で半導体チップ
5をパッケージ基板3の主面にフエイスダウンボンディ
ングすることができるので、非共晶半田の溶融温度より
もかなり高温のりフロー炉内でCCBバンプをリフロー
させてフエイスダウンボンディングを行う従来技術に比
べて、■半導体チップの熱ダメージを著しく低減するこ
とができる。■フェイスダウンボンディングを短時間で
行うことができる。■装置を小形化することができる。
次に、上記パッケージ基板3の主面にキャップ6を半田
付けして半導体チップ5の気密封止を行う工程を説明す
る。
まず第9図に示すように、キャップ6に形成された半田
メタライズ層1lの表面に封止用予備半田7a,伝熱用
予備半田8aを被着する。これらの予備半田7a,8a
は、いずれも10重量%程度のSnを含有するP b 
/ S n合金(溶融温度=290〜300℃程度〉か
らなる。予備半田?a,8aを被着するには、半田メタ
ライズ層11の上に所定形状の半田プリフォーム(図示
せず)を載置し、窒素またはArなどの不活性ガス雰囲
気を形戊した溶融炉にてこの半田ブリフォームを加熱、
溶融する。
封止用予備半田7aおよび伝熱用予備半田8aは、第l
O図に示すように、前記フェイスダウンボンディング工
程が完了したパッケージ基板3の半田メタライズ層l1
の表面および半導体チップ5の背面′に被着してもよい
。またキャップ6とパッケージ基板3の両方に被着して
もよい。なお、以下の説明ではキャップ6側のみに予備
半田7a,8aを被着した場合(第9図〉について説明
する。
次に、上記キャップ6の所定数を専用のキャップトレイ
 (図示せず)に載置し、前記製造装置12のロードマ
ガジン14aに収容する。また、前記フェイスダウンボ
ンディング工程が完了したパッケージ基板3の所定数を
基板トレイ15bに載置シ、ロードマガジン14bに収
容する。
以下、前述したフエイスダウンボンディングエ程に準じ
て表面活性化処理、仮接合、リフローを行う。
すなわち、キャップトレイおよび基板トレイ15bの各
1枚をロードロック室l6を通じて表面活性化室17に
移送し、1 0−’〜1 0−’T o r r程度の
高純度Arガス雰囲気にてソースガン18を作動してA
r原子ビームをパッケージ基板3の主面およびキャップ
6に均一に照射することにより、キャップ6に被着され
た予備半田7a8aの表面の自然酸化膜や異物を除去し
、それらの表面を活性化する。また、同時にパッケージ
基板3の主面に形成された半田メタライズ層l1の表面
の自然酸化膜や異物を除去し、それらの表面を活性化す
る。
次に、第二のロードロック室19を通じてキャップトレ
イおよび基板トレイ15bを高純度窒素ガス(またはA
rガス)雰囲気(常圧)が形成された接合室20に移送
し、キャップトレイをチップ反転ステージ2l上に、ま
た基板トレイ15bを仮接合ステージ24上にそれぞれ
載置する。そして、突き上げピン32およびコレット3
3を用いてキャップ6を180゜反転させた後、チップ
搭載ハンド23を用いてキャップ6を仮接合ステージ2
4に移送する。またこの移送の間に、チップ搭載ハンド
23に内蔵されたヒータによりキャップ6を加熱する。
加熱温度は、予備半田?a,8aの溶融温度よりも幾分
低い温度(例えば250℃)である。なお、CCBバン
プ2の表面に偏析した前記共晶半田層41は、前記フェ
イスダウンポンディング工程でCCBバンプ2の内部お
よび電極4の内部に拡敗してしまうため、この加熱の際
にCCBバンプ2の表面が再溶融することはない。
続いてプリズムミラー25に投影されたキャップ6の位
置を位置認識カメラ26により検出し、精密XYテーブ
ル34、高速xYテーブル35、回転テーブル36を駆
動して一つのパッケージ基板3をキャップ6の直下に位
置決めした後、第11図に示すように、チップ搭載ハン
ド23を下降させてキャップ6の脚部をパッケージ基板
3の主面に圧接(荷重− 0. 5 〜5 kg f 
/ crl程度)すること1;より、キャップ6をパッ
ケージ基板3の主面に仮接合し、パッケージ基板3(お
よびその主面に仮接合されたキャップ6〉を溶融接合ス
テージ27に移送する際の振動などによるキャップ6一
パッケージ基板3間の位置ずれを防止する。
次に、チップ搭載ハンド23を用いて上記キャップ6を
パッケージ基板3とともに溶融接合ステージ27に移送
した後、第12図に示すように、ヒートブロック28を
下降させ、キャップ6の上面に0.5〜5 kg f 
/ cI1!程度の荷重を印加しながらキャップ6を加
熱する。この加熱温度は、予備半田7a,8aの溶融温
度よりも幾分高い温度(例えば310℃〉である。この
加熱により、封止用予備半田7aおよび伝熱用予備半田
8aが再溶融する結果、キャップ6がパッケージ基板3
の主面に半田付けされると同時に、半導体チップ5の背
面がキャップの下面に半田付けされる。また、キャップ
6の上面に荷重を印加することにより、予備半田7a,
8aの濡れ性が向上する。なお、CCBバンプ2の溶融
温度は320〜330℃程度であるため、予備半田7a
,8aが溶融した際にCCBバンプ2が再溶融すること
はない。
以上のようにして半導体チップ5をキャップ6で気密封
止した後、このキャップ6をチップ移載ハンド29によ
り吸着してパッケージ基板3とともに整列ステージ30
に移送し、室温まで冷却させた後、第三のロードロック
室を通じてアンロードマガジン37に収容することによ
り、気密封止する工程が完了し、チップヰヤリャ1が完
戒する。
このように、本実施例の気密封止工程においては、予備
半田7a,3aの溶融温度に近い温度で半導体チップ5
の気密封止を行うことができるので、予備半田?a,8
aの溶融温度よりもかなり高温のりフロー炉内で予備半
田?a,8aをリフローさせて気密封止を行う従来技術
に比べて、■半導体チップの熱ダメージを著しく低減す
ることができる。■半導体チップ5の気密封止を短時間
で行うことができる。
次に、パッケージ基板3の下面の電極4にCCBバンプ
9を接合する工程を説明する。
まず第13図に示すように、多数の孔42を形成したガ
ラス製治具43の主面に半田ボール9aを供給して各孔
42に一つずつ半田ボール9aを嵌人する。孔42の数
およびそれらの位置は、パッケージ基板3の下面に形成
された電極4の数およびそれらの位置に対応している。
半田ボール9aは、3.5重量%程度のAgを含有する
S n / Ag合金(溶融温度=220〜230℃程
度〉からなる。
次に、上記ガラス製治具43の所定数を専用のトレイ 
(図示せず〉に載置し、前記製造装置l2のロードマガ
ジン14aに収容する。また、前記チップキャリヤlの
所定数を基板トレイ15bに載置し、ロードマガジン1
4bに収容する。チップキャリヤlは、その下面(CC
Bバンプ9を接合すべき電極4が形戒された面)を上に
向けた状態で載置する。
以下、前記フェイスダウンボンディング工程および気密
封止工程に準じて表面活性化処理、゛仮接合、リフロー
を行う。
すなわち、前記ガラス製治具43およびチップキャリヤ
1をロードロック室16を通じて表面活性化室l7に移
送し、半田ボール9aおよび電極4にAr原子ビームを
照射することにより、それらの表面の自然酸化膜や異物
を除去する。続いて前記ガラス製治具43およびチップ
ヰヤリャ1をロードロック室19を通じて接合室20に
移送し、チップキャリヤ1を180°反転させて電極4
を半田ボール9aに圧接することにより仮接合を行う。
この仮接合は、半田ボール9aの溶融温度よりも幾分低
い温度(例えば150℃〉で行う。次に、チップキャリ
ヤlを溶融接合ステージ27に移送し、半田ボール9a
をその溶融温度よりも幾分高い温度(例えば250℃)
で加熱する。これにより、半田ボール9aが溶融して電
極4にCCBバンプ9が接合される(第14図)。
このように、本実施例のバンプ接合工程においては、半
田ボール9aの溶融温度に近い温度で、かつ短時間でパ
ッケージ基板3の下面の電極4にCCBバンプ9を接合
することができる。
以上のように、Ar原子ビームを発生するソースガン1
8を備えた真空の表面活性化室17と、仮接合機構およ
び溶融接合機構を備えた高純度不活性ガス雰囲気の接合
室20とをロードロック室19を介して連設した前記製
造装置12を使用してチップキャリヤ1の組立て(フェ
イスダウンボンディグ、気密封止、CCBバンプの接合
)を行う本実施例によれば、いずれの工程においてもフ
ラックス使用することなく良好な半田付けを行うことが
可能となる。従って、■フラックス塗布工程およびフラ
ックス洗浄工程が不要となり、その分、チップキャリヤ
1の組立て工程が減少する。
■フラックス残渣に起因する集積回路の配線腐食を回避
することができる。■フラックス残渣に起因する半田接
合部の欠陥発生を回避することができるため、CCBバ
ンプ2,9の接続信頼性の向上、チップキャリヤ1の気
密信頼性および冷却効率の向上を実現することができる
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
前記実施例では、半導体チップの電極上にCCBバンプ
を形成した後、このCCBバンプを直ちに急冷してその
表面に共晶半田層〈またはそれに近い組戊の半田層〉を
偏析させ、この共晶半田層の拡散を利用して半導体チッ
プをパッケージ基板にフェイスダウンボンディングした
が、これに限定されるものではなく、表面に共晶半田層
を有しないCCBパンプを使用することもできる。この
場合においても、表面活性化室にてCCBバンプの表面
の酸化膜や異物を除去した後、直ちに高純度不活性ガス
雰囲気の接合室にて仮接合、リフローを行うことにより
、CCBバンプを構戊する非共晶半田の融点に近い温度
でフェイスダウンボンディングを行うことができるので
、非共晶半田の溶融温度よりもかなり高温のりフロー炉
内でCCBバンプをリフローさせてフエイスダウンボン
ディングを行う従来技術に比べて、半導体チップの熱ダ
メージを著しく低減することができ、かつフェイスダウ
ンボンディングを短時間で行うことができる。
さらに、接合表面を超平滑にするために、CCBバンプ
または電極の少なくとも一方の表面に、被接合金属より
も軟質な金属を接合面にあらかじめ形戊し、この軟質金
属の塑性変形を利用して密着を図ることもできる。その
際、接合圧力を下げる目的で接合部を加熱し、軟質金属
の降伏点を下げる場合もある。上記軟質金属としては、
例えばSnなどを例示することができる。
前記実施例では、チップキャリヤの組立て(フエイスダ
ウンボンディグ、気密封止、CCBバンプの接合)方法
に適用した場合について説明したが、CCBバンプを介
してこのチップヰヤリャをモジュール基板に実装する工
程に適用することもできる。
また本発明は、パッケージ基板の主面にフェイスダウン
ボンディングした複数の半導体チップをキャップで気密
封止した、いわゆるマルチチップパッケージの紐立て方
法に適用することもできる。
また本発明は、フリップチップのみならず、第16図に
示すようにTABの製造方法に適用することもできる。
すなわち、絶縁フィルム61の主面に形成されたリード
62にバンプ63を介して半導体チップ60をギャング
ボンディングするに際して、まず半導体チップ60のA
I電極64の表面に、例えばCrSCuおよびAuの複
合金属膜からなる半田下地層を蒸着した後、半田蒸着法
あるいは半田ボール供給法を用いて上記電極上に半田バ
ンプ63を形戊する。その際、半田パンブ63を直ちに
急冷することにより、その表面に共晶半田層(またはそ
れに近い組戊の半田層〉を偏析させる。
そして、この半導体チップ60および絶縁フィルム61
を前記表面処理室の如き真空の容器に収容し、半田バン
プ63の表面およびリード62の表面にAr原子ビーム
を照射して半田バンプ63の表面およびリード62の表
面の酸化膜や異物を除去した後、上記半導体チップ60
および絶縁フィルム61を直ちに高純度不活性ガス雰囲
気の容器に移送し、この容器内にてリード62を半田バ
ンプ63に圧接することによってギャングボンディング
を行う。
このようなTABの製造方法によれば、Auよりも安価
な半田を用いてバンプを形戒することができるので、T
ABの製造コストを低減することができる。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるフリップチップや
TABに適用した場合について説明したが、本発明はこ
れに限定されるものではなく、例えばLSIの実装、超
音波探触子、EDX入射窓、レーザーダイオードパッケ
ージなどにおける半導体部品、電子部品、光部品の金属
接合方法として広く適用することができる。これらの部
品の接合を行う際、金属部材の接合面が帯電(チャージ
アップ〉しても支障ない場合には、Ar原子ビームの照
射による表面活性化に代えて、’Arイオンなどのイオ
ンビームを照射して表面活性化を行ってもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
(1).CCBバンプを介して半導体チップを基板にフ
ェイスダウンボンディングするに際して、半導体チップ
および基板を真空の容器に収容し、CCBバンプの表面
および基板の電極の表面に原子またはイオンのエネルギ
ービームを照射した後、前記半導体チップおよび基板を
直ちに高純度不活性ガス雰囲気の容器に移送し、常圧下
にてCCBバンプを電極に圧接して仮接合を行った後、
前記CCBバンプをリフローする本発明の半導体集積回
路装置の塾造方法によれば、CC,Bバンプをその溶融
温度近傍の温度でリフローすることができるので、半導
体チップの熱ダメージを低減することができる。また、
リフロー時間の短縮およびリフロー炉の小形化を実現す
ることができる。
また、本発明の半導体集積回路装置の製造方法によれば
、CCBバンプを介して半導体チップを基板にフエイス
ダウンボンディングするに際して、フラックスが不要と
なるので、フラックス塗布工程およびフラックス洗浄工
程が不要となり、その分、フエイスダウンボンディング
工程が減少する。
また、フラックス残渣に起因する集積回路の配線腐食を
回避することができる。さらに、フラックス残渣に起因
する半田接合部の欠陥発生を回避することができるため
、CCBバンプの接続信頼性が向上する。
(2).CCBバンプを非共晶半田により構威し、この
非共晶半田を溶融した後、直ちに急冷することによって
、あらかじめその表面に共晶半田層またはそれに近い組
或の半田層を偏析させた後、前記(11の発明と同様の
方法によってフェイスダウンボンディングを行う半導体
集積回路装置の製造方法によれば、CCBバンプを前記
(1)の発明よりもさらに低温でリフローすることがで
きるので、半導体チップの熱ダメージをさらに低減する
ことができる。また、リフロー時間の短縮およびリフロ
ー炉の小形化をさらに促進することができる。
〔3).絶縁フィルムの主面に形成されたリードにバン
プを介して半導体チップをギャングボンディングするに
TABの製造に際して、半導体チップおよび絶縁フィル
ムを真空の容器に収容し、バンプの表面およびリードの
表面に原子またはイオンのエネルギービームを照射した
後、前記半導体チップおよび絶縁フィルムを直ちに高純
度不活性ガス雰囲気の容器に移送し、この容器内にて前
記リードをバンプに圧接することによってギャングボン
ディングを行う本発明の半導体集積回路装置の製造方法
によれば、Auよりも安価な金属材料を用いてバンプを
形成することができるので、TABの製造コストを低減
することができる。
【図面の簡単な説明】
第l図は、本発明の一実施例である半導体集積回路装置
の製造工程を示すフロー図、 第2図は、この実施例で使用する製造装置の概略斜視図
、 第3図および第4図は、この実施例におけるCCBバン
プ形戊工程を示す半導体チップの断面図、第5図(a)
〜第5図(C)は、この実施例で使用する製造装置の仮
接合機構を示す部分正面図、第6図は、この実施例で使
用する製造装置の仮接合機構を示す部分斜視図、 第7図および第8図は、この実施例におけるフェイスダ
ウンボンディング工程を示す半導体チップおよびパッケ
ージ基板の断面図、 第9図は、この実施例における予備半田形成工程を示す
キャップの断面図、 第lO図は、この実施例における予備半田形戊工程を示
す半導体チップおよびパッケージ基板の断面図、 第11図および第l2図は、この実施例における気密封
止工程を示すチップキャリヤの断面図、第13図は、こ
の実施例におけるCCBバンプ形戊工程を示すガラス匁
治具の部分断面図、第14図は、この実施例により製造
されたチップキャリヤを示す断面図、 第15図は、従来のチップキャリヤを示す断面図、 第16図は、本発明の他の実施例である半導体集積回路
装置の製造工程を示す要部断面図である。 1.50・・・チップキャリヤ、2,9,53.58・
・・CCBバンプ、3.51・・・パッケージ基板、4
,52.64・・・電極、5,54.60・・・半導体
チップ、6.55・・・キャップ、7.56・・・封止
用半田、7a・・・封止用予備半田、8.57・・・伝
熱用半田、8a・・・伝熱用予備半田、9a・・・半田
ボール、10.59・・・内部配線、11・・・半田メ
タライズ層、12・・・製造装置、l3・・・基台、1
4a,14b・−・0−ドマガジン、15a・・・チッ
プトレイ、15b・・・基板トレイ、16,19.31
・・・ロードロック室、17・・・表面活性化室、18
・・・ソースガン、20・・・接合室、2l・・・チッ
プ反転ステージ、22・・・チップ反転ユニット、23
・・・チップ搭載ハンド、24・・・仮接合ステージ、
25・・・プリズムミラー 26・・・位置認識カメラ
、27・・・溶融接合ステージ、28・・・ヒートブロ
ック、29・・・チップ移載ノ\ンド、30・・・整列
ステージ、32・・・突き上げピン、33・・・コレッ
ト、34・・・精密XYテーブル、35・・・高速XY
テーブル、36・・・回転テーブル、37・・●アンロ
ードマガジン、40・・・半田膜、41・・・共晶半田
層、42・・・孔、43・・・ガラス製治具、6l・・
・絶縁フィルム、62・・・リード、63・・・半田ハ
ンブ。

Claims (1)

  1. 【特許請求の範囲】 1、真空容器に収容された一対の金属部材の接合面に原
    子またはイオンのエネルギービームを照射した後、前記
    金属部材を高純度不活性ガス雰囲気の容器に移送し、常
    圧下にてそれらの接合面同士を圧接することを特徴とす
    る金属接合方法。 2、接合面同士を圧接する際に、金属部材をその溶融温
    度以下の温度で加熱することを特徴とする請求項1記載
    の金属接合方法。 3、金属部材の少なくとも一方が非共晶合金からなり、
    あらかじめ前記非共晶合金を溶融させた後、急冷するこ
    とによって、その表面に共晶合金層またはそれに近い組
    成の合金層を偏析させておくことを特徴とする請求項1
    または2記載の金属接合方法。 4、絶縁フィルムの主面に形成されたリードにバンプを
    介して半導体チップをギャングボンディングするTAB
    の製造に際し、請求項1、2または3記載の金属接合方
    法を用いて前記ギャングボンディングを行うことを特徴
    とする半導体集積回路装置の製造方法。 5、CCBバンプを介して半導体チップを基板にフェイ
    スダウンボンディングするフリップチップの製造に際し
    、請求項1、2または3記載の金属接合方法を用いて前
    記CCBバンプを基板の電極に仮接合した後、前記CC
    Bバンプをリフローすることを特徴とする半導体集積回
    路装置の製造方法。 6、前記半導体集積回路装置は、CCBバンプを介して
    半導体チップをフェイスダウンボンディングしたパッケ
    ージ基板の主面にキャップを半田付けして前記半導体チ
    ップを気密封止するとともに、前記半導体チップの背面
    を前記キャップの下面に半田付けしてなるパッケージ構
    造を備えたチップキャリヤであることを特徴とする請求
    項5記載の半導体集積回路装置の製造方法。 7、前記半導体チップを気密封止するとともに、前記半
    導体チップの背面を前記キャップの下面に半田付けする
    に際し、あらかじめパッケージ基板の主面またはキャッ
    プの脚部に封止用の予備半田を被着するとともに、半導
    体チップの背面またはキャップの下面に伝熱用の予備半
    田を被着し、請求項1、2または3記載の金属接合方法
    を用いて前記パッケージ基板の主面に前記キャップを仮
    接合した後、前記封止用の予備半田および伝熱用の予備
    半田をリフローすることを特徴とする請求項6記載の半
    導体集積回路装置の製造方法。 8、CCBバンプを介して前記チップキャリヤをモジュ
    ール基板の主面に実装するに際し、請求項1、2または
    3記載の金属接合方法を用いて前記CCBバンプをパッ
    ケージ基板の下面の電極に接合することを特徴とする請
    求項6または7記載の半導体集積回路装置の製造方法。 9、原子またはイオンのエネルギービームを発生するソ
    ースガンを備えた真空の表面活性化室と、仮接合機構お
    よび溶融接合機構を備え、かつ高純度不活性ガス雰囲気
    を形成した常圧の接合室とをロードロック室を介して連
    設したことを特徴する請求項5、6、7または8記載の
    半導体集積回路装置の製造方法に用いる製造装置。
JP1309922A 1989-04-28 1989-11-29 半導体集積回路装置の製造方法および製造装置 Expired - Lifetime JP2786700B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1309922A JP2786700B2 (ja) 1989-11-29 1989-11-29 半導体集積回路装置の製造方法および製造装置
US07/514,943 US5090609A (en) 1989-04-28 1990-04-26 Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US07/812,024 US5188280A (en) 1989-04-28 1991-12-23 Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309922A JP2786700B2 (ja) 1989-11-29 1989-11-29 半導体集積回路装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JPH03171643A true JPH03171643A (ja) 1991-07-25
JP2786700B2 JP2786700B2 (ja) 1998-08-13

Family

ID=17998955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309922A Expired - Lifetime JP2786700B2 (ja) 1989-04-28 1989-11-29 半導体集積回路装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JP2786700B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011492A1 (en) * 1995-09-20 1997-03-27 Hitachi, Ltd. Semiconductor device and its manufacture
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
JP2989271B2 (ja) * 1995-07-12 1999-12-13 ホーヤ株式会社 ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法
US6121062A (en) * 1993-08-13 2000-09-19 Fujitsu Limited Process of fabricating semiconductor unit employing bumps to bond two components
US6227436B1 (en) 1990-02-19 2001-05-08 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
JP2002050651A (ja) * 2000-08-04 2002-02-15 Toray Eng Co Ltd 実装方法
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
US6803253B2 (en) 2000-12-04 2004-10-12 Nec Corporation Method for laminating and mounting semiconductor chip
US7166007B2 (en) 1999-12-17 2007-01-23 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
JP2007515064A (ja) * 2003-12-05 2007-06-07 テキサス インスツルメンツ インコーポレイテッド フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置
US20120108009A1 (en) * 2005-06-14 2012-05-03 John Trezza Electrically conductive interconnect system and method
JP2012099635A (ja) * 2010-11-02 2012-05-24 Shibaura Mechatronics Corp チップの積層装置及び積層方法
JP2012238795A (ja) * 2011-05-13 2012-12-06 Stanley Electric Co Ltd 半導体素子の製造方法
US8344360B2 (en) 1999-12-17 2013-01-01 Osram Opto Semiconductor Gmbh Organic electronic devices with an encapsulation
WO2014024343A1 (ja) * 2012-08-08 2014-02-13 パナソニック株式会社 実装方法
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
KR20150006845A (ko) * 2012-04-24 2015-01-19 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JP2017045890A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
US10669454B2 (en) 2015-10-29 2020-06-02 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
US10734350B2 (en) 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
CN115101422A (zh) * 2022-06-15 2022-09-23 湖南长城银河科技有限公司 一种半导体气密性封装方法及密封腔
JP2024539914A (ja) * 2021-10-28 2024-10-31 アプライド マテリアルズ インコーポレイテッド 複数の半導体プロセスモジュール又はチャンバをサポートするモジュール式メインフレームレイアウト

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50149562A (ja) * 1974-05-23 1975-11-29
JPS57195593A (en) * 1981-05-29 1982-12-01 Hitachi Ltd Joining method for metal
JPS63101085A (ja) * 1986-10-16 1988-05-06 Fuji Electric Co Ltd 拡散接合方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50149562A (ja) * 1974-05-23 1975-11-29
JPS57195593A (en) * 1981-05-29 1982-12-01 Hitachi Ltd Joining method for metal
JPS63101085A (ja) * 1986-10-16 1988-05-06 Fuji Electric Co Ltd 拡散接合方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
US6227436B1 (en) 1990-02-19 2001-05-08 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
US6121062A (en) * 1993-08-13 2000-09-19 Fujitsu Limited Process of fabricating semiconductor unit employing bumps to bond two components
JP2989271B2 (ja) * 1995-07-12 1999-12-13 ホーヤ株式会社 ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法
WO1997011492A1 (en) * 1995-09-20 1997-03-27 Hitachi, Ltd. Semiconductor device and its manufacture
US7394153B2 (en) 1999-12-17 2008-07-01 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
US8344360B2 (en) 1999-12-17 2013-01-01 Osram Opto Semiconductor Gmbh Organic electronic devices with an encapsulation
US7432533B2 (en) * 1999-12-17 2008-10-07 Osram Gmbh Encapsulation of electronic devices with shaped spacers
US7419842B2 (en) 1999-12-17 2008-09-02 Osram Gmbh Encapsulation of electroluminescent devices with shaped spacers
US7166007B2 (en) 1999-12-17 2007-01-23 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
JP2002050651A (ja) * 2000-08-04 2002-02-15 Toray Eng Co Ltd 実装方法
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
US6803253B2 (en) 2000-12-04 2004-10-12 Nec Corporation Method for laminating and mounting semiconductor chip
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
JP2007515064A (ja) * 2003-12-05 2007-06-07 テキサス インスツルメンツ インコーポレイテッド フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置
US20120108009A1 (en) * 2005-06-14 2012-05-03 John Trezza Electrically conductive interconnect system and method
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
JP2012099635A (ja) * 2010-11-02 2012-05-24 Shibaura Mechatronics Corp チップの積層装置及び積層方法
JP2012238795A (ja) * 2011-05-13 2012-12-06 Stanley Electric Co Ltd 半導体素子の製造方法
KR20150006845A (ko) * 2012-04-24 2015-01-19 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JPWO2013161891A1 (ja) * 2012-04-24 2015-12-24 須賀 唯知 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP2014036103A (ja) * 2012-08-08 2014-02-24 Panasonic Corp 実装方法
US9508679B2 (en) 2012-08-08 2016-11-29 Panasonic Intellectual Property Management Co., Ltd. Mounting method
WO2014024343A1 (ja) * 2012-08-08 2014-02-13 パナソニック株式会社 実装方法
JP2017045890A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
US10669454B2 (en) 2015-10-29 2020-06-02 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
US11608455B2 (en) 2015-10-29 2023-03-21 Showa Denko Materials Co., Ltd. Adhesive for semiconductor device, and high productivity method for manufacturing said device
US10734350B2 (en) 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP2024539914A (ja) * 2021-10-28 2024-10-31 アプライド マテリアルズ インコーポレイテッド 複数の半導体プロセスモジュール又はチャンバをサポートするモジュール式メインフレームレイアウト
CN115101422A (zh) * 2022-06-15 2022-09-23 湖南长城银河科技有限公司 一种半导体气密性封装方法及密封腔

Also Published As

Publication number Publication date
JP2786700B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
US5090609A (en) Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH03171643A (ja) 半導体集積回路装置の製造方法および製造装置
US5188280A (en) Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US5341980A (en) Method of fabricating electronic circuit device and apparatus for performing the same method
JP5807221B2 (ja) 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
EP1374297B1 (en) Flip chip interconnection using no-clean flux
CN102437130B (zh) 半导体装置及其制造方法
EP1386356B1 (en) Fluxless flip chip interconnection
JP2527278B2 (ja) 無融剤はんだ付け方法
JP2009110995A (ja) 3次元実装方法及び装置
JPS59124150A (ja) 接合方法
JPH10308465A (ja) 半導体基板用の鋳造金属シール
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
WO1997018584A1 (en) Method for forming bump of semiconductor device
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
KR20010030703A (ko) 반도체 패키지 및 그에 있어서의 플립 칩 접합 방법
JP3447690B2 (ja) 半導体チップの積層実装方法
JP2015103688A (ja) 接合方法、半導体装置、製造システムおよび酸化膜除去装置(無洗浄フラックスを用いたチップ接合プロセス)
US6375060B1 (en) Fluxless solder attachment of a microelectronic chip to a substrate
JPH03241755A (ja) 電子回路装置の製造方法
US7309647B1 (en) Method of mounting an electroless nickel immersion gold flip chip package
TW202213558A (zh) 無助焊劑倒裝晶片封裝件的製造裝置及製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
JP2876786B2 (ja) 高純度雰囲気接合方法及び装置
JP2000000685A (ja) 電子回路接合方法および電子回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080529

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12