JPH03171758A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03171758A JPH03171758A JP31094289A JP31094289A JPH03171758A JP H03171758 A JPH03171758 A JP H03171758A JP 31094289 A JP31094289 A JP 31094289A JP 31094289 A JP31094289 A JP 31094289A JP H03171758 A JPH03171758 A JP H03171758A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum wiring
- film
- insulating film
- opening
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 82
- 239000011248 coating agent Substances 0.000 claims abstract description 53
- 238000000576 coating method Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 39
- 238000005530 etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は塗布膜を層間膜として使用した多層配線構造を
有する半導体装置及びその製造方法に関する. 〔従来の技術〕 従来、この種の半導体装置として、第3図に示す多層配
線構造のものが提案されている.同図において、半導体
基板1上にシリコン酸化膜2を形成し、この上に第1の
アルξニウム配線3を形成している.また、この第1の
アルミニウム配線3を覆うようにプラズマ窒化膜4′を
形成し、かつその上に塗布膜6を形成して平坦化を図り
、更にその上に保護膜としてのプラズマ窒化膜7を形成
して層間膜を形成する.その上で、プラズマ窒化膜7.
塗布膜6,プラズマ窒化膜4′を通して開孔を開設した
後、第2のアル稟ニウム配線9を形成して前記第1のア
ルミニウム配IIs3に電気接続した構威となっている
. (発明が解決しようとする課題) 上述した従来の多層構造の半導体装置は、第2のアルミ
ニウム配線9を第1のアルミニウム配線3に接続するた
めの開孔内に塗布膜6の一部が露出されるため、この部
分において塗布膜6と第2のアルξニウム配線9とが直
接接触される構造となっている.このため、塗布膜6が
吸湿性の高い材質の場合には、塗布W46で吸収された
水分が第2のアルミニウム配線9に影響し、アルミニウ
ムの溶け及びこれによるアルξニウムの消失等が発生し
、配線間のエレクトロマイグレーシジンの低下という問
題が発生する。
有する半導体装置及びその製造方法に関する. 〔従来の技術〕 従来、この種の半導体装置として、第3図に示す多層配
線構造のものが提案されている.同図において、半導体
基板1上にシリコン酸化膜2を形成し、この上に第1の
アルξニウム配線3を形成している.また、この第1の
アルミニウム配線3を覆うようにプラズマ窒化膜4′を
形成し、かつその上に塗布膜6を形成して平坦化を図り
、更にその上に保護膜としてのプラズマ窒化膜7を形成
して層間膜を形成する.その上で、プラズマ窒化膜7.
塗布膜6,プラズマ窒化膜4′を通して開孔を開設した
後、第2のアル稟ニウム配線9を形成して前記第1のア
ルミニウム配IIs3に電気接続した構威となっている
. (発明が解決しようとする課題) 上述した従来の多層構造の半導体装置は、第2のアルミ
ニウム配線9を第1のアルミニウム配線3に接続するた
めの開孔内に塗布膜6の一部が露出されるため、この部
分において塗布膜6と第2のアルξニウム配線9とが直
接接触される構造となっている.このため、塗布膜6が
吸湿性の高い材質の場合には、塗布W46で吸収された
水分が第2のアルミニウム配線9に影響し、アルミニウ
ムの溶け及びこれによるアルξニウムの消失等が発生し
、配線間のエレクトロマイグレーシジンの低下という問
題が発生する。
また、従来構造では、塗布膜6は、その表面が全てプラ
ズマ窒化膜7で被覆されて密封に近い状態に置かれてい
るため、半導体装置の組立て工程等における熱処理によ
り、吸収した水分等によって塗布膜6が膨張され、第2
アルミニウム配線9等を押し上げて、該アルミニウム配
線9を剥離させ、或いは断線させる等の信頼性上の問題
も発生する. 本発明の目的は、アルξニウム配線の信頼性を高めた多
層配線構造を有する半導体装置を提供することにある。
ズマ窒化膜7で被覆されて密封に近い状態に置かれてい
るため、半導体装置の組立て工程等における熱処理によ
り、吸収した水分等によって塗布膜6が膨張され、第2
アルミニウム配線9等を押し上げて、該アルミニウム配
線9を剥離させ、或いは断線させる等の信頼性上の問題
も発生する. 本発明の目的は、アルξニウム配線の信頼性を高めた多
層配線構造を有する半導体装置を提供することにある。
また、本発明の他の目的は、アルミニウム配線の信頼性
を高めた多層配線構造を有する半導体装置の製造方法を
提供することにある. 〔課題を解決するための手段〕 本発明の半導体装置は、半導体基板の絶縁膜上に形成し
た第1のアルミニウム配線と、この第1のアルミニウム
配線を被覆し、その中間層に塗布膜を含む層間絶縁膜と
、前記層間絶縁膜に開設された開孔の内壁に形成されて
前記塗布膜の開孔内面への露呈を防止する絶縁膜と、前
記開孔を含む領域に形成して該開孔を通して前記第1の
アルミニウム配線に接続される第2のアルミニウム配線
と、この第2のアルミニウム配線を被覆する絶縁膜とを
備えており、塗布膜は該第2のアルξニウム配線を被覆
する絶縁膜が存在しない領域においてその表面が露呈さ
れるように構威している。
を高めた多層配線構造を有する半導体装置の製造方法を
提供することにある. 〔課題を解決するための手段〕 本発明の半導体装置は、半導体基板の絶縁膜上に形成し
た第1のアルミニウム配線と、この第1のアルミニウム
配線を被覆し、その中間層に塗布膜を含む層間絶縁膜と
、前記層間絶縁膜に開設された開孔の内壁に形成されて
前記塗布膜の開孔内面への露呈を防止する絶縁膜と、前
記開孔を含む領域に形成して該開孔を通して前記第1の
アルミニウム配線に接続される第2のアルミニウム配線
と、この第2のアルミニウム配線を被覆する絶縁膜とを
備えており、塗布膜は該第2のアルξニウム配線を被覆
する絶縁膜が存在しない領域においてその表面が露呈さ
れるように構威している。
また、本発明の半導体装置の製造方法は、半導体基板の
絶縁膜上に第1のアル逅ニウム配線を所要パターンに形
成し、かつこの第1のアルξニウム配線の表面を絶縁膜
で被覆する工程と、前記第1のアルミニウム配線上に塗
布膜を含む多層構威の層間絶縁膜を形戒する工程と、こ
の層間絶縁膜を開孔して前記第1のアルξニウム配線の
一部を露呈する工程と、この開孔の内壁にのみ絶縁膜を
形成して開札内面に露呈された前記塗布膜を被覆する工
程と、前記開孔を含む領域に第2のアルミニウム配線を
形成して前記第1のアルくニウム配線に電気接続する工
程と、前記第2のアルξニウム配線の表面及び側面を絶
縁膜で被覆する工程と、この絶縁膜が存在する以外の領
域において前記塗布膜上の絶縁膜を除去して塗布膜の表
面を露呈させる工程とを含んでいる。
絶縁膜上に第1のアル逅ニウム配線を所要パターンに形
成し、かつこの第1のアルξニウム配線の表面を絶縁膜
で被覆する工程と、前記第1のアルミニウム配線上に塗
布膜を含む多層構威の層間絶縁膜を形戒する工程と、こ
の層間絶縁膜を開孔して前記第1のアルξニウム配線の
一部を露呈する工程と、この開孔の内壁にのみ絶縁膜を
形成して開札内面に露呈された前記塗布膜を被覆する工
程と、前記開孔を含む領域に第2のアルミニウム配線を
形成して前記第1のアルくニウム配線に電気接続する工
程と、前記第2のアルξニウム配線の表面及び側面を絶
縁膜で被覆する工程と、この絶縁膜が存在する以外の領
域において前記塗布膜上の絶縁膜を除去して塗布膜の表
面を露呈させる工程とを含んでいる。
このように製造される半導体装置によれば、開札の内面
において絶縁膜によって第2のアルミニウム配線と塗布
膜との直接接触が回避されることになり、塗布膜に吸収
されている水分が第2のアルξニウム配線に直接作用す
ることがなく、アルミニウムの溶けやエレクトロマイグ
レーションの低下等を防止してアルξニウム配線の信頼
性が改善される. また、塗布膜の表面は、第2のアルミニウム配線が存在
する以外の領域で露呈されるため、塗布膜が密封状態と
されることはなく、後工程の熱処理によっても塗布膜が
体積膨張されることはなく、第2のアルミニウム配線の
剥離や断線等が防止される。
において絶縁膜によって第2のアルミニウム配線と塗布
膜との直接接触が回避されることになり、塗布膜に吸収
されている水分が第2のアルξニウム配線に直接作用す
ることがなく、アルミニウムの溶けやエレクトロマイグ
レーションの低下等を防止してアルξニウム配線の信頼
性が改善される. また、塗布膜の表面は、第2のアルミニウム配線が存在
する以外の領域で露呈されるため、塗布膜が密封状態と
されることはなく、後工程の熱処理によっても塗布膜が
体積膨張されることはなく、第2のアルミニウム配線の
剥離や断線等が防止される。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
図において、lはシリコン基板であり、この上にシリコ
ン酸化膜2を形成し、ここに第lのアルミニウム配線3
を所要パターンに形成している。そして、この第1のア
ルミニウム配線3の上面にはプラズマ窒化膜4を、また
アルミニウム配線3の側面にはプラズマ窒化膜5を形成
している。
ン酸化膜2を形成し、ここに第lのアルミニウム配線3
を所要パターンに形成している。そして、この第1のア
ルミニウム配線3の上面にはプラズマ窒化膜4を、また
アルミニウム配線3の側面にはプラズマ窒化膜5を形成
している。
また、これらプラズマ窒化膜4.5を覆うように塗布膜
6を形成して表面の平坦化を図り、かつその上にプラズ
マ窒化膜7を形成している。その上で、このプラズマ窒
化膜7と、前記塗布膜6及びプラズマ窒化膜4を通して
開孔を開設し、かつこの開孔の内面にはプラズマ窒化膜
8を形成している。
6を形成して表面の平坦化を図り、かつその上にプラズ
マ窒化膜7を形成している。その上で、このプラズマ窒
化膜7と、前記塗布膜6及びプラズマ窒化膜4を通して
開孔を開設し、かつこの開孔の内面にはプラズマ窒化膜
8を形成している。
そして、前記開孔を含む領域に第2のアルミニウム配線
9を所要パターンに形成して第1のアルミニウム配線3
に電気接続させる。また、この第2のアルξニウム配線
9の上面にはプラズマ窒化膜10を形成し、側面にはプ
ラズマ窒化膜11を形成している。更に、これらプラズ
マ窒化!10.11で被覆された以外の前記プラズマ窒
化膜7は除去され、この除去された領域では前記塗布膜
6は表面が露呈された状態とされている。
9を所要パターンに形成して第1のアルミニウム配線3
に電気接続させる。また、この第2のアルξニウム配線
9の上面にはプラズマ窒化膜10を形成し、側面にはプ
ラズマ窒化膜11を形成している。更に、これらプラズ
マ窒化!10.11で被覆された以外の前記プラズマ窒
化膜7は除去され、この除去された領域では前記塗布膜
6は表面が露呈された状態とされている。
第2図(a)乃至第2図(C)は上述した第l図の多層
配線構造を製造する工程を示す断面図である。
配線構造を製造する工程を示す断面図である。
先ず、第2図(a)のように、シリコン基板1上に例え
ば熱酸化法によってシリコン酸化膜2を形成した後、ス
バツタ法によりアルミニウムをlμmF¥に形成し、か
つプラズマ窒化膜を0.5μm厚に堆積した上で、これ
らを写真蝕刻法で所要パターンに蝕刻し、第1のアルミ
ニウム配線3と、これを覆うプラズマ窒化膜4を形成す
る。その上で、全面にプラズマ窒化膜5を0.5μm厚
に堆積する. 次に、第2図(b)のように、異方性蝕刻によりプラズ
マ窒化膜5をエッチングバックし、アルミニウム配線3
及びプラズマ窒化膜4の側壁にのみプラズマ窒化膜5を
残す。その上で、塗布膜6ヲ1.5μm厚に塗布する。
ば熱酸化法によってシリコン酸化膜2を形成した後、ス
バツタ法によりアルミニウムをlμmF¥に形成し、か
つプラズマ窒化膜を0.5μm厚に堆積した上で、これ
らを写真蝕刻法で所要パターンに蝕刻し、第1のアルミ
ニウム配線3と、これを覆うプラズマ窒化膜4を形成す
る。その上で、全面にプラズマ窒化膜5を0.5μm厚
に堆積する. 次に、第2図(b)のように、異方性蝕刻によりプラズ
マ窒化膜5をエッチングバックし、アルミニウム配線3
及びプラズマ窒化膜4の側壁にのみプラズマ窒化膜5を
残す。その上で、塗布膜6ヲ1.5μm厚に塗布する。
更に、全面にプラズマ窒化膜7を0.5μm厚に堆積す
る。
る。
次に、第2図(c)のように、写真蝕刻法によりプラズ
マ窒化膜7,塗布膜6,プラズマ窒化膜4を選択エッチ
ングして前記第1のアルミニウム配線3上に開孔を設け
る。そして、この開札を含む全面にプラズマ窒化膜8を
0.5μm厚に堆積し、かつこれを異方性蝕刻法でエッ
チングバックし、開札の内壁にプラズマ窒化膜8を残し
、開孔内面において塗布膜6が露出されることを防止す
る.その後、スバッタ法でアルミニウム9をlum厚に
堆積し、開札において第lのアル逅ニウム配線3に電気
接続させる.その後、全面にプラズマ窒化膜lOを0.
5μm厚に堆積する。
マ窒化膜7,塗布膜6,プラズマ窒化膜4を選択エッチ
ングして前記第1のアルミニウム配線3上に開孔を設け
る。そして、この開札を含む全面にプラズマ窒化膜8を
0.5μm厚に堆積し、かつこれを異方性蝕刻法でエッ
チングバックし、開札の内壁にプラズマ窒化膜8を残し
、開孔内面において塗布膜6が露出されることを防止す
る.その後、スバッタ法でアルミニウム9をlum厚に
堆積し、開札において第lのアル逅ニウム配線3に電気
接続させる.その後、全面にプラズマ窒化膜lOを0.
5μm厚に堆積する。
しかる後、前記プラズマ窒化膜10.アルミニウム9.
プラズマ窒化間7を写真蝕刻法で同時に蝕刻し、第2の
アルミニウム配線9を形成する.また、その上で全面に
プラズマ窒化膜11(第l図参照)を0.5μm厚に堆
積し、異方性蝕刻法によりエッチングバックすることで
、第2のアルミニウム配線9及びプラズマ窒化膜1oの
側壁にのみプラズマ窒化膜1lを残す。このとき、同時
にプラズマ窒化膜10.11で覆われていない塗布膜6
上のプラズマ窒化膜7は全厚さにわたってエッチング除
去され、この領域において塗布膜6の表面が露呈され、
第l図に示す多層配線構造が慣性される. このように構威される多層配線構造では、開孔の内面に
おいてプラズマ窒化膜8によって第2のアルξニウム配
線9と塗布膜6との直接接触が回避されているので、塗
布膜6に吸湿性の高い材質を用いた場合でも、塗布膜6
に吸収されている水分が第2のアルミニウム配線9に直
接作用することはなく、アルミニウムの溶けが防止され
、かつエレクトロマイグレーシッンの低下等を防止して
アルミニウム配線の信頼性を改善する。
プラズマ窒化間7を写真蝕刻法で同時に蝕刻し、第2の
アルミニウム配線9を形成する.また、その上で全面に
プラズマ窒化膜11(第l図参照)を0.5μm厚に堆
積し、異方性蝕刻法によりエッチングバックすることで
、第2のアルミニウム配線9及びプラズマ窒化膜1oの
側壁にのみプラズマ窒化膜1lを残す。このとき、同時
にプラズマ窒化膜10.11で覆われていない塗布膜6
上のプラズマ窒化膜7は全厚さにわたってエッチング除
去され、この領域において塗布膜6の表面が露呈され、
第l図に示す多層配線構造が慣性される. このように構威される多層配線構造では、開孔の内面に
おいてプラズマ窒化膜8によって第2のアルξニウム配
線9と塗布膜6との直接接触が回避されているので、塗
布膜6に吸湿性の高い材質を用いた場合でも、塗布膜6
に吸収されている水分が第2のアルミニウム配線9に直
接作用することはなく、アルミニウムの溶けが防止され
、かつエレクトロマイグレーシッンの低下等を防止して
アルミニウム配線の信頼性を改善する。
また、一方では、塗布膜6の表面は、第2のアルミニウ
ム配線9が存在する領域を除く他の領域でプラズマ窒化
膜7が除去されて露呈されているため、塗布膜6が密封
状態とされることはなく、後工程の熱処理によって塗布
膜6中の水分等が体積膨張した場合でも、塗布膜6が体
積膨張されることはなく、第2のアルξニウム配線9等
を持ち上げることもなく、その剥難や断線等を未然に防
止することができる。
ム配線9が存在する領域を除く他の領域でプラズマ窒化
膜7が除去されて露呈されているため、塗布膜6が密封
状態とされることはなく、後工程の熱処理によって塗布
膜6中の水分等が体積膨張した場合でも、塗布膜6が体
積膨張されることはなく、第2のアルξニウム配線9等
を持ち上げることもなく、その剥難や断線等を未然に防
止することができる。
ここで、前記実施例では第1のアル友ニウム配線3を被
覆する絶縁膜4と他の絶縁膜5,8.11を同じプラズ
マ窒化膜で構威しているが、異方性蝕刻を行って第1の
アルミニウム配線3の側壁に絶縁膜5を残す際に絶縁膜
4が蝕刻されないように、この絶縁膜4を異方性蝕刻速
度の異なるプラズマ酸化膜等で構威してもよい。
覆する絶縁膜4と他の絶縁膜5,8.11を同じプラズ
マ窒化膜で構威しているが、異方性蝕刻を行って第1の
アルミニウム配線3の側壁に絶縁膜5を残す際に絶縁膜
4が蝕刻されないように、この絶縁膜4を異方性蝕刻速
度の異なるプラズマ酸化膜等で構威してもよい。
以上説明したように本発明は、開孔の内面における第2
のアルミニウム配線と塗布膜との直接接触が絶縁膜によ
って回避されるので、塗布膜を吸湿性の高い材質で構戒
した場合でも、アルミニウムの溶けやエレクトロマイグ
レーションの低下等を防止してアルミニウム配線の信頼
性を改善することができる。
のアルミニウム配線と塗布膜との直接接触が絶縁膜によ
って回避されるので、塗布膜を吸湿性の高い材質で構戒
した場合でも、アルミニウムの溶けやエレクトロマイグ
レーションの低下等を防止してアルミニウム配線の信頼
性を改善することができる。
また、塗布膜の表面は、第2のアルミニウム配線が存在
する以外の領域で露呈されているので、後工程の熱処理
によっても塗布膜が体積膨張されることはなく、第2の
アルξニウム配線の剥離や断線等を防止して信頼性を改
善できる効果がある。
する以外の領域で露呈されているので、後工程の熱処理
によっても塗布膜が体積膨張されることはなく、第2の
アルξニウム配線の剥離や断線等を防止して信頼性を改
善できる効果がある。
更に、本発明の半導体装置の製造方法では、従来から行
われている絶縁膜の形成と写真蝕刻法を利用するだけで
本発明の半導体装置の製造が可能であり、製造工程の複
雑化を生じることなく容易に製造することができる。
われている絶縁膜の形成と写真蝕刻法を利用するだけで
本発明の半導体装置の製造が可能であり、製造工程の複
雑化を生じることなく容易に製造することができる。
第1図は本発明の一実施例の縦断面図、第2図(a)乃
至第2図(C)は第1図の構造を製造する工程を示す断
面図、第3図は従来の多層配線構造の縦断面図である。 ■・・・シリコン基板、2・・・シリコン酸化膜、3・
・・第1のアルミニウム配線、4,5・・・プラズマ窒
化膜、6・・・塗布膜、7.8・・・プラズマ窒化膜、
9・・・第2のアルミニウム配線、 10. 1 1・・・プラズマ窒化 膜。 第 l 図 4,5,7,8,10,11 :フ゜ラヌ゛?安イと咲
第 3 図
至第2図(C)は第1図の構造を製造する工程を示す断
面図、第3図は従来の多層配線構造の縦断面図である。 ■・・・シリコン基板、2・・・シリコン酸化膜、3・
・・第1のアルミニウム配線、4,5・・・プラズマ窒
化膜、6・・・塗布膜、7.8・・・プラズマ窒化膜、
9・・・第2のアルミニウム配線、 10. 1 1・・・プラズマ窒化 膜。 第 l 図 4,5,7,8,10,11 :フ゜ラヌ゛?安イと咲
第 3 図
Claims (1)
- 【特許請求の範囲】 1、半導体基板の絶縁膜上に形成した第1のアルミニウ
ム配線と、中間層に塗布膜を含んで前記第1のアルミニ
ウム配線を被覆する層間絶縁膜と、前記層間絶縁膜に開
設された開孔の内壁に形成されて前記塗布膜の開孔内面
への露呈を防止する絶縁膜と、前記開孔を含む領域に形
成し、かつ該開孔を通して前記第1のアルミニウム配線
に接続される第2のアルミニウム配線と、この第2のア
ルミニウム配線を被覆する絶縁膜とを備え、前記塗布膜
は該第2のアルミニウム配線を被覆する絶縁膜が存在し
ない領域においてその表面が露呈されることを特徴とす
る半導体装置。 2、半導体基板の絶縁膜上に第1のアルミニウム配線を
所要パターンに形成し、かつこの第1のアルミニウム配
線の表面を絶縁膜で被覆する工程と、前記第1のアルミ
ニウム配線上に塗布膜を含む多層構成の層間絶縁膜を形
成する工程と、この層間絶縁膜を開孔して前記第1のア
ルミニウム配線の一部を露呈する工程と、この開孔の内
壁にのみ絶縁膜を形成して開孔内面に露呈された前記塗
布膜を被覆する工程と、前記開孔を含む領域に第2のア
ルミニウム配線を形成して前記第1のアルミニウム配線
に電気接続する工程と、前記第2のアルミニウム配線の
表面及び側面を絶縁膜で被覆する工程と、この絶縁膜が
存在する以外の領域において前記塗布膜上の絶縁膜を除
去して塗布膜の表面を露呈させる工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31094289A JPH03171758A (ja) | 1989-11-30 | 1989-11-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31094289A JPH03171758A (ja) | 1989-11-30 | 1989-11-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03171758A true JPH03171758A (ja) | 1991-07-25 |
Family
ID=18011243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31094289A Pending JPH03171758A (ja) | 1989-11-30 | 1989-11-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03171758A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130845A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置の製造方法 |
| US5897376A (en) * | 1993-09-20 | 1999-04-27 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device having a reflection reducing film |
| KR20110033785A (ko) * | 2009-09-25 | 2011-03-31 | 세이코 인스트루 가부시키가이샤 | 반도체 집적 회로 장치 및 그 제조 방법 |
| US10170187B2 (en) | 2012-04-02 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods using negative voltages in part of memory write read, and erase operations |
-
1989
- 1989-11-30 JP JP31094289A patent/JPH03171758A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897376A (en) * | 1993-09-20 | 1999-04-27 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device having a reflection reducing film |
| JPH07130845A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置の製造方法 |
| KR20110033785A (ko) * | 2009-09-25 | 2011-03-31 | 세이코 인스트루 가부시키가이샤 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP2011071324A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | 半導体集積回路装置およびその製造方法 |
| US10170187B2 (en) | 2012-04-02 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods using negative voltages in part of memory write read, and erase operations |
| US11367486B2 (en) | 2012-04-02 | 2022-06-21 | Micron Technology, Inc. | Apparatuses and methods using negative voltages in part of memory write, read, and erase operations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JP3954998B2 (ja) | 半導体装置およびその製造方法 | |
| US6596633B2 (en) | Method for manufacturing a semiconductor device | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| JP3327244B2 (ja) | 半導体装置 | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH01192137A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JP2924474B2 (ja) | 半導体装置 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH06177260A (ja) | 半導体装置 | |
| JP2000208553A (ja) | 半導体装置及びその製造方法 | |
| JPH1126583A (ja) | 半導体装置の製造方法 | |
| KR20050032305A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0677332A (ja) | 半導体装置の製造方法 | |
| JPS61150235A (ja) | 多層配線構造体の製造方法 | |
| JPH08316315A (ja) | 半導体装置およびその製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH021926A (ja) | 半導体装置の製造方法 |