JPH0317431B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数画素を含むブロツクを対象とし
て復元するデータ復元回路の出力信号をブロツク
ラインメモリに書込み、そのブロツクラインメモ
リからの読出出力信号を記録部へ転送して画像記
録を行わせる画像処理回路に於いて、ブロツクラ
インメモリを有効に利用できるように、書込み及
び読出しを制御するメモリ制御方式に関するもの
である。

〔従来の技術〕

フアクシミリ受信部に於ける画像処理回路は、
例えば、第５図に示すように、データ復元回路１
と、ブロツクラインメモリ回路２と、記録部３と
から構成されているものである。データ復元回路
１は、受信圧縮データを復元する為のものであ
り、データ圧縮方式が、複数画素を含むブロツク
を対象とした場合、受信圧縮データをブロツク単
位で復元出力することになる。このブロツク単位
の復元データは、ブロツクラインメモリ回路２に
加えられる。

ブロツクラインメモリ回路２は、データ復元
回路１からの不規則な復元データの入力に対し
て、記録部３へは一定速度でデータを転送するよ
うに、データを一時蓄積するバツフア機能と、
ブロツク単位から通常のラインに従つたデータ順
序とする為の入出力順序を変換する機能と、デ
ータ復元回路１がエラーを発生した場合に、その
エラーに影響のあるブロツクラインを、前のブロ
ツクラインに置換するエラー復帰機能とを有する
ものである。

又記録部３は、静電記録方式や感熱記録方式等
の記録方式に従つた構成を有し、ブロツクライン
メモリ回路２から一定速度で転送されるデータに
従つて画像記録が行われるものである。

第６図はブロツク及びブロツクラインの説明図
であり、LO１，LO２，LO３，…は奇数ライン、
LE１，LE２，LE３，…は偶数ライン、BL１，
BL２，BL３，…はブロツクライン、BK１，
BK２，BK３，…はブロツク番号であり、奇数
ラインと偶数ラインとの２ラインでブロツクライ
ンを構成する場合を示し、又２×４画素が１ブロ
ツクを構成する場合を示すものである。

例えば、４×４のデイザマトリクスを用いたデ
イザ画像データを、パターン予測符号化方式等に
よりデータ圧縮処理を行つた場合、２×４画素を
１ブロツクとして、データ圧縮処理を行うことに
なるから、受信圧縮データを復元する場合に、前
述のように、２×４画素を１ブロツクとした復元
データが得られることになる。

データ復元回路１からは、例えば、第７図に示
すように、ブロツクラインメモリBLiのブロツク
番号BK１，BK２，BK３，…のブロツク単位で
復元データが出力されて、ブロツクラインメモリ
回路２に入力される。ブロツクラインメモリ回路
２では、ブロツク単位で入力されたデータを蓄積
しておいて、奇数ラインLOiのブロツク番号BK
１，BK２，BK３，…の順序で奇数ラインLOiの
最終ブロツク番号まで出力し、その後、偶数ライ
ンLEiに移行して、その先頭からブロツク番号
BK１，BK２，BK３，…の順序で出力し、記録
部３に転送して画像記録を行わせることになる。

第８図は従来のブロツクラインメモリ回路のブ
ロツク図であり、４，５，１３はレジスタ
（REG）、６，７はデマルチプレクサ（DMPX）、
８〜１１はラインメモリ（LM）、１２はマルチ
プレクサ（MPX）である。このブロツクライン
メモリ回路の前段のデータ復元回路１からの復元
データは、奇数ラインデータLODと偶数ライン
データLEDとに分かれて、それぞれレジスタ４，
５にラツチされる。

奇数ラインデータLODは、デマルチプレクサ
６によつて奇数ラインメモリ８，９に振り分けら
れ、又偶数ラインデータLEDは、デマルチプレ
クサ７によつて偶数ラインメモリ１０，１１に振
り分けられる。奇数ラインメモリ８，９の何れか
一方が書込動作の時、他方が読出動作となり、偶
数ラインメモリ１０，１１もその何れか一方が書
込動作の時、他方が読出動作となる。読出動作に
よつて読出されたデータは、マルチプレクサ１２
を介してレジスタ１３にラツチされ、再生画像デ
ータPDとして記録部３へ転送される。

第９図は前述の従来のブロツクラインメモリ回
路の動作タイミング説明図であり、ａ〜ｄは、奇
数ラインメモリ８，９と偶数ラインメモリ１０，
１１との書込動作Ｗと読出動作Ｒとを示す。ま
ず、ａ，ｃに示すように、時刻ｔ１に奇数ライン
メモリ８と偶数ラインメモリ１０との書込動作Ｗ
が開始されて、データ復元回路１からの奇数ライ
ンデータLODと偶数ラインデータLEDとが同時
に書込まれる。時刻ｔ２にその書込みが終了する
と、ｂ，ｄに示すように、奇数ラインメモリ９と
偶数ラインメモリ１１とが書込動作Ｗを開始し、
又ａに示すように、奇数ラインメモリ８が読出動
作Ｒとなり、時刻ｔ３で読出動作Ｒが終了する
と、ｃに示すように、偶数ラインメモリ１０が読
出動作Ｒとなる。以下同様にして、時刻ｔ３〜ｔ
８では、ラインメモリ８〜１１の選択により復元
されたブロツク単位のデータの書込みが行われた
後、ライン順による読出しが行われて、一定速度
の画像データとして記録部３へ転送され、画像デ
ータに従つた記録が行われる。

又時刻ｔ２〜ｔ４間で、奇数ラインメモリ８及
び偶数ラインメモリ１０からの一定速度のデータ
読出しが行われ、その読出しが終了するまでの間
に、時刻ｔ２〜ｔ３′間で示すように、奇数ライ
ンメモリ９及び偶数ラインメモリ１１の書込動作
Ｗが終了している必要がある。従つて、ブロツク
ラインメモリ回路２としては、１ブロツクライン
分のバツフア能力しかないことになる。

第１０図は、データ復元回路１に於いてエラー
が発生した場合に、エラーに影響のあるブロツク
ラインを、前のブロツクラインで置換するエラー
復帰動作のタイミング説明図であり、時刻ｔ１１
〜ｔ１９はラインデータ出力の区切りを示すもの
である。

時刻ｔ１２′に、奇数、偶数ラインメモリ９，
１１の書込動作Ｗ中に、データエラーが検出され
たとすると、それらのラインメモリ９，１１のデ
ータは正常ではないので、奇数、偶数ラインメモ
リ８，１０に残つている前のブロツクラインのデ
ータを、時刻ｔ１３〜ｔ１７にわたつて繰り返し
読出することにより、エラー・ブロツクラインに
対して置換することになる。又データ復元回路１
ではエラー復帰処理を行い、正常なデータが時刻
ｔ１３′〜ｔ１５′に出力されて、奇数、偶数ライ
ンメモリ９，１１に書込まれると、時刻ｔ１７か
らのそのデータの読出しが行われるので、正常状
態に復帰することになる。従つて、エラー発生に
より、エラー・ブロツクラインの直前のブロツク
ラインのデータにより、２ブロツクライン分の置
換が行われることになる。

〔発明が解決しようとする問題点〕

ブロツクラインメモリ回路２に於いては、バツ
フア能力が１ブロツクライン分であるから、エラ
ー復帰時に於いて、直ちに通常動作に戻ることが
できないものであつた。即ち、第１０図に於い
て、時刻ｔ１５′にエラー復帰後の最初の奇数、
偶数ラインメモリ９，１１に対する正常なデータ
の書込動作Ｗが終了しても、偶数ラインメモリ１
０の読出動作Ｒが、時刻ｔ１７に於いて終了した
後でないと、奇数ライン９を読出動作Ｒとして、
正常なデータの読出しを行わせることができない
ものであつた。

又解像度が低い程、ブロツクラインメモリ回路
の使用効率か低下するものであり、又解像度に関
係なく１ブロツクラインのバツフア能力しかない
ものであつた。例えば、第１１図に於いて、原稿
サイズをB4判、解像度を４，８，１２，１６
（本／mm〕（100，200，300，400〔ドツト／イン
チ〕）とし、解像度16〔本／mm〕に合わせて、ライ
ンメモリの容量を1024×４ビツト構成とした場合
のラインメモリ８，１０，９，１１の使用効率を
示し、ａは、解像度４〔本／mm〕（1024〔ドツト／
ライン〕）の場合を示し、ラインメモリ８，１０，
９，１１の使用領域は、０〜0FFFの固定の領域
であつて、ブロツクライン対応のデータの書込み
及び読出しは、０〜0FFFの領域内に於いてのみ
実行されるものである。従つて、全体の０〜
3FFFの1/4の領域を使用するに過ぎないことに
なり、使用効率が低下するものであつた。

又ｂは解像度８〔本／mm〕（2048〔ドツト／ライ
ン〕）の場合を示し、ラインメモリ８，１０，９，
１１の使用領域は、０〜1FFFの固定の領域とな
るので、全体の1/2の領域を使用するに過ぎない
ものとなる。又ｃは解像度12〔本／mm〕（3072〔ド
ツト／ライン〕）の場合を示し、ラインメモリ８，
１０，９，１１の使用領域は、０〜2FFFの固定
の領域となるので、０〜3FFFの領域の3/4の領
域を使用することになる。

又ｄは解像度16〔本／mm〕（4096〔ドツト／ライ
ン〕）の場合を示し、この解像度に対応した容量
を有する場合についてのものであるから、100％
の使用効率となる。

前述のように、解像度に関係なく１ブロツクラ
イン分のバツフア能力しかなく、且つ解像度対応
の固定のアドレス範囲で書込み及び読出しを行う
ものであるから、解像度を低くする程、ラインメ
モリの使用効率が低下するものであつた。

本発明は、前述の従来の欠点を改善することを
目的とするものである。

〔問題点を解決するための手段〕

本発明のメモリ制御方式は、フアクシミリのデ
ータ復元回路で復元された画像データを記録部に
加える為のブロツクラインメモリを制御するメモ
リ制御方式に於いて、ワード単位で書込動作と読
出動作とを交互に行うことができる複数のライン
メモリと、ラインメモリの書込動作と読出動作と
を制御する制御回路とを設け、ブロツクラインを
構成するライン対応の複数のラインメモリに対し
て前記データ復元回路で復元されたブロツクデー
タをワード単位で書込み、且つ順次選択されたラ
インメモリからワード単位でデータを読出して記
録部へ転送し、又データ復元回路に於けるエラー
検出によつて、エラー・ブロツクラインのデータ
の代わりに、その直前のブロツクラインのデータ
を読出して、記録部へ転送するものである。

〔作用〕

データ復元回路で復元されたブロツクデータを
ブロツクライン対応のラインメモリに同時に書込
み、順次選択されたラインメモリから読出して記
録部へ転送して、一定速度の画像データとし、書
込動作と読出動作とが重なる場合は、ワード単位
で書込みと読出しと交互に行い、ラインメモリの
全アドレスに対して書込みと読出しとを行うよう
に制御するものである。又データ復元回路に於け
るエラー検出によつて、エラー・ブロツクライン
のデータの代わりに、その直前のブロツクライン
のデータを読出して、エラー・ブロツクのデータ
に置換して、記録部へ転送するものである。

〔実施例〕

以下図面を参照して、本発明の実施例について
詳細に説明する。

第１図は本発明の実施例のブロツク図であり、
２１，２２，２６はレジスタREG、２３，２４
はラインメモリLM１，LM２、２５はマルチプ
レクサMPX、２７は書込アドレス制御回路
WAD、２８は読出アドレス制御回路、２９は制
御回路である。データ復元回路からの奇数ライン
データLODはレジスタ２１にラツチされ、偶数
ラインデータLEDはレジスタ２２にラツチされ
る。

ラインメモリ２３，２４は、ワード単位で書込
みと読出しとを交互に行うことができるフアス
ト・イン・フアスト・アウト（FIFO）形式のメ
モリであり、これらののラインメモリ２３，２４
から読出されたデータは、マルチプレクサ２５を
介してレジスタ２６にラツチされて、記録部へ画
像データPDとして転送される。

又制御回路２９は、データ復元回路からのブロ
ツクデータの復元終了信号DD及びエラー検出信
号ERが加えられ、ラインメモリ２３，２４の書
込アドレス信号を出力する書込アドレス制御回路
２７と、ラインメモリ２３，２４の読出アドレス
信号、読出制御信号及びマルチプレクサ２５の切
換制御信号を出力する読出アドレス制御回路２８
とを有するものである。

書込アドレス制御回路２７は、データ復元回路
からの復元終了信号DDにより書込アドレスの歩
進を開始して、１ワード分の歩進を行うもので、
レジスタ２１，２２にラツチされた奇数ラインデ
ータLODと偶数ラインデータLEDとをワード単
位で、ラインメモリ２３，２４に書込むアドレス
信号を出力し、ラインメモリ２３，２４の全アド
レスに対してデータの書込みを行うように制御す
るものである。又データ復元回路からのエラー検
出信号ERが加えられた時は、書込アドレス信号
の出力を中止して、ラインメモリ２３，２４の書
込動作を停止させ、データ復元回路が正常になつ
て、復元終了信号DDから加えられた時に、エラ
ー・ブロツクライン対応の領域の先頭アドレスか
ら書込アドレス信号の歩進を開始して、ラインメ
モリ２３，２４に奇数ラインデータLODと偶数
ラインデータLEDとの書込みを行わせるもので
ある。

又読出アドレス制御回路２８は、連続的に歩進
し、ラインメモリ２３，２４の全アドレスに対し
て読出制御を行うことができる読出アドレス信号
を出力する手段と、１ライン分のデータの読出終
了毎に、ラインメモリ２３，２４の何れか一方を
読出動作とする制御信号及びマルチプレクサ２５
の切換制御信号を出力する手段と、データ復元回
路からのエラー検出信号ERにより、その直前の
ブロツクラインのデータを再度読出すように前記
読出アドレス信号を制御する手段とを備えてお
り、読出アドレス信号の出力手段としては、例え
ば、クロツクを連続的にカウントするカウンタ
と、そのカウンタのカウント内容をデコードして
読出アドレス信号とするデコーダとにより構成す
ることが可能であり、又マルチプレクサ２５の切
換制御信号は、そのカウンタの一部の出力段の出
力信号を利用して形成することができる。

データ復元回路により復元されたブロツクデー
タは、奇数ラインデータLODと偶数ラインデー
タLEDとしてレジスタ２１，２２にそれぞれラ
ツチされ、又データ復元回路からのブロツクデー
タの復元終了信号DDにより書込アドレス制御回
路２７からの書込アドレス信号が歩進され、その
書込アドレス信号に従つて、レジスタ２１，２２
にラツチされたデータがラインメモリ２３，２４
に書込まれる。又読出アドレス制御回路２８から
の制御信号により、例えば、ラインメモリ２３が
読出動作になると、マルチプレクサ２５はライン
メモリ２３から読出されたデータを選択出力する
ように切換制御される。このラインメモリ２３か
ら１ライン分のデータが読出されると、制御信号
によりラインメモリ２４が読出動作となるように
制御され、且つマルチプレクサ２５はラインメモ
リ２４から読出されたデータを選択出力するよう
に切換制御される。

例えば、ラインメモリ２３が読出動作となつて
いる時に、データ復元回路からのブロツクデータ
が入力されると、書込アドレス信号により１ワー
ド分のデータの書込みが行われ、又読出アドレス
信号により１ワード分のデータの読出しが行わ
れ、これが交互に行われることになる。従つて、
書込動作中のラインメモリから既に書込まれたデ
ータを読出すことができ、一定速度の画像データ
PDを記録部へ転送することができる。

第２図は本発明の実施例の動作タイミング説明
図であり、解像度８〔本／mm〕（2048〔ドツト／ラ
イン〕）で、ラインメモリ２３，２４が４ブロツ
クライン分の容量を有する場合についてのもので
ある。同図に於いてａ，ｂはラインメモリ２３の
書込動作及び読出動作、ｃ，ｄはラインメモリ２
４の書込動作及び読出動作を示し、時刻ｔ１か
ら、ラインメモリ２３，２４に対して、データ復
元回路で復元されたブロツクラインBL１のデー
タの書込みが開始される。

時刻ｔ２でこのブロツクラインBL１のデータ
の書込みが終了すると、ラインメモリ２３からブ
ロツクラインBL１を構成する奇数ラインLO１の
データの読出しが開始される。又時刻ｔ２から時
刻ｔ３′まで、次のブロツクラインBL２の書込み
行われる。従つて、ラインメモリ２３では、書込
みと読出しとがワード単位で交互に行われること
になる。

時刻ｔ３で１ライン分の読出しが終了すると、
ラインメモリ２４からブロツクラインBL１を構
成する偶数ラインLE１のデータの読出しが開始
される。この時、ラインメモリ２４には、時刻ｔ
３′までのブロツクラインBL２のデータの書込み
が行われ、その後にブロツクラインBL３のデー
タの書込みが行われるので、書込みと読出しとが
ワード単位で交互に行われることになる。

ラインメモリ２３，２４は、前述のように、４
ブロツクライン分の容量を有するものであるか
ら、ブロツクラインBL１のデータの書込みが終
了しても、３ブロツクライン分の領域が残つてい
ることになり、従つて、時刻ｔ３′に於いて、ブ
ロツクラインBL１の偶数ラインLE１のデータの
読出しが完了していなくても、ブロツクライン
BL２のデータの書込終了後、直ちに次のブロツ
クラインBL３のデータの書込みが可能となる。
従つて、書込速度と読出速度との割合によつて、
時刻ｔ４′〜ｔ７′，ｔ９のように、連続的に書込
みを行うことも可能となり、データのバツフア能
力が大きくなる。

又第３図はデータ復元回路にエラーが発生した
場合の動作タイミング説明図であり、ａ〜ｄは、
第２図のａ〜ｄに対応し、ブロツクラインBL８
のデータの書込中で、且つ偶数ラインLE６のデ
ータの読出中の時刻ｔ１２′に、データ復元回路
からのエラー検出信号ERが制御回路２９に加え
られたとすると、偶数ラインLE６の読出しが終
了した後、既に書込まれたブロツクラインBL７
の奇数ラインLO７のデータの読出しが、時刻ｔ
１３〜ｔ１４に於いて行われ、次に偶数ライン
LE７のデータの読出しが、時刻ｔ１４〜ｔ１５
に於いて行われる。

又データ復元回路に於けるエラーが時刻ｔ１３
後に回復すると、復元されたブロツクラインBL
１０のデータの書込みが時刻ｔ１３′に直ちに開
始される。そして、例えば、時刻ｔ１８まで連続
的にブロツクラインBL１１，BL１２のデータの
書込みが行われる。又エラー・ブロツクライン
BL８の直前のブロツクラインBL７の奇数ライン
LO７、偶数ラインLE７のデータが、時刻ｔ１５
〜ｔ１９まで繰り返し読出されるので、ブロツク
ラインBL８，BL９の２ブロツクライン分のデー
タが、ブロツクラインBL７のデータによつて置
換されることになる。

第４図はラインメモリ２３，２４の利用状態説
明図であり、原稿サイズをB4判、解像度を４，
８，12，16〔本／mm〕（100，200，300，400〔ドツ
ト／インチ〕）とし、解像度16〔本／mm〕に合わせ
て、２×1024×４ビツト構成としたラインメモリ
２３，２４について示すものである。

ａは解像度４（〔本／mm〕（1024〔ドツト／ライ
ン〕）の場合を示し、０〜0FFFの領域に１ブロ
ツクラインを構成する奇数ラインのデータを書込
んだとすると、次の奇数ラインのデータは0FFF
〜1FFFの領域に書込まれ、以下同様にして、
7FFFまで書込むように制御されるものであり、
それによつて、７ブロツクライン分のバツフア能
力を有することになる。

その為に、制御回路２９の書込アドレス制御回
路２７及び読出アドレス制御回路２８は、０〜
7FFFのアドレス信号を出力できる構成を有する
ものである。例えば、ラインメモリ２３の０〜
0FFFの領域を読出した後、ラインメモリ２４の
０〜0FFFの領域を読出し、次にラインメモリ２
３の0FFF〜1FFFの領域の読出しが行われた後、
ラインメモリ２４の0FFF〜1FFFの領域の読出
しが行われる。このように読出アドレス信号が
7FFFまで歩進されて、０〜7FFFの領域に書込
まれたデータが一定速度で読出されるものであ
る。この場合、ラインメモリ２３，２４に対する
読出アドレス信号は、下位の０〜FFFは共通と
なるから、上位の０〜７とは別個に形成して、読
出アドレス信号とすることが可能である。

又ｂは解像度８〔本／mm〕（2048〔ドツト／ライ
ン〕）の場合を示し、ブロツクライン対応のデー
タが、０〜1FFF、1FFF〜3FFF、3FFF〜
5FFF、5FFF〜7FFFのそれぞれの領域に書込ま
れるので、３ブロツクライン分のバツフア能力を
有することになる。そして、０〜1FFFの読出ア
ドレス信号により、１ブロツクライン対応のライ
ンデータが読出され、次に1FFF〜3FFFの読出
アドレス信号により次のブロツクライン対応のラ
インデータが読出される。

又ｃは、解像度１２〔本／mm〕（3072〔ドツト／
ライン〕）の場合を示し、０〜2FFFの領域に１
ブロツクライン分のデータが書込まれるので、
５／３ブロツクライン分のバツフア能力を有する
ことになる。又ｃは、解像度16〔本／mm〕（4096
〔ドツト／ライン〕）の場合を示し、１ブロツクラ
イン分のバツフア能力を備えている。なお、総て
の解像度に於いて、残り１ブロツクライン分は、
エラー復帰の為に確保する必要がある。

前述の実施例は、解像度16〔本／mm〕の場合に
適合するようにラインメモリ２３，２４の容量を
選定した場合について説明しているが、ラインメ
モリ２３，２４の容量はこれに限定されるもので
はない。又ラインメモリ２３，２４の書込アドレ
ス信号及び読出アドレス信号を出力する制御回路
２９は、マイクロプロセツサ等により構成し、プ
ログラムによつて書込み及び読出しを制御するよ
うにすることも可能である。

〔発明の効果〕

以上説明したように、本発明は、ワード単位で
書込動作と読出動作とを交互に行うことができる
ラインメモリ２３，２４と、制御回路２９とを設
けて、データ復元回路１からのブロツクデータを
ワード単位でラインメモリ２３，２４に書込み、
ラインメモリ２３，２４を順次選択してワード単
位でデータを読出することにより、記録部３へ一
定速度の画像データとして転送し、又データ復元
回路１に於けるエラー検出により、エラー・ブロ
ツクラインのデータの代わりに、その直前のブロ
ツクラインのデータをラインメモリ２３，２４か
ら読出して記録部３へ転送するものであり、ライ
ンメモリ２３，２４を有効に利用することができ
るので、解像度が低い場合には、バツフア能力が
大きくなる利点がある。又データ復元回路１のエ
ラー復帰後の正常動作となるのが、バツフア能力
が大きいことにより、従来例より早くなる利点が
ある。

【図面の簡単な説明】

第１図は本発明の実施例のブロツク図、第２図
は本発明の実施例の動作タイミング説明図、第３
図は本発明の実施例のエラー発生時の動作タイミ
ング説明図、第４図は本発明の実施例のラインメ
モリの利用状態説明図、第５図は画像処理回路の
ブロツク図、第６図はブロツクラインの説明図、
第７図はブロツクラインメモリ回路に於ける入力
と出力との順序入れ換えの説明図、第８図は従来
のブロツクラインメモリ回路のブロツク図、第９
図は従来例の動作タイミング説明図、第１０図は
従来のエラー発生時の動作タイミング説明図、第
１１図は従来例のラインメモリの利用状態説明図
である。 ２１，２２，２６はレジスタ（REG）、２３，
２４はラインメモリLM１，LM２、２５はマル
チプレクサ（MPX）、２７は書込アドレス制御回
路（WAD）、２８は読出アドレス制御回路、２
９は制御回路、LODは奇数ラインデータ、LED
は偶数ラインデータ、DDは復元終了信号、ERは
エラー検出信号、PDは画像データである。

Claims (1)

1. 【特許請求の範囲】 １ フアクシミリのデータ復元回路で復元された
   画像データを記録部に加える為のブロツクライン
   メモリを制御するメモリ制御方式に於いて、 ワード単位で書込動作と読出動作とを交互に行
   うことができるフアースト・イン・フアースト・
   アウト・メモリからなる複数のラインメモリと、
   該ラインメモリの書込動作と読出動作とを制御す
   る制御回路とを設け、 ブロツクラインを構成するライン対応の前記複
   数のラインメモリに、前記データ復元回路で復元
   された複数ラインのブロツクデータをワード単位
   で同時に書込み、該複数のラインメモリの中の順
   次選択されたラインメモリからワード単位で１ラ
   イン分のデータを読出して前記記録部へ転送し、 前記データ復元回路に於けるエラー検出によ
   り、エラー・ブロツクラインのデータの代わり
   に、その直前のブロツクラインの１ライン分のデ
   ータを繰り返し読出して前記記録部へ転送するこ
   とを特徴とするメモリ制御方式。