JPH03174643A - 直列データ母線用アプリケーシヨン特有集積回路 - Google Patents
直列データ母線用アプリケーシヨン特有集積回路Info
- Publication number
- JPH03174643A JPH03174643A JP2244152A JP24415290A JPH03174643A JP H03174643 A JPH03174643 A JP H03174643A JP 2244152 A JP2244152 A JP 2244152A JP 24415290 A JP24415290 A JP 24415290A JP H03174643 A JPH03174643 A JP H03174643A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- integrated circuit
- signal
- serial data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、直列データ母線に沿うデータ通信装置間でデ
ータを転送する装置に関する。更に詳細には、本発明は
、前記データ母線に設置された装置に使用し、デ〜り母
線プロトコルを実施するアプリケーション特有集積回路
に関する。
ータを転送する装置に関する。更に詳細には、本発明は
、前記データ母線に設置された装置に使用し、デ〜り母
線プロトコルを実施するアプリケーション特有集積回路
に関する。
アップル・コンピュータ会社で使用されているアップル
−デスクトップ・バス（ＡＤＢ）プロトコルはプログラ
ム作成用コードをマイクロコントローラのチップに書込
むことにより実施されてしる。
−デスクトップ・バス（ＡＤＢ）プロトコルはプログラ
ム作成用コードをマイクロコントローラのチップに書込
むことにより実施されてしる。
このマイクロコンピュータの利用には、前記マイクロコ
ンビュ〜りが一般目的用の性格のため、幾分非能率な場
合があυ、一定の割合のマイクロコンピュータは使用す
ることができない。
ンビュ〜りが一般目的用の性格のため、幾分非能率な場
合があυ、一定の割合のマイクロコンピュータは使用す
ることができない。
更に、前記マイクロコントローラｌｄ、ＡＤＢ％有情報
と装置特有情報のインターフェースとの間を多重にする
ため時々データを喪失することがある。
と装置特有情報のインターフェースとの間を多重にする
ため時々データを喪失することがある。
ラップトツブコンピュータのような一層持運び可能なコ
ンピュータの出現と共に、必要な消費電力が少い周辺装
置の必要性が大きくなってきている。
ンピュータの出現と共に、必要な消費電力が少い周辺装
置の必要性が大きくなってきている。
本発明の一つの目的は、データ母線ブ□トコルの実施に
使用されている前記マイクロコントローラチップに置き
換わう得るアプリケーション特有集積回路を提供するこ
とである。
使用されている前記マイクロコントローラチップに置き
換わう得るアプリケーション特有集積回路を提供するこ
とである。
本発明の他の目的は、前記マイクロコントロラチツプの
使用に関連する前述の欠点を少くするかまたは回避する
ことができるアプリケーション特有集積回路を提供する
ことである。
使用に関連する前述の欠点を少くするかまたは回避する
ことができるアプリケーション特有集積回路を提供する
ことである。
本発明の他の目的は、消費電力を可能限り少くするアプ
リケーション特有集積回路を提供することである。
リケーション特有集積回路を提供することである。
本発明の前述の訃よび他の目的は、データ通信システム
の直列データ母線に設置可能な装置に使用するアプリケ
ーション特有集積回路によシ遠戚される。直列データ母
線で伝送される注意・同期化信号を受ける注意・同期化
受信手段が設けられ、注意・同期化信号のタイミングに
従って装置を同期化する。直列データ母線で伝送される
命令バイト信号および停止ビット信号を受ける復調手段
が設けられている。命令バイト信号は注意・同期化信号
に続く。復調手段は命令バイト信号を復調するのに設け
られている。リセット手段が復調手段に結合され、命令
バイト信号が所定のリセットコードを含んでいれば命令
バイト信号を受取る。リセット手段は所定のリセットコ
ードに応じて集積回路を初期状態に戻す。フラッシュ手
段が復調手段に結合され、命令バイト信号が所定のフラ
ッシュコードを含んでいれば命令バイト信号を受取る。
の直列データ母線に設置可能な装置に使用するアプリケ
ーション特有集積回路によシ遠戚される。直列データ母
線で伝送される注意・同期化信号を受ける注意・同期化
受信手段が設けられ、注意・同期化信号のタイミングに
従って装置を同期化する。直列データ母線で伝送される
命令バイト信号および停止ビット信号を受ける復調手段
が設けられている。命令バイト信号は注意・同期化信号
に続く。復調手段は命令バイト信号を復調するのに設け
られている。リセット手段が復調手段に結合され、命令
バイト信号が所定のリセットコードを含んでいれば命令
バイト信号を受取る。リセット手段は所定のリセットコ
ードに応じて集積回路を初期状態に戻す。フラッシュ手
段が復調手段に結合され、命令バイト信号が所定のフラ
ッシュコードを含んでいれば命令バイト信号を受取る。
フラッシュ手段は所定のフラッシュコードに応じて集積
回路内の装置特有データのすべてをクリアする。聴取手
段は復調手段に結合され、命令バイト信号が所定の聴取
コードを含んでいれば命令バイト信号を受取る。聴取手
段は、アプリケーション特有集積回路がデータベース処
理の後期期間に直列データベースから受取る信号に応答
するよう準備する。復調手段に結合されている通話手段
は、命令バイト信号が所定の通話コードを含んでいれば
命令バイト信号を受取るように設けられている。
回路内の装置特有データのすべてをクリアする。聴取手
段は復調手段に結合され、命令バイト信号が所定の聴取
コードを含んでいれば命令バイト信号を受取る。聴取手
段は、アプリケーション特有集積回路がデータベース処
理の後期期間に直列データベースから受取る信号に応答
するよう準備する。復調手段に結合されている通話手段
は、命令バイト信号が所定の通話コードを含んでいれば
命令バイト信号を受取るように設けられている。
通話手段は、集積回路がデータ母線処理の後期期間に装
置から直列データ母線にデータを伝送するよう準備する
。
置から直列データ母線にデータを伝送するよう準備する
。
聴取手段は前記後期期間に開始ビット信号に応答する。
聴取手段は復調手段を利用して前記データ母線で伝送さ
れる情報の２ないし８データバイトに応答する。聴取手
段は２〜８バイトを装置特有機能に利用する。通話手段
は前記後期期間に開始ビット信号に応答する。通話手段
は変調情報の２〜８データバイトを直列データ母線に伝
送する変調手段を備えている。
れる情報の２ないし８データバイトに応答する。聴取手
段は２〜８バイトを装置特有機能に利用する。通話手段
は前記後期期間に開始ビット信号に応答する。通話手段
は変調情報の２〜８データバイトを直列データ母線に伝
送する変調手段を備えている。
図面の第１図は、総体的に１４と記したデータ通信シス
テムの直列データ母線１２に設置された、総体的に１０
．１０′ ・・・１０ と記した、複数のデータ通
信装置を示す。このよう々データ通信装置は、送受信器
チップのようなコンピュータの一部、塘たはカーソル制
御装置（たとえば、マウス噴たはトラックボール）、キ
ーボード、プリンタ、豊たはスキャナのような周辺装置
を備えることができる。図示のように、装［１０〜１０
ｎは直列に相互接続され、共通のデータ母線１２によシ
互いにデータを転送する。
テムの直列データ母線１２に設置された、総体的に１０
．１０′ ・・・１０ と記した、複数のデータ通
信装置を示す。このよう々データ通信装置は、送受信器
チップのようなコンピュータの一部、塘たはカーソル制
御装置（たとえば、マウス噴たはトラックボール）、キ
ーボード、プリンタ、豊たはスキャナのような周辺装置
を備えることができる。図示のように、装［１０〜１０
ｎは直列に相互接続され、共通のデータ母線１２によシ
互いにデータを転送する。
各種装置が、好適実施例では、受動結合変圧器および抵
抗性および容量性の回路を備えて＞、）且つ当業界では
データ処理装置および他の装置の各々をデータ母線１２
に結合するものとして知られている接続モジュール１６
によう、データ母線１２に結合されている。
抗性および容量性の回路を備えて＞、）且つ当業界では
データ処理装置および他の装置の各々をデータ母線１２
に結合するものとして知られている接続モジュール１６
によう、データ母線１２に結合されている。
後に説明するように、好適実施例の集積回路は装置１０
〜１０ｎの間で同期直列通信およびブタ転送が可能であ
る。好適実施例では、データは各ビットセルの低時間対
高時間の比としてコード化される。ビットセルの境界は
母線上の立下す縁によう規定される。ｒＯＪは低時間が
高時間よシ大きいビットセルとしてコード化される。そ
れ故、「１」は低時間が高時間よシ少いビットセルとし
て規定される。
〜１０ｎの間で同期直列通信およびブタ転送が可能であ
る。好適実施例では、データは各ビットセルの低時間対
高時間の比としてコード化される。ビットセルの境界は
母線上の立下す縁によう規定される。ｒＯＪは低時間が
高時間よシ大きいビットセルとしてコード化される。そ
れ故、「１」は低時間が高時間よシ少いビットセルとし
て規定される。
命令信号の各ビットセルおよび低速データ伝送の期間は
通常１００μＳ±３０優である。高速データ伝送の場合
、ビットセルは２５μＳ±１６％である。データ伝送の
フォーマットは、受信であっても送信であっても、開始
ビットにデータの最大２５６ビツトが続き、停止ビット
で終る。
通常１００μＳ±３０優である。高速データ伝送の場合
、ビットセルは２５μＳ±１６％である。データ伝送の
フォーマットは、受信であっても送信であっても、開始
ビットにデータの最大２５６ビツトが続き、停止ビット
で終る。
第２図は、ホストコンピュータと、カーソル制御装置の
ような、直列データ母線に設置された特定の装置との間
で処理を行うブートコルを示す。
ような、直列データ母線に設置された特定の装置との間
で処理を行うブートコルを示す。
この図に示すように、命令の開始を指示するべは、ホス
トコンピュータから直列データ母線によう注意パルスを
送出する。注意パルスは、ｒ Ｔ−ａｔｔｎＪの期間だ
け母線像を伝達することによシホストコンピュータから
発生される。好適実施例では、Ｔ−ａｔｔｎ は約５
６０〜１０４０マイクロ秒である。
トコンピュータから直列データ母線によう注意パルスを
送出する。注意パルスは、ｒ Ｔ−ａｔｔｎＪの期間だ
け母線像を伝達することによシホストコンピュータから
発生される。好適実施例では、Ｔ−ａｔｔｎ は約５
６０〜１０４０マイクロ秒である。
注意パルスに続いて初期母線タイミングを発生する同期
化パルスＴ ５ｙｎｃｈが来る。同期化パルスの追従縁
は命令の最初のビットに対するタイミング基準として使
用される。命令に続いて停止ビットがある。停止ビット
の後に、母線はその通常の高い状態Ｔｔｔに戻る。
化パルスＴ ５ｙｎｃｈが来る。同期化パルスの追従縁
は命令の最初のビットに対するタイミング基準として使
用される。命令に続いて停止ビットがある。停止ビット
の後に、母線はその通常の高い状態Ｔｔｔに戻る。
命令は好適実施例では８ビツトの値である。命令は所要
の周辺装置のアドレス（たとえば、マウスに対して、０
０１１）を指定する４ビツトの装置アドレスフィールド
を備えている。次の２ビツトは命令を形成し、最後の２
ビツトはアドレスされた周辺装置の内部の特定のレジス
タＲＯ〜Ｒ３を指定することができるようにする登録ア
ドレスフィールドを形成する。好適実施例では、命令の
ビットコードは次のとおシである。
の周辺装置のアドレス（たとえば、マウスに対して、０
０１１）を指定する４ビツトの装置アドレスフィールド
を備えている。次の２ビツトは命令を形成し、最後の２
ビツトはアドレスされた周辺装置の内部の特定のレジス
タＲＯ〜Ｒ３を指定することができるようにする登録ア
ドレスフィールドを形成する。好適実施例では、命令の
ビットコードは次のとおシである。
命 令
フラッシュ
聴取
通話
５ｅｎｄ Ｒｅ５ｅｔ
コード
００１
１ｏＲ＋Ｒ。
１１Ｒ＋Ｒ。
ｏｏｏ。
通話命令は、アドレスされた装置に、そのブタを、もし
持っていれば、ホストコンピュータに与えるよう命令す
る。聴取命令は、アドレスされた装置に、ホストコンピ
ュータからの命令を受取シこれをそのレジスタの一つに
置くよう命令する。
持っていれば、ホストコンピュータに与えるよう命令す
る。聴取命令は、アドレスされた装置に、ホストコンピ
ュータからの命令を受取シこれをそのレジスタの一つに
置くよう命令する。
フラッシュ命令は、個々の装置によう規定されている各
装置に影響を及ぼす。この命令は、レジスタをクリアし
たシ、筐たはキーボード上のすべてのキーを再び送出で
きるようにリセットしたジするというような機能に使用
することができる。
装置に影響を及ぼす。この命令は、レジスタをクリアし
たシ、筐たはキーボード上のすべてのキーを再び送出で
きるようにリセットしたジするというような機能に使用
することができる。
５ｅｎｄ Ｒｅ５ｅｔ命令はＡＤＢに接続されているす
べての装置のハードウェアを強制的にリセットさせる。
べての装置のハードウェアを強制的にリセットさせる。
周辺装置が通話するようアドレスされると、その装置は
、「タイムアウト」期間と云う一定の期間内に応答しな
ければならない。タイムアウト「Ｔｔｔ」 は約１４０
から２６０マイクロ秒（２ビツトセル）である。選択さ
れた装置は、タイムアウトしてい々ければ、母線上で活
溌になう、そのブタ処理を行い（たとえば、２ないし８
データバイト）、次いで直列データ母線に停止ビットを
供給する。
、「タイムアウト」期間と云う一定の期間内に応答しな
ければならない。タイムアウト「Ｔｔｔ」 は約１４０
から２６０マイクロ秒（２ビツトセル）である。選択さ
れた装置は、タイムアウトしてい々ければ、母線上で活
溌になう、そのブタ処理を行い（たとえば、２ないし８
データバイト）、次いで直列データ母線に停止ビットを
供給する。
ホス） ＣＰＵからの命令バイト（８ビツト）によシ、
装置は、命令バイトに対して行った丁度その聴取命令が
存在すればデータを復調し、會たは命令バイトからの通
話命令が存在すればデータを変調する。命令ビットは直
列データ母線に含まれている変調を示すかまたは装置特
有データのブタ母線への変調を示す。
装置は、命令バイトに対して行った丁度その聴取命令が
存在すればデータを復調し、會たは命令バイトからの通
話命令が存在すればデータを変調する。命令ビットは直
列データ母線に含まれている変調を示すかまたは装置特
有データのブタ母線への変調を示す。
第３図を参照すると、本発明が第２図のプロトコルを実
施するのに使用する段階を示す図表が示されている。１
８と記した流れ図の部分は本発明の集積回路の注意・同
期化受信手段に対応する。
施するのに使用する段階を示す図表が示されている。１
８と記した流れ図の部分は本発明の集積回路の注意・同
期化受信手段に対応する。
部分２０．２２はアプリケーション特有集積回路の復調
手段を示し、部分２４はリセット手段を示し、部分２５
はフラッシュ手段を示し、部分２６は聴取手段を示し、
部分２７は通話手段を示す。
手段を示し、部分２４はリセット手段を示し、部分２５
はフラッシュ手段を示し、部分２６は聴取手段を示し、
部分２７は通話手段を示す。
注意・同期化受信手段１８は、直列データ母線から信号
を受け、最初に母線の信号が低いか高いかを判定する。
を受け、最初に母線の信号が低いか高いかを判定する。
母線の信号が低ければ、低カウンタを始動させ、このカ
ウンティング中に信号が高く々るか否かについての評価
を行う。信号が高くならなければ、カウンタはカウント
し続け、信号が高くなる場合には低カウンタを停止させ
る。
ウンティング中に信号が高く々るか否かについての評価
を行う。信号が高くならなければ、カウンタはカウント
し続け、信号が高くなる場合には低カウンタを停止させ
る。
次に低カウントが５６０μＳと１０４０μＢとの間にあ
るか否かについての評価を行う。この間になければ、存
在する注意信号は無効であう、処理は失敗する。装置は
有効な注意信号を探し始める。
るか否かについての評価を行う。この間になければ、存
在する注意信号は無効であう、処理は失敗する。装置は
有効な注意信号を探し始める。
有効な注意信号が存在すれば、有効な同期化パルス信号
が存在するか否かの質問が行われる。存在しなければ、
再び有効注意信号が存在するか否かの質問がわわれる。
が存在するか否かの質問が行われる。存在しなければ、
再び有効注意信号が存在するか否かの質問がわわれる。
有効な同期化信号が存在すれば、数字２０で示すように
、命令バイトが復調される。命令バイトは停止ビットを
受取る壕で復調される。停止ビットを受取ると、ブロッ
ク２４で示すように、命令バイトがリセットであるか否
かについて評価を行う。リセットであれば、装置は初期
始動にリセットされる。
、命令バイトが復調される。命令バイトは停止ビットを
受取る壕で復調される。停止ビットを受取ると、ブロッ
ク２４で示すように、命令バイトがリセットであるか否
かについて評価を行う。リセットであれば、装置は初期
始動にリセットされる。
命令バイトがリセットでなければ、ブロック２５に記す
ように、命令バイトがフラッシュであるか否かについて
質問する。フラッシュであれば、装置特有レジスタをク
リアする。フラッシュでなければ、命令バイトが聴取で
あるか否か質問する。
ように、命令バイトがフラッシュであるか否かについて
質問する。フラッシュであれば、装置特有レジスタをク
リアする。フラッシュでなければ、命令バイトが聴取で
あるか否か質問する。
聴取であれば、ブロック２６で示すように、開始ビット
が有効であるか否かの質問がホストから行われる。開始
ビットが有効であれば、ブロック２２に示すように、信
号が復調される。復調データは２バイトと８バイトの間
にあることができる。停止ビットが装置によう見つけら
れなければ、復調は継続する。停止ビットが有効であれ
ば、復調ブタを装置に使用する一方、装置は同時に次の
注意信号を探す。
が有効であるか否かの質問がホストから行われる。開始
ビットが有効であれば、ブロック２２に示すように、信
号が復調される。復調データは２バイトと８バイトの間
にあることができる。停止ビットが装置によう見つけら
れなければ、復調は継続する。停止ビットが有効であれ
ば、復調ブタを装置に使用する一方、装置は同時に次の
注意信号を探す。
命令バイトが聴取であるか否かを質問する判断ブロック
を再び参照すると、命令バイトが聴取でない場合、命令
が通話であるか否かに関する質問が行われる。命令が通
話でなければ、命令バイトは保留命令であり、装置は次
の注意信号を探す。
を再び参照すると、命令バイトが聴取でない場合、命令
が通話であるか否かに関する質問が行われる。命令が通
話でなければ、命令バイトは保留命令であり、装置は次
の注意信号を探す。
命令バイトが通話であれば、ブロック２Ｔで示すように
、装置は開始ビットを変調する。次に装置からのデータ
を直列データ母線上に変調する。変調は装置からのすべ
てのデータが変調されるまで継続する。すべてのデータ
が変調されると、装置は停止ビットを変調する。装置は
次の注意信号な探す。
、装置は開始ビットを変調する。次に装置からのデータ
を直列データ母線上に変調する。変調は装置からのすべ
てのデータが変調されるまで継続する。すべてのデータ
が変調されると、装置は停止ビットを変調する。装置は
次の注意信号な探す。
好適実施例の原理を使用する特定の実施例を第４図に示
す。この図はマウス設計用アプリケーション特有集積回
路（ＡＳＩＣ）のブロック図である。
す。この図はマウス設計用アプリケーション特有集積回
路（ＡＳＩＣ）のブロック図である。
破線３０の右に、数字２８で示した、ＡＳＩＣの「マウ
ス」サブチップはコード化に使用するその部分である。
ス」サブチップはコード化に使用するその部分である。
これは動作に必要な所要パルスを形成する。
ｒ ＡＤＳ 」 として区別しであるコアセル３２は、
ＡＳＩＣどＣＰＵとの間の通信を規定するのに使用する
ＡＳＩＣの部分を示す。ＡＤＢはアップル・デスクトッ
プ・パスの略号である。破線３６の左側の部分３４をク
ロックと言う。「マウス」サブチップの詳細な説明は、
１９８９年５月２４日出願の「光学的符号化の装置およ
び方法（Ａｐｐａｒａｔｕｇ ａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ ０ｐｔｉｃａｌ Ｅｎｃｏｄｉｎｇ）Ｊ
と題する同時係属の米国特許出願０７／３５７．４１９
、および１９８９年６月８日出願の「コンピュータ制
御表示装置の不必要なカーソル移動を極少にする装置訃
よび方法（Ａｐｐａｒａｔｕｓａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ Ｍｉｎｉｍｉｚｉｎｇ Ｕｎｄｅｓｉ
ｒｅｄ Ｃｕｒｓｏｒ Ｍｏｖｅｍｅｎｔ ｉｎ
ａ Ｃｏｍｐｕｔｏｒｃｏｎｔｒｏｌｌｅｄ Ｄ
ｉｓｐｌａｙ Ｓｙｓｔｅｍ ） Ｊ と題する０７
／３６３，５８６ に記されている。これら出願の主
題事項を参照によシここに取入れである。
ＡＳＩＣどＣＰＵとの間の通信を規定するのに使用する
ＡＳＩＣの部分を示す。ＡＤＢはアップル・デスクトッ
プ・パスの略号である。破線３６の左側の部分３４をク
ロックと言う。「マウス」サブチップの詳細な説明は、
１９８９年５月２４日出願の「光学的符号化の装置およ
び方法（Ａｐｐａｒａｔｕｇ ａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ ０ｐｔｉｃａｌ Ｅｎｃｏｄｉｎｇ）Ｊ
と題する同時係属の米国特許出願０７／３５７．４１９
、および１９８９年６月８日出願の「コンピュータ制
御表示装置の不必要なカーソル移動を極少にする装置訃
よび方法（Ａｐｐａｒａｔｕｓａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ Ｍｉｎｉｍｉｚｉｎｇ Ｕｎｄｅｓｉ
ｒｅｄ Ｃｕｒｓｏｒ Ｍｏｖｅｍｅｎｔ ｉｎ
ａ Ｃｏｍｐｕｔｏｒｃｏｎｔｒｏｌｌｅｄ Ｄ
ｉｓｐｌａｙ Ｓｙｓｔｅｍ ） Ｊ と題する０７
／３６３，５８６ に記されている。これら出願の主
題事項を参照によシここに取入れである。
次に第５図を参照すると、ＡＤＢサブチップ３２の更に
低レベルの図が示されている。ＡＤＨサブチップはマウ
スサブチップ２８の回路とのインタフェースを成すＤＥ
ＶＩＣＥＩＮＴ３Ｂを備えている。ＡＤＢＴＲＡＮＳ
４０は、適切な機能に行いながら装置から受取った２進
データを変調する伝送手段となう、得られる変調データ
は直列データ母線に入力される。ＡＤＢＲＥＣ４２の部
分はカウンティング・フラグ手段を備えている。注意・
同期化部分１８および復調手段２０．２２はＡＤＢサブ
テップ３２のＡＤＢＲＥＣ部分４２によシ提供される。
低レベルの図が示されている。ＡＤＨサブチップはマウ
スサブチップ２８の回路とのインタフェースを成すＤＥ
ＶＩＣＥＩＮＴ３Ｂを備えている。ＡＤＢＴＲＡＮＳ
４０は、適切な機能に行いながら装置から受取った２進
データを変調する伝送手段となう、得られる変調データ
は直列データ母線に入力される。ＡＤＢＲＥＣ４２の部
分はカウンティング・フラグ手段を備えている。注意・
同期化部分１８および復調手段２０．２２はＡＤＢサブ
テップ３２のＡＤＢＲＥＣ部分４２によシ提供される。
聴取・変調手段２ＴはＡＤＢサブチップ３２のＡＤＢＴ
ＲＡＮＳ部分４０により提供される。聴取手段２６、リ
セット手段２４、およびフラッシュ手段２５ばＡＤＢサ
ブチップ３２のＤＥＶＩＣＥＩＮＴ部分３８によう提供
される。
ＲＡＮＳ部分４０により提供される。聴取手段２６、リ
セット手段２４、およびフラッシュ手段２５ばＡＤＢサ
ブチップ３２のＤＥＶＩＣＥＩＮＴ部分３８によう提供
される。
第６図はＡＤＢＲＥＣ４２を示す。ＡＤＢＲＥＣ４２は
高カウンタ４４ （ＡＤＢＨＩＧＨ） 、低カウンタ４
６ （ＡＤＢＬＯＷ） 、高カウンタに関連するフラグ
、すなわち、ＨＩＧ）ｆＦＬＡＧｓ４８、および低カウ
ンタに関連するフラグ、すなわち、ＬＯＷＦＬＡＧＳ５
０を備えている。母線信号が低くなると、ＡＤＢＬＯＷ
がカウントを開始する。母線信号が再び高くなると、Ａ
ＤＢＬＯＷカウンタは停止する。この点で、低フラグブ
ロック内部で廟効注意信号が発生しているか否かに関す
る判定が行われる。５６０μＳを表わすフラグ１３３Ｆ
Ｌが設定され、１０４０μＳを表わすフラグ１９７ 、
Ｌが設定されていなければ有効信号が発生している。−
旦有効注意信号が発生すると、回路は有効同期化パルス
が存在するか判定する。５０μＳを表わすフラグ１０Ｐ
Ｈが設定され、８５μＳを表わすフラグ１７．□が設定
されていなければ、有効同期化信号が発生している。
高カウンタ４４ （ＡＤＢＨＩＧＨ） 、低カウンタ４
６ （ＡＤＢＬＯＷ） 、高カウンタに関連するフラグ
、すなわち、ＨＩＧ）ｆＦＬＡＧｓ４８、および低カウ
ンタに関連するフラグ、すなわち、ＬＯＷＦＬＡＧＳ５
０を備えている。母線信号が低くなると、ＡＤＢＬＯＷ
がカウントを開始する。母線信号が再び高くなると、Ａ
ＤＢＬＯＷカウンタは停止する。この点で、低フラグブ
ロック内部で廟効注意信号が発生しているか否かに関す
る判定が行われる。５６０μＳを表わすフラグ１３３Ｆ
Ｌが設定され、１０４０μＳを表わすフラグ１９７ 、
Ｌが設定されていなければ有効信号が発生している。−
旦有効注意信号が発生すると、回路は有効同期化パルス
が存在するか判定する。５０μＳを表わすフラグ１０Ｐ
Ｈが設定され、８５μＳを表わすフラグ１７．□が設定
されていなければ、有効同期化信号が発生している。
今度は第７図を参照すると、復調論理手段２２が示され
ている。同期化フラグ（ＳＹＮＣＦ） が高に設定さ
れていれば命令行は、５ＦＬ（２５μＳ）、１０ＦＨ（
５０μｓ）、１０ＦＬ（５０μ８）、５ＦＨ（２０μＢ
）、１７、いおよび１７ＦＨを使用してこのブロック内
部で復調される。論理レベル「１」は５Ｆ１．および１
０ 、、が共に設定されていれば復調される。
ている。同期化フラグ（ＳＹＮＣＦ） が高に設定さ
れていれば命令行は、５ＦＬ（２５μＳ）、１０ＦＨ（
５０μｓ）、１０ＦＬ（５０μ８）、５ＦＨ（２０μＢ
）、１７、いおよび１７ＦＨを使用してこのブロック内
部で復調される。論理レベル「１」は５Ｆ１．および１
０ 、、が共に設定されていれば復調される。
これは１／３低によひ２／３高の等価ビットセル時間を
検出する。論理レベル「Ｏ」は１０ＦＬおよび５ＦＨが
共に設定されていれば復調される。これは２／３低およ
び１／３高の等価ビット幼時間を検出する。５ＴＡＲＴ
ＦＨが高に設定されていればデータ母線上のデータは、
５Ｆい１０，１い５ Ｐ＋（，１０、い１７．Ｈ，釦よ
び１７ＦＬを使用して、同期化フラグが高に設定されて
いた場合に命令行が復調されたと同じ仕方で復調される
。ＬＴ、すなわち聴取−通話線は、５ＹＮＣＨＦ訃よび
５ＴＡＲＴ、□と共に、受信ビット復号ブロック２２に
復調する時期を知らせるのに使用される。出力ＬＩＳＴ
ＥＮＤＡＴＡおよびＬＩＳＴＥＮＣＬＫはチップの残部
と結合して復調データを２進形にさせる。ビットエラー
出力は、到達している１７ＦＬおよび１７Ｎの時間によ
シ決噴る有効ビットにより高く設定されていれば、装置
にすべてのデータ復調を中止させ、その後装置はデータ
母線上の次の有効注意信号を探す。復調論理手段２２へ
の入力には第６図に示すフラグからの１７．Ｈ。
検出する。論理レベル「Ｏ」は１０ＦＬおよび５ＦＨが
共に設定されていれば復調される。これは２／３低およ
び１／３高の等価ビット幼時間を検出する。５ＴＡＲＴ
ＦＨが高に設定されていればデータ母線上のデータは、
５Ｆい１０，１い５ Ｐ＋（，１０、い１７．Ｈ，釦よ
び１７ＦＬを使用して、同期化フラグが高に設定されて
いた場合に命令行が復調されたと同じ仕方で復調される
。ＬＴ、すなわち聴取−通話線は、５ＹＮＣＨＦ訃よび
５ＴＡＲＴ、□と共に、受信ビット復号ブロック２２に
復調する時期を知らせるのに使用される。出力ＬＩＳＴ
ＥＮＤＡＴＡおよびＬＩＳＴＥＮＣＬＫはチップの残部
と結合して復調データを２進形にさせる。ビットエラー
出力は、到達している１７ＦＬおよび１７Ｎの時間によ
シ決噴る有効ビットにより高く設定されていれば、装置
にすべてのデータ復調を中止させ、その後装置はデータ
母線上の次の有効注意信号を探す。復調論理手段２２へ
の入力には第６図に示すフラグからの１７．Ｈ。
１７ＦＬ％ ５ＦＨ１ＩＯＦＬ、 １０ＦＨ％およびＩ
）ｐｔがある。他の入力は、第６図に示すように、低カ
ウンタからのＬＯＷＣＫＴ １である。チップのマウス
特有部分からのＬＴ〜も入力である。５ＹＮＣおよび５
ＴＡＲＴＦＨもカラン〃１らの入力である。このＡＤＢ
ＨＩＧＨはバイナリリップルカウンタであう、図のＱ出
力をカウントアツプするために、７リツプフロツプのＱ
出力を反転する。
）ｐｔがある。他の入力は、第６図に示すように、低カ
ウンタからのＬＯＷＣＫＴ １である。チップのマウス
特有部分からのＬＴ〜も入力である。５ＹＮＣおよび５
ＴＡＲＴＦＨもカラン〃１らの入力である。このＡＤＢ
ＨＩＧＨはバイナリリップルカウンタであう、図のＱ出
力をカウントアツプするために、７リツプフロツプのＱ
出力を反転する。
今度は第８図を参照すると、好適実施例のリセット手段
２４の論理図が示されている。リセット回路は二つのシ
ナリオで動作する。第１のシナリオでは、命令行は装置
全体の残部として復号される命令を含んでいる。第２の
シナリオでは、データ母線プロトコルを伝送する際デー
タ母線の電気信号エラーが存在する。
２４の論理図が示されている。リセット回路は二つのシ
ナリオで動作する。第１のシナリオでは、命令行は装置
全体の残部として復号される命令を含んでいる。第２の
シナリオでは、データ母線プロトコルを伝送する際デー
タ母線の電気信号エラーが存在する。
第８図で、回路への入力５ＥＮＤＲＥＳＥＴは、装置を
リセットし次の有効な注意／同期化パルス組合せを探す
復号命令行論理から来る。５ＥＮＤＲＥＳＥＴは出力信
号ＭＲ〜（マスタリセット）１こチップ全体をリセット
させる。同時に５ＥＮＤＲＥＳＥＴは出力信号ＰＭＲ−
に、次の有効プロトコル処理のための次の有効な注意／
同期パルス組合せを探す復調回路を準備する復調回路を
リセットさせる。
リセットし次の有効な注意／同期化パルス組合せを探す
復号命令行論理から来る。５ＥＮＤＲＥＳＥＴは出力信
号ＭＲ〜（マスタリセット）１こチップ全体をリセット
させる。同時に５ＥＮＤＲＥＳＥＴは出力信号ＰＭＲ−
に、次の有効プロトコル処理のための次の有効な注意／
同期パルス組合せを探す復調回路を準備する復調回路を
リセットさせる。
電気信号プロトコルを伝送する際エラーが存在すれば、
復調論理はエラーを検出し、入力信号ＢＩＴＥＲＲＯＲ
。
復調論理はエラーを検出し、入力信号ＢＩＴＥＲＲＯＲ
。
ＦＬＡＧＥＲＲＯＨ，ＦＬＡＧＥＲＲＯＲＬ、ふ・よび
５０ＦＩＩを第８図に示すリセット手段に送る。これら
入力信号は出力信号ＰＭＲ−をトリガする。ＰＭＲ−は
復調論理をリセットし、チップに次の有効な注意／同期
化パルス組合せを探させる。なお、ＡＤＢＬＯＷはバイ
ナリリップルカウンタであり、図のＱ出力をカウントア
ツプするために７リツプフ□ツブのＱ出力は反転される
。
５０ＦＩＩを第８図に示すリセット手段に送る。これら
入力信号は出力信号ＰＭＲ−をトリガする。ＰＭＲ−は
復調論理をリセットし、チップに次の有効な注意／同期
化パルス組合せを探させる。なお、ＡＤＢＬＯＷはバイ
ナリリップルカウンタであり、図のＱ出力をカウントア
ツプするために７リツプフ□ツブのＱ出力は反転される
。
今度は第９図を参照すると、好適実施例のフラッシュ手
段２５が示されている。第９図に、命令行復号ブロック
を示してあり、全般に５１と記しである。このブロック
は命令行からのデータ状態を判定するのに使用される。
段２５が示されている。第９図に、命令行復号ブロック
を示してあり、全般に５１と記しである。このブロック
は命令行からのデータ状態を判定するのに使用される。
フラッシュ命令はこのような命令の一つである。フラッ
シュは、第３図の流れ図に示しであるように、装置特有
レジスタをクリアするのに使用される。入力ＤＡＴＡ
３、ＤＡＴＡ ２ 、ＤＡＴＡ Ｉ 、＞よびＤＡＴＡ
Ｏは０００１の４ビツトコードを表わす。０００１
のこの命令が送られると、出力ＦＬＵＳＨ−が活溌にな
シ、装置特有レジスタがクリアされる。このブロックの
他の入力釦よび出力はチップの装置特有部分に使用され
る。
シュは、第３図の流れ図に示しであるように、装置特有
レジスタをクリアするのに使用される。入力ＤＡＴＡ
３、ＤＡＴＡ ２ 、ＤＡＴＡ Ｉ 、＞よびＤＡＴＡ
Ｏは０００１の４ビツトコードを表わす。０００１
のこの命令が送られると、出力ＦＬＵＳＨ−が活溌にな
シ、装置特有レジスタがクリアされる。このブロックの
他の入力釦よび出力はチップの装置特有部分に使用され
る。
第１０図はＡＤＢサブチップ３２の通話手段２７（たと
えば、ＡＤＢＴＲＡＮＳ４０ ）を示す。入力ＬＴ−す
なわち聴取−通話線はチップの装置特有部分２Ｂから来
る。ＬＴ−は入力ＴＬＴＦ ＝、すなわち停止ビット開
始ビットセル内と関連して使用される。ＬＴ−人力およ
びＴＬＴＦ−人力は送信器手段４０が変調手段を使用し
てデータ母線に通話すべきか否かを判定する。ＬＴ−が
通話状態に設定されて訃り、且つカウンタ・フラグブロ
ックから来るＴＬＴＦ−が高に設定されていれば、ＡＤ
ＢＴＲＡＮ８４０ は変調を開始する。
えば、ＡＤＢＴＲＡＮＳ４０ ）を示す。入力ＬＴ−す
なわち聴取−通話線はチップの装置特有部分２Ｂから来
る。ＬＴ−は入力ＴＬＴＦ ＝、すなわち停止ビット開
始ビットセル内と関連して使用される。ＬＴ−人力およ
びＴＬＴＦ−人力は送信器手段４０が変調手段を使用し
てデータ母線に通話すべきか否かを判定する。ＬＴ−が
通話状態に設定されて訃り、且つカウンタ・フラグブロ
ックから来るＴＬＴＦ−が高に設定されていれば、ＡＤ
ＢＴＲＡＮ８４０ は変調を開始する。
カウンタ・フラグブロックから来るフラグである５ＴＡ
ＲＴＦＨ入力は、開始ビットを第１０図に示す出力ＡＤ
ＥＯＵＴを通してデータ母線上に変調させる。開始ビッ
トの変調が終了すると、チップの装置特有部分から来る
データがデータ母線上に変調される。このデータはカウ
ンタ・フラグブロックから来る７ｐｎ（３５μｓ）、１
３ＦＨ（６５μｓ）、７ＦＬ（３５μｓ）、１３．Ｌ（
６５μＳ）、および４０ＦＨ（２００１＊ｓ） の論
理レベルによシ決オる。したがって、チップの装置イン
ターフェース部分からのＴＡＬＫＤＡＴＡ入力線は論理
「１」および［０」を表わすビットセル時間の変調に役
立つ。ＴＡＬＫＤＡＴＡ線の論理レベルによう、論理ｒ
ＯＪまたは「１」は「０」または「１」のビットセル内
に変調される。論理「０」は１３．Ｌおよび７Ｆ）Ｉ
の入力線を使用して変調され、論理「１」は７ＦＬお
よび１３ア、１を使用して変調される。
ＲＴＦＨ入力は、開始ビットを第１０図に示す出力ＡＤ
ＥＯＵＴを通してデータ母線上に変調させる。開始ビッ
トの変調が終了すると、チップの装置特有部分から来る
データがデータ母線上に変調される。このデータはカウ
ンタ・フラグブロックから来る７ｐｎ（３５μｓ）、１
３ＦＨ（６５μｓ）、７ＦＬ（３５μｓ）、１３．Ｌ（
６５μＳ）、および４０ＦＨ（２００１＊ｓ） の論
理レベルによシ決オる。したがって、チップの装置イン
ターフェース部分からのＴＡＬＫＤＡＴＡ入力線は論理
「１」および［０」を表わすビットセル時間の変調に役
立つ。ＴＡＬＫＤＡＴＡ線の論理レベルによう、論理ｒ
ＯＪまたは「１」は「０」または「１」のビットセル内
に変調される。論理「０」は１３．Ｌおよび７Ｆ）Ｉ
の入力線を使用して変調され、論理「１」は７ＦＬお
よび１３ア、１を使用して変調される。
第１０図への他の入力は通話手段２７の調整を補助する
のに使用される。
のに使用される。
出力Ｔ ＡＬＫＣＬＫはＴＡＬＫＤＡＴＡ入力を調整す
るのに使用される。ＴＡＬＫＣＬＫ はチップの装置
インターフェース部分に進む。ＤＡＴＡＳＴＯＰ 出力
線は、データ母線処理を示す第２図に示しであるように
、新しい注意パルスおよび同期化パルスを探すＡＤＢサ
ブチップを準備する送信手段処理の終９を示すのに使用
される。
るのに使用される。ＴＡＬＫＣＬＫ はチップの装置
インターフェース部分に進む。ＤＡＴＡＳＴＯＰ 出力
線は、データ母線処理を示す第２図に示しであるように
、新しい注意パルスおよび同期化パルスを探すＡＤＢサ
ブチップを準備する送信手段処理の終９を示すのに使用
される。
これまで述べた明細書で、本発明についてその特定の模
範的実施例を参照して説明した。しかし、「特許請求の
範囲」に示した本発明の一層広い精神および範囲から逸
脱することなく、これに各種修正釦よひ変更を村うこと
かできることは明らかであろう。明細書および図面は、
したがって、限定的にではなく例示と見なすべきである
。
範的実施例を参照して説明した。しかし、「特許請求の
範囲」に示した本発明の一層広い精神および範囲から逸
脱することなく、これに各種修正釦よひ変更を村うこと
かできることは明らかであろう。明細書および図面は、
したがって、限定的にではなく例示と見なすべきである
。
ＡＤＢプロトコルをハードウェアに実施すれば、データ
母線プロトコルを実施するのに使用されてきた上述のマ
イクロコントローラの使用に関連する多数の問題が少く
な、ｂｔたは回避される。前記マイクロコントローラを
使用する場合と異なり１各ゲートが使用されるので貴重
な空間が無駄になることがない。したがって、使用する
回路に対してダイの大きさが最小限になる。その結果コ
ストが下る。
母線プロトコルを実施するのに使用されてきた上述のマ
イクロコントローラの使用に関連する多数の問題が少く
な、ｂｔたは回避される。前記マイクロコントローラを
使用する場合と異なり１各ゲートが使用されるので貴重
な空間が無駄になることがない。したがって、使用する
回路に対してダイの大きさが最小限になる。その結果コ
ストが下る。
更に、データが失われないので、アプリケーション特有
集積回路により多数の機能を同時に行うことができる。
集積回路により多数の機能を同時に行うことができる。
対照的に、前記マイクロコントロラでは、新しい装置特
有データやＡＤＨプロトコルのトラックを確保するとい
うような複数の機能を行うことができないプログラムコ
ードが存在する。
有データやＡＤＨプロトコルのトラックを確保するとい
うような複数の機能を行うことができないプログラムコ
ードが存在する。
したがって、消費電力が可能な限ジ小さくなる。
電力は、Ｃ−容量および■＝電圧として、ＣＸｖ２×周
波数に比例する。前記マイクロコントローラは、平均し
て、４または６メガヘルツのクロックを備えている。こ
ればＡＤＢ７’ロトコルの周波数２００キロヘルツと比
較して高い周波数である。
波数に比例する。前記マイクロコントローラは、平均し
て、４または６メガヘルツのクロックを備えている。こ
ればＡＤＢ７’ロトコルの周波数２００キロヘルツと比
較して高い周波数である。
第１図は本発明の好適実施例の集積回路チップに利用さ
れるように女っているデータ通信ネットワークを示す。 第２図は好適実施例の集積回路に関連するプロトコルを
示すタイミング図である。 第３図は第２図のプロトコルを実施する好適実施例によ
シ利用される各段階を示す流れ図である。 第４図は第３図の流れ図の過程を実施するアプリケーシ
ョン特有集積回路（ＡＳＩＣ）のブロック図である。 第５図は第４図のＡＳＩＣのデータ母線サブチップの低
レベルの図である。 第６図はカウンタおよびフラグを示す、データ母線チッ
プの一部の低レベルの図である。 第７図はＡＳＩＣの復調論理を示す。 第８図は好適実施例のレセット手段の論理図である。 第９図は好適実施例のフラッシュ手段の論理図である。 第１０図は好適実施例の通話手段の論理図である。 １０．１０’・・・１０ｎ ・・・・データ通信装置、
１４・・・・データ通信システム、１２・・・・ア 夕母線。
れるように女っているデータ通信ネットワークを示す。 第２図は好適実施例の集積回路に関連するプロトコルを
示すタイミング図である。 第３図は第２図のプロトコルを実施する好適実施例によ
シ利用される各段階を示す流れ図である。 第４図は第３図の流れ図の過程を実施するアプリケーシ
ョン特有集積回路（ＡＳＩＣ）のブロック図である。 第５図は第４図のＡＳＩＣのデータ母線サブチップの低
レベルの図である。 第６図はカウンタおよびフラグを示す、データ母線チッ
プの一部の低レベルの図である。 第７図はＡＳＩＣの復調論理を示す。 第８図は好適実施例のレセット手段の論理図である。 第９図は好適実施例のフラッシュ手段の論理図である。 第１０図は好適実施例の通話手段の論理図である。 １０．１０’・・・１０ｎ ・・・・データ通信装置、
１４・・・・データ通信システム、１２・・・・ア 夕母線。
Claims (2)
- （１）データ通信システムの直列データ母線に設置され
た装置に使用するアプリケーション特有集積回路であり
、 （ａ）直列データ母線で伝送される注意・同期化信号を
受け、該注意・同期化信号のタイミングに従つて前記装
置を同期化する注意・同期化受信手段、 （ｂ）直列データ母線で伝送される前記注意・同期化信
号に続く命令バイト信号および停止ビット信号を受け、
該命令バイト信号を復調する復調手段、 （ｃ）前記復調手段に結合されて前記命令バイト信号を
受け、該命令バイト信号が所定のリセットコードを含ん
でいれば、該所定のリセットコードに応じて前記集積回
路を初期状態に戻すリセット手段、 （ｄ）前記復調手段に結合されて前記命令バイト信号を
受け、該命令バイト信号が所定のフラッシュコードを含
んでいれば、該所定のフラッシュコードに応じて集積回
路内の装置特有データをすべてクリアするフラッシュ手
段、 （ｅ）前記復調手段に結合されて前記命令バイト信号を
受け、該命令バイト信号が所定の聴取コードを含んでい
れば、集積回路をデータ母線処理の後期期間に直列デー
タ母線から受信した信号に応答するよう準備する聴取手
段、および （ｆ）前記復調手段に結合されて前記命令バイト信号を
受け、該命令バイト信号が所定の通話コードを含んでい
れば、集積回路をデータ母線処理の後期期間に装置から
直列データ母線にデータを伝送するよう準備する通話手
段、 を備えて成り、 前記聴取手段は、前記後期期間に開始ビット信号に応答
し、前記聴取手段は、前記復調手段を利用して前記直列
データ母線で伝送される情報の２〜８データバイトに応
答し、これら２〜８バイトを装置特有機能に利用し、 前記通話手段は、前記後期期間に開始ビット信号に応答
し、前記通話手段は、変調情報の２〜８データバイトを
前記直列データ母線に伝送する変調手段を備えており、 前記集積回路は、直列データ母線と前記装置との間の相
互作用中データの喪失を可能限り少くする、 ように構成されているアプリケーション特有集積回路。 - （２）データ通信システムの直列データ母線に設置され
た装置に使用するアプリケーション特有集積回路であり
、前記データ通信システムが、注意・同期化信号、命令
バイト信号、停止ビット、ＴＬＴ遅延信号、開始ビット
、および情報の２〜８データバイトを含む逐次信号から
成る命令プロトコルを使用するものにおいて、 （ａ）直列データ母線で伝送される注意・同期化信号を
受け、該注意・同期化信号のタイミングに従つて前記装
置を同期化する注意・同期化受信手段、 （ｂ）前記命令バイト信号および前記停止ビット信号を
受け、前記命令バイト信号を復調する復調手段、 （ｃ）前記復調手段に結合されて前記命令パート信号を
受け、該信号が所定のリセットコードを含んでいれば、
所定のリセットコードに応じて集積回路を初期状態に戻
すリセット手段、 （ｄ）前記復調手段に結合されて前記命令バイト信号を
受け、該命令バイト信号が所定のフラッシュコードを含
んでいれば、所定のフラッシュコードに応じて集積回路
内の装置特有データをすべてクリアするフラッシュ手段
、 （ｅ）前記復調手段に結合されて命令バイト信号を受け
、該命令バイト信号が所定の聴取コードを含んでいれば
、集積回路をデータ母線処理の後期期間に直列データ母
線から受信した信号に応答するよう準備する聴取手段、
および （ｆ）前記復調手段に結合されて前記命令バイト信号を
受け、該命令バイト信号が所定の通話コードを含んでい
れば、集積回路をデータ母線処理の後期期間に装置から
直列データ母線にデータを伝送するよう準備する通話手
段、 を備えて成り、 前記聴取手段は、前記後期期間に前記開始ビット信号に
応答し、前記聴取手段は、前記復調手段を利用して前記
データ母線で伝送される情報の２〜８データバイトに応
答し、これら２〜８データバイトを装置特有機能に利用
し、 前記通話手段は、前記後期期間に開始ビット信号に応答
し、前記通話手段は、変調情報の２〜８データバイトを
前記直列データ母線に伝送する変調手段を備えており、 前記集積回路は、直列データ母線と前記装置との間の相
互作用中データの喪失を可能な限り少くする、 ように構成されているアプリケーション特有集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US407,575 | 1989-09-15 | ||
| US07/407,575 US5175750A (en) | 1989-09-15 | 1989-09-15 | Application specific integrated circuit for a serial data bus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03174643A true JPH03174643A (ja) | 1991-07-29 |
Family
ID=23612655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244152A Pending JPH03174643A (ja) | 1989-09-15 | 1990-09-17 | 直列データ母線用アプリケーシヨン特有集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5175750A (ja) |
| JP (1) | JPH03174643A (ja) |
| DE (1) | DE4029100A1 (ja) |
| GB (1) | GB2236461B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341480A (en) * | 1992-04-09 | 1994-08-23 | Apple Computer, Inc. | Method and apparatus for providing a two conductor serial bus |
| JP3334211B2 (ja) | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | ディスプレイ |
| US5530558A (en) * | 1994-04-11 | 1996-06-25 | Nachman; Bruce | Interface circuit for utilizing a facsimile coupled to a PC as a scanner or printer |
| US5657346A (en) * | 1995-10-13 | 1997-08-12 | Lordi; Angela Lee | Transmission line driver test integrity circuit |
| DE10150418B4 (de) * | 2001-10-11 | 2004-05-13 | Grundig Ag I.Ins. | Vorrichtung zum Rücksetzen von an einen Bus angeschlossenen integrierten Schaltungen |
| DE102007004816B4 (de) * | 2007-01-31 | 2010-11-25 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Übermitteln einer Nachricht |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965468A (en) * | 1975-01-17 | 1976-06-22 | Hewlett-Packard Company | Logic pulser |
| GB1565203A (en) * | 1975-07-25 | 1980-04-16 | Pico Electronics Ltd | Remote control systems |
| US4128832A (en) * | 1976-01-08 | 1978-12-05 | Ncr Corporation | Combined encoder/decoder |
| GB1519779A (en) * | 1976-03-02 | 1978-08-02 | Butler A W | Apparatus for control of equipment via a single transmissions path |
| US4146743A (en) * | 1976-08-09 | 1979-03-27 | Hewlett-Packard Company | Adaptive sampling decoder-encoder apparatus and method |
| GB1575037A (en) * | 1977-02-09 | 1980-09-17 | Philips Electronic Associated | Data transmission |
| US4228422A (en) * | 1978-11-30 | 1980-10-14 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | System for displaying at a remote station data generated at a central station and for powering the remote station from the central station |
| DE3140431C2 (de) * | 1980-10-13 | 1986-09-25 | Hitachi, Ltd., Tokio/Tokyo | Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals |
| US4910655A (en) * | 1985-08-14 | 1990-03-20 | Apple Computer, Inc. | Apparatus for transferring signals and data under the control of a host computer |
| US4700358A (en) * | 1985-11-18 | 1987-10-13 | Hayes Microcomputer Products, Inc. | Synchronous/asynchronous modem |
| US5027109A (en) * | 1989-06-08 | 1991-06-25 | Donovan Paul M | Apparatus and method for minimizing undesired cursor movement in a computer controlled display system |
-
1989
- 1989-09-15 US US07/407,575 patent/US5175750A/en not_active Expired - Lifetime
-
1990
- 1990-08-22 GB GB9018402A patent/GB2236461B/en not_active Expired - Lifetime
- 1990-09-13 DE DE4029100A patent/DE4029100A1/de not_active Withdrawn
- 1990-09-17 JP JP2244152A patent/JPH03174643A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2236461A (en) | 1991-04-03 |
| GB2236461B (en) | 1993-12-22 |
| US5175750A (en) | 1992-12-29 |
| DE4029100A1 (de) | 1991-03-28 |
| GB9018402D0 (en) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10353837B2 (en) | Method and apparatus to enable multiple masters to operate in a single master bus architecture | |
| EP3008609B1 (en) | Camera control interface extension bus | |
| EP3254203B1 (en) | Receive clock calibration for a serial bus | |
| EP3095038B1 (en) | Camera control interface extension with in-band interrupt | |
| EP3055779B1 (en) | Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus | |
| US6990549B2 (en) | Low pin count (LPC) I/O bridge | |
| US9684624B2 (en) | Receive clock calibration for a serial bus | |
| JP6517243B2 (ja) | リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース | |
| JP2863771B2 (ja) | 同期直列インターフェイスの再同期化方法及び回路 | |
| US10579581B2 (en) | Multilane heterogeneous serial bus | |
| US7231467B2 (en) | Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput | |
| US5564061A (en) | Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets | |
| TW202143061A (zh) | 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器 | |
| US9880895B2 (en) | Serial interface with bit-level acknowledgement and error correction | |
| US10684981B2 (en) | Fast termination of multilane single data rate transactions | |
| TW202213115A (zh) | 相位差分協定的錯誤訊號傳遞窗口 | |
| US6622191B1 (en) | Computer system | |
| JP3198333B2 (ja) | 直列データ母線によりデータを転送する装置および方法 | |
| US5809341A (en) | Circuit for transmitting received character when detection signal is not activated and transmitting substitute character when the detection signal is activated | |
| US5539666A (en) | Data communications method and system coupling device | |
| GB2236461A (en) | Application specific integrated circuit for a device on a serial data bus | |
| US20250021153A1 (en) | Adaptive low-power signaling to enable link signal error recovery without increased link clock rates | |
| CN210405365U (zh) | 多协议聚合传输装置及系统 | |
| CN111624915A (zh) | 一种上位机通过串口唤醒微控制器的方法 | |
| WO2017172269A1 (en) | Method and apparatus to enable multiple masters to operate in a single master bus architecture |