JPH03175646A - 試験設備付きひずみ解法フリップチップ集積回路アセンブリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は集積回路に関するものであり、更に詳細には、
キャリアにチップを取付ける方法の改良に関する。本発
明の主な目的は信頼性に優れた高密度多数チップアセン
ブリを供給することである。

【従来の技術】

集積回路は民生用および軍用の両者を包含するほとんど
あらゆる部類の技術製品に使用されている。この製品範
囲において進歩した技術部分を実現するには高密度シス
テムおよび高性能システムの双方が必要である。これら
の実現には高密度集積回路チップおよび簡潔パッケージ
ング技術が必要である。 チップ回路の密度は集積回路プロセス技術の進歩により
得られるが、簡潔パッケージングは多数チップアセンブ
リにより達成される。多数チップキャリアは各種技術を
使用して製作されてきたが、最高チップ密度はキャリア
を、チップを作るのに使用される同じプロセス技術を用
いて製作することにより達成されてきた。得られる密度
は単一チップパッケージを搭載する印刷回路基板で得ら
れる密度を実質上超えている。 多数チップキャリアの環境により密度が向上すると隣接
チップ間の相互接続の長さか短くなり、そのため、性ｔ
ｌＵが良くなる。他方、単一チップパッケージの大きさ
は、チップの設置密度を制限するが、相互接続の長さか
長く、そのため性能が不充分であるという特徴を有する
。 更に、多数チップアセンブリは、もっと高価なａ合技術
チップ、例えば、アナログ／ディジタルおよびＢ　ｉ　
ＣＭＯ８を使用する代わりにアナログ、ディジタル、バ
イポーラ、およびＣＭＯ８のような一般的技術を組み合
わせて用いる。 例えば、別々のディジタルチップおよびアナログチップ
を使用する多数チップパッケージは一層簡単な技術を更
に良好な個別分野と組み合わせている。この結果非常に
機能的で経済的なシステムが得られる。 チップ取付は法の内、「フリップチップｊ法は、信号お
よび電力の接続がもはやチップの周辺に限定されないの
で、優れた機能密度を与える。システム密度は多数チッ
プキャリアに能動回路を収容することにより更に増大す
る。 「フリップチップ」取付ｌ去にはチップを逆さにひっく
り返して対向する多数チップキャリアに取付ける作業が
ある。最終の組立には、確実な取付は方法の他に構成要
素の精密な位置合わせをも必要とする。伝統的な取付は
法ははんだバンブを使用して対向接触域を接合している
。 米国特許出願筒２９５，７２９号に説明されている比較
的新しい自己整合技法はチップのスロットおよびキャリ
アの開口に合うピンブロックを使用している。この手法
は組立および試験を容易にする精密、便利、且つ再現可
能な位置合わせを考慮している。 多数チップアセンブリの試験は確実な取付けおよび位置
合わせ法と同等に重要である。チップおよびキャリアを
接続するのにはんだ継手の代わりに試験バンブを使用す
る試験アセンブリはテスタと接続するかまたは「システ
ムエミュレータ」として働くことができる。この後者の
概念は上記特許出願書に「置換試験」として導入されて
いる。この「インシステム」試験環境には、多数チップ
システムを正確に表し、これによりベクトル試験、伝送
線駆動、およびＥＳＤ回路などを避けることにより、従
来の試験装置と比較してかなりな利点がある。その他に
この試験環境には簡単さと効率の良さという特徴がある
。更に、−層複雉なシステムを試験する場合に急速に増
大する、試験開発および関連ノ＼−ドウエアの実質的費
用も節約される。 はんだバンブはチップとキャリアとの間の熱膨張の差に
より生ずる剪断ひすみによる信頼性の問題を招く。これ
は材料の組み合わせ不良、または同じ材料から作られる
アセンブリ構成要素間の単なる温度氏により生ずる。は
んだバンブの信頼性の研究の結果は、エルンスト・レヴ
イン（Ｅｒｎｅｓｔ　Ｌｅｖｉｎｅ）とジェー・オルド
ネッツ（Ｊ　、　０ｒｄｏｎｅｚ）によるｒＡｎａｌｙ
ｓｉｓ　ｏｆ　ＴｈｅｒｍａｌＣｙｃｌｅ　Ｆａｔｉｇ
ｕｅ　Ｄａｍａｇｅ　ｉｎ　Ｍｉｃｒｏｓｏｃｋｅｔ　
５ｏｌｄｅｒＪｏｉｎｔｓＪ　、　ＩＥＥＥ　Ｔｒａｎ
ｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｐｏｎｅｎｔｓ。 Ｈｙｂｒｉｄｓ　ａｎｄ　Ｍａｎｕｆａｃｔｕｒｉｎｇ
　Ｔｅｃｈｎｏｌｏｇｙ、　Ｖｏｌ。 ＣＨＭＴ−４，Ｎｏ、４．Ｄｅｃｅｍｂｅｒ　１９８１
．ｐｐ’、５１５〜５１９で、また日本の茨城県日立市
（〒３１９−１２）　、日立製作所日立研究所のフミオ
・ナカノ（Ｆｕｍｉｏ　Ｎａｋａｎｏ）　、　　タサオ
・ツガ（Ｔａｓａｏ　Ｓｏｇａ）　、　　シゲオ・アマ
、ギ（Ｓｈｉｇｅｏ　Ａｍａｇｉ）によるｒ　Ｒｅ５ｉ
ｎ−１ｎｓｅｒｔｉｏｎ　Ｅｆｆｅｃｔ　ｏｎ　Ｔｈｅ
ｒｍａｌ　Ｃｙｃｌｅ　Ｒｅ５ｉｓｔｉｖｉｔｙｏｆ　
Ｆｌｉｐ−Ｃｈｉｐ　Ｍｏｕｎｔｅｄ　ＬＳＩ　Ｄｅｖ
ｉｃｅｓＪ　、　［ＳＨＭ’８７　Ｐｒｏｃｅｅｄｉｎ
ｇｓ、ｐｐ、５３６で、報告されている。 更に最近、これらの研究は低温動作にまで拡張され、そ
の結果は、ホー・トン・トン（Ｈｏ−Ｍｉｎ　Ｔｏｎｇ
）らによりｒｃｅｖａｍｉｃ　Ｐａｃｋａｇｅｓ　ｆｏ
ｒＬｉｇｕｉｄ−ＮＬｔｒｏｇｅｎ　０ｐｅｒａｔｉｏ
ｎＪ　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ　Ｅｌ
ｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ、Ｖｏｌ、ＥＤ−３６Ｎ
ｏ、８．Ａｕｇｕｓｔ　　１９８９．ｐｐ、１５２１〜
２７で発表されている。はんだ継手は温度サイクル中疲
労を発達させ、遂に故障する。 従ってその使用は劣化を受けると共に寿命が限られてい
る。 フリップチップアセンブリでのはんだ継手の故障はキャ
リアにチップを取付ける別の方法を探す刺激となった。 このような方法の一つはキャリア上の＋Ｉｂかりやすい
膜に取付けられた金パツドに接触するチップ端子として
金バンプを提案している。チップとキャリアとの間の熱
膨脹の差がある状態で、ハンプは膜の柔軟性のため自由
に動く。この手広ははんだバンブを永続的に剛くないよ
うにしている。この手法はチップとキャリアとの対向面
の平行度が悪くても接合対すべての電気的接触を確保し
ている。これは接合接触対間に得られる間隙の差が対応
する膜の、組立中に加えられる圧力による、沈下の差に
より埋め合わされるため行われる。 金バンプ取付法の特徴は、接続密度が高いこと、チップ
が着脱できること、置換試験中および熱膨の差がある間
も確実性を保っていることである。ここで金バンプは、
キャリアが単層金属システムを使用しているので適度に
小さく作ることができる。しかし、多層金属システムを
採用すれば、金バンブ全体の大きさが大きくなり、膜に
達するまで垂れたとき金バンブが上部接続層を飛び越す
ことができ、同時に剛くなる。 その結果接続密度が低くなり、チップ面が凹凸になる他
、金が大量生産集積回路用の従来無かったメタリゼーシ
ョンであるということから、この取付法は超大規模集積
（ＶＬＳＩ）回路にとっては、魅力が少ない。

【発明が解決しようとする課題】

それで多層金属構造を使用しているＶＬＳＩに適用でき
る多数チップアセンブリ用の別の取付法が必要になる。 この取付法は熱膨脹の差がある間維持される確実なイン
タフェースを提供すべきである。望ましくはこの取付構
造はチップおよびキャリアに使用されている従来のＩＣ
処理技法を用いて製作されるべきである。

【課題を解決するための手段】

本発明によれば、「フリップチップ」集積回路アセンブ
リはチップおよびキャリアを電気的および機械的に取付
けるのに曲がり易く取付けられた接続柱を用いて製作さ
れる。接続柱および柱をチップおよびキャリアを取付け
る柔軟な接手を備えている。柱は柱の軸で規定される軸
方向にキャリアからチップを間隔をあけて設置する。各
社はチップまたはキャリアに取付けるための少なくとも
一つの柔軟な継手を使用し、その軸方向に移動すること
ができると共にそれに対し傾くことができる。アセンブ
リがチップとキャリアとの間の熱膨脹差を受けると、生
ずる柱の動きによりその軸方向に直角なおよびそれに沿
う面内の剪断ひずみが減少する。 接続柱およびそのアセンブリ構成要素への取イ寸法は多
様な構造を使用して実現することができる。例えば、柱
を両端に柔軟な継手を使用してチップおよびキャリアに
取付けることができる。別の構成では柱ははんだバンブ
で接合された２本のポストを備え、少なくとも１本のポ
ストがそれをアセンブリ構成要素の一つに取付けるのに
柔軟接続を利用する。もう一つの柱取付法は空洞の上方
に形成された柔軟な膜から成る少なくとも一つの柔軟継
手を使用している。 好適な構成では、接続柱ははんだバンブで接合された対
向する２本の接続ポストを備えており、その各々がチッ
プまたはキャリアとの柔軟継手を備えている。各ポスト
は誘電体材料から作られており、プロセスにより設けら
れたすべての金属層の垂直に相互接続する構造により形
成された内部導体コアを備えている。最上層の金属がは
んだバンブと接触するが、下の一つおよび誘電体は柔軟
な膜に取付けられている。その結果、接続柱は、剛くで
きているのが特徴であるが、関連する膜と一体になって
藺がる。フリップチップアセンブリが熱膨脹差を受ける
と、接続柱アセンブリのたわみは三つの自由度を示す。 それ故、通常従来の剛性アセンブリのはんだバンブで生
ずる剪断ひずみが実際上無くなる。 接続ポストはリングを所定の位置で多層金属構造の誘電
体にエツチングすることにより形成される。エツチング
を膜および第１層の金属上面で停止する。リングの内壁
はポストの外壁となるが、外壁は能動相互接続域に穴を
形成する。 各ポストの内側で、現存するすべての層からの所定の金
属の島がヴアイアと乗直に相互接続してその導電コアを
形成する。接続ポストの形成はチップおよびキャリアで
同じである。 チップおよびキャリアの組立プロセス中に、対向ポスト
の接触面により規定される局部間隙の差を調節しなけれ
ばならない。本発明は集積回路基板が実質上光学的に平
らであるので取付域を横断して適合するポストにより導
入される間隙の変動は狭い公差内に維持することができ
るという事実を活用している。チップおよびキャリアの
ポストをはんだ付けのため一賭にすると、これら公差に
よりチップ域を横断して高さの変動する異なる形状のは
んだバンブが生ずるので、間隙の変動が調節される。チ
ップ面を横切って分布する制限脚がチップとキャリアと
の間に最小間隙を設定する。 対向する構成要素をフリップチップ構成に取付けるのに
使用する組立工具が最初に、上述した後の自己整合の準
備として、ロボット制御のもとて構成要素間の粗位置決
めを行う。その後で、組立工具かはんだ付は段階中キャ
リア面に対する制限脚の圧力を維持する。はんだバンブ
の固化段階の終わりに、チップおよびキャリアの温度を
一様にするように膜の静止状態を確定する。この状態で
膜は平らであり最小初期張力のもとにある。チップに電
力を加えると、その温度がキャリアに対して上昇する。 続いて生ずる熱膨張差により接続柱が藺かり、膜の張力
および変形が増大する。 好適な最終パッケージはリドにより支持されるセラミッ
クハウジングの内側に設置された集積回路「フリップチ
ップ」アセンブリを備えている。アセンブリはキャリア
ウェーハおよびダイをウェーハに留めるピンブロックに
対して押付けられた二つ以上のダイを備えている。キャ
リア端子はセラミックハウジングの導体に結合され、こ
の導体はパッケージピンと接続されている。 本発明の特徴は、他に試験に便利な環境を作るフリップ
チップアセンブリの新しい取付方法にある。特に、「膜
ブローμ」は、はんだ継手の代わりに金属バンブを使用
することを除けば集積回路アセンブリのものとほとんど
同じキャリアを使用して作ることができる。このような
試験アセンブリを次にテスタと接続し、個別チップおよ
び多数チップシステム両者の従来どおりのベクトル試験
に備える。 特に重要な代わりの方法では、試験アセンブリが個々の
生産チップを試験する「システムエミュレータ」の役目
をする。これはシステム全体を正確に表す試験環境を提
供するという重要な長所を備えていると共に試験開発お
よび複雑なシステムの試験に関連するハードウェアの絶
えず上昇し続ける費用を節約することになる。 この「置換試験」はパッケージチップをテスタで試験す
るとき受ける多数の短所を回避している。例えば、チッ
プとテスタとを接続する低インピーダンスの伝送線を駆
動するのに必要な大電力トランジスタがもはや不要であ
る。チップをテスタが供給する試験ベクトルで試験する
代わりに、キャリアウェーハ上にある試験可能回路によ
る「構造式試験」が「インシステム」試験を行う。これ
によりテスタまたは組込みシステムの試験階層に接続す
る試験アクセスピンの数が減る。更に、混合技術のチッ
プがこの環境で容易に試験される。その個々の技術が試
験ピンに対して透明だからである。他の長所は、チップ
を適切な湿度状態の存在する工場で試験アセンブリに取
付けることができるので、静電気保護回路をチップから
除去することができるということである。 上述の「フリップチップ」アセンブリは接続柱を介する
柔軟な取付けという利点を伝統的なはんだバンブ技術と
を組み合わせて利用している。その構成要素が柔軟取付
けされているため、アセンブリは熱膨脹差の期間中ひず
みから解放され、これによりその信頼性が高まる。更に
、接続柱はダイの組込み部分として処理され、いろいろ
なレベルの相互接続構成により実施される構造体の取替
えに関連する（＝１加的プロセス段階および間接費の幾
らかか節約される。新しいフリップチップアセンブリの
特徴は、高いチップ密度、簡潔さ、高性能、試験が容易
であること、および信頼性に優れていることであり、こ
れは従来のアセンブリに対して改善されている。 本発明のこれらのおよび他の特徴および長所は図面を参
照して行う以下の説明により明らかである。 なお、図面において、３桁の数字で表されている構成要
素、部材の最初の数字は最初に示された図番号を示して
いる。例えば、キャリアウェハ１０２は第１図で最初に
示され、ピンブロック２３６は第２図で最初に示されて
いる。これにより、読者は、以下の説明中で明確に言及
された図面中に参照番号が見あたらない場合であって、
その参照番号の位置を突き止めることが可能になる。

【実施例］ 本発明によれば、第１図に示す通り、多数集積回路パッ
ケージ１００は、キャリアウェーハ１０２．２個の集積
回路（ＩＣ）ダイ１０４、セラミックハウジング１０８
、およびパッケージリド１０６を備えている。ＩＣチッ
プ１０４はパッケージ１００に割当てられたシステム機
能を行う回路のほとんどまたは全部を備えているが、キ
ャリア１０２はインタフェース回路の幾つかまたは皆無
、およびピン１１０への導電経路を含むすべてのシステ
ム接続を備えている。ピン１１０はパッケージ１００と
組込みシステムとのインタフェースとなる。 キャリアウェーハ１０２のＸＹ平面内でのｌＣｌＯ４の
最終的な正確な位置合わせは、第２図に示すように、キ
ャリアウェーハ１０２の開口２４０をダイ１０４のスロ
ット２３８と合わせるピンブロック２３６により行われ
る。組立中のチップとキャリアとの最初の位置合わせ不
良はロボット制御のもとで組立工具により圧力を加えて
ピンブロックをアパーチャおよびスロットに係合させる
ことにより自動的に補正される。この補正プロセスを「
自己整合」と定義するが、これはチップとキャリアとの
間の桔密なレジストレーションを行う。キャリアウェー
ハ１０２、ピンブロック２３６、およびＩＣダイ１０４
は、第２図および第３Ａ図に示すように、自己整合ＩＣ
フリップチップアセンブリ３００を果合的にＪ＋ｌＩｉ
　Ｉ戊する。 キャリアウェーハ１０２およびＩＣダイ１０４は、第３
Ａ図および第４図に示すように、接続アセンブリ４００
を用いて取付けられる。接続アセンブリは、接続柱３７
６、はんたバンプ２２８で接合された接続ポスト２１６
および２２２、および柔軟な二酸化シリコンの膜３７０
で覆われた空洞３６８から構成された柔軟部材、から構
成されている。接続ポスト２１６はダイ１０４にある柔
軟膜３７０に、接続ポスト２２２はキャリアウェーハ１
０２にある柔軟膜３７０に取付けられている。各ポスト
２１６．２２２はプロセスで使用されるすべての金属層
からの所定の金属の島の多数レベル相互接続構造から成
る導電コア３７４を備えている。コア３７４の構造は金
属の島３５０．３４８．３４６、および相互接続３４２
．２２６の他に、ヴアイア３５８．３５６．３５４から
それぞれ構成されている。 柔軟膜３７０は、二酸化シリコンから作られるか、圧縮
可能な（軟い）材料が詰まった空洞３６８の上に形成さ
れている。空洞３６８は、第３Ａ図に示しであるが、空
気で満たされている。 ウェーハ１０２の開ＩＪ２４０．スロット２３８、およ
び空洞３６８は、同じプロセスで作ることができる。開
口２４０および空洞３６８は、キャリアウェーハ１０２
の基板３６０に酸素の層３６２を成長することから始め
る。次に酸素を、従来のフォトリソグラフ法を用いて、
開口２４０および空洞３６８を形成すべきキャリアウェ
ーハ１０２の長方形の区域から除去する。最後に、＜１
１１＞結晶面に沿う激しい５ε方性エツチにより長方形
区域内に開口２４０および空洞３６８を画定する。これ
はキャリアウェーハ１０２を、エチレンジアミン、ピロ
カテコール、および水を含むｒＥＤＰＪという名のエッ
チャント溶液に浸漬して行う。同様な性質を有する代わ
りのエッチャントも使用することかできる。開口２４０
および空洞３６８の＜１１１＞方向の壁は、＜ｉｏｏ＞
結晶面に沿って規定されているウェーハ１０２の上面と
５４．７４°の角度を成している。エツチングはＰ十埋
込層３７２で終り、これにより開口２４０および空洞３
６８の平らな底が出来上がる。 チップ１０４のスロット２３８は、上述のものと同じプ
ロセスを用いて形成される。チップ１０４を含む、集積
回路ウェーハ内のチップのアレイを幅の広い「スクライ
ブ線」で横方向に分離してスロット２３８を形成できる
ようにする。開口をこれらスクライブ線を横断してウェ
ーハ内にエッチする。ウェーハの処理が終了したら、こ
れを開口を２等分するように切るとチップ１０４のスロ
ット２３８とそのレプリカとになる。 ピンブロック２３Ｇは開口２４０１空洞３６８、および
スロット２３８を製作するのに使用した同じエツチング
法を適用して形成される。その上面および下面が＜　１
００＞結晶方位に沿っているシリコンウェーハの両面を
二酸化シリコンで被覆する。酸化物の島の適合アレイを
ウェーハ両面にフォトリソグラフで画定する。酸化物を
島間領域から除去したら、パターンを有するウェーハに
両面ＥＤＰエッチを施すとピンブロック２３６のアレイ
が出来上がる。最終ピンブロック２３Ｇにはエッチし去
られた上および下に酸化物層が残っている。＜１１１＞
結晶面に沿うそれらの上下の側壁は開口２４０およびス
ロット２３８の対応する壁に合致している。 ４層金属プロセスを使用してキャリアウェーハ１０２お
よびダイ１０４を製作する。接続ポスト２１６および２
２２はリング２２０および２２４をそれぞれダイ１０４
およびキャリアウェーハ１０２のフォトリソグラフで画
定した金属の島の周りの誘電体内にエッチして形成する
。空のリング２２０および２２４のエツチングはＪ１３
７０の上面およびそれぞれ第１層の金属の相互接続３４
２および２２６で停止し、膜へのポストの取付は区域を
明瞭に画定する。 空のリング２２０および２２４の内壁は接続ポスト２１
６および２２２の外壁となるが、その外壁はそれぞれダ
イ１０４およびキャリアウェーハ１０２の能動相互接続
領域に穴を画定する。誘電体壁２１８は、左ダイ１０４
の能動相互接続領域の一部であるが、第２図および第４
図に示すように、接続ポスト２１６の形成により残され
た穴をきわ立たせる。 接続アセンブリ４００は、フリップチップアセンブリ３
００のチップとキャリアとを連結するが、電気的属性の
他に独特な機械的属性をも備えており、これについては
以下に説明する。 接続ポスト２１６および２２２は誘電体殻および導電コ
ア３７４から作られ、アセンブリ構成要素を電気的に連
結している。各コアは、第３Ａ図および第４図に示すよ
うに、金属島およびヴアイアから成る構成を備えている
。金属の島は以下の順序で連結されている。ダイ１０４
の第１層の金属相互接続３４２およびキャリアウェーハ
の２２６はヴアイア３５４を通して第２層の金属相互接
続３４６に接続されている。第２層の金属相互接続３４
６はヴアイア３５６を通して第３層の金属相互接続３４
８に接続されている。第３層の金属相互接続３４８はヴ
アイア３５８を通して第４層の金属相互接続３５０に接
続されている。 チップ１０４の典型的な電気経路は、その能動領域をポ
スト２１６に連結するものであるが、第４図に示すよう
に、第２層の金属３４６およびヴアイア３５４を通して
相互接続されている第１層の金属痕跡４７８および第１
層の金属相互接続３４２から構成される。 アセンブリ３００の隣接するダイ１０４相互間の電気経
路は第１層の金属相互接続２２６により接合されている
第１層の二つの金属相互接続３４２および２本の接続柱
３７６から構成されている。各接続柱３７６ははんだバ
ンブ２２８により接合されている一対の対向ポスト２１
６および２２２を備えている。本発明は、上に引用した
Ｅ、Ｌｅｖｉｎｅ等、Ｆ、Ｎａｋａｎｏ等、およびＨ，
Ｔｏｎｇ等による教示のとおり９５％鉛−５％錫の組成
を使用する伝統的なはんだバンブ技術を活用している。 はんだを最初デイツププロセスによりキャリアウェーハ
１０２のポスト２２２に載せ、続いてワンショットリフ
ロー段階中ダイ１０４のポスト２１６に取付ける。更に
詳細には、はんだハンプ２２８の対向ポスト２１６およ
び２２２への取付けを、第４図に示すように、接着表面
４８０を生ずる、はんだと金属との間の分子結合により
行う。 フリップチップアセンブリ３００のはんだ付は段階前に
、ダイ１０４の上面２３２とキャリアウェーハ１０２の
上面２３４との間の間隙の変化に注目する。 接続ポスト２１６および２２２の接触域はそれぞれ表面
２３２および２３４と平向であるから、対向ポストの接
触域２３２および２３４により画定される局部間隙は予
想取付は区域内で変わる可能性がある。 これら間隙の変化は、チップ１０４およびキャリアウェ
ーハ１０２の組立中、調節しなければならないが、集積
回路基板は実質上光学的に平坦であるという事実により
狭い公差内に保つことができる。チップ１０４およびキ
ャリアウェーハ１０２をはんだ付けのため位置合わせし
て一緒にすると、これら公差のため取付区域を横断して
高さの変化する異なる形状のはんだバンブ２２８が生ず
るので、間隙の変化を調節する。 はんだバンブ２２８の最終形状は制限脚２３０を利用す
る結果作り出され、これにより組立が完了したときチッ
プ１０４とキャリアウェーハ１０２との間に最小間隙が
設定される。組立工具から供給されるフリップチップア
センブリの保持力は組立中キャリア表面２３４に対する
制限脚２３０の圧力を維持する。はんだバンブ２２８か
固化してしまうと、接続アセンブリ４００の静止状態が
確定し、膜３７０が平らになり最小初期張力が加えられ
る。 その他、熱だめ接続するウェーハによってはつ工−ハの
厚さの変動を調節する必要がないことがある。 制限脚２３０は、チップ面２３２に取付けられ、相互接
続域を横断して分布されるが、誘電体から作られ、第４
層の金属３５２の上のパッシベーション層に取付けられ
る。代わりに、制限脚２３０を金属で作り、レベル間誘
電体面２３２の上のパッシベーション層に取付けること
かできる。 第４図に示す接続アセンブリ４００の寸法は次の通りで
ある。接続ポスト２１６および２２２の全体の高さは７
８μｍであるが、その内訳は次の通りである。 第１層の金属相互接続　３４２／２２６　０．７μｍ第
１−第２金属接続ヴアイア　３５４　０．４μｍ第２層
金属相互接続　　　　　３４６　０．７μｍ第２−第３
金属接続ヴアイア　３５６　０．８μｍ第３層金属相互
接続　　　　　３４８　１．２μｍ第３−第４金属接続
ヴアイア　３５８　１．０μｍ第４層金属相互接続　　
　　　３５０　２．０μｍパッシベーション　　　　　
　　　１０μｍはんだバンブ２２８の高さは３．０μｍ
である。柔軟膜３７０の厚さは０．８μｍであり、空洞
３６８の深さは２４μｍである。 ポスト２２２および２１６の断面は約１０．０μｍＸ　
１００μｍである。第３Ａ図に示す、対応する空リング
２２４および２２０の寸法はそれぞれ１８．０μｍＸ　
１８０μｍである。これらの寸法は充分小さなはんだバ
ンブ２２８を有するアセンブリ４００の対向するポスト
２２２および２１６の有限の位置合わせ不良を考慮して
おり、チップ１０４とキャリアウェーハ＼１０２との間
の位置合わせ公差の累積を±１．０μｍ（最大±２０μ
ｍ）と仮定している。 膜３７０はキャリアウェーハ１０２と実質上配設されて
いるダミーウェーハとの間の酸化物層の結合に独特な結
合技法を使用して製作される。このプロセスの出発点は
、上に説明したように、キャリアウェーハ１０２の基板
３６０に開口２４０および空洞３６８をエッチするため
のマスクとして働いた薄い二酸化シリコン層３６２の残
留パターンである。二酸化シリコンで被覆されたダミー
ウェーハをウェーハ１０２の上に載せ、酸化層３６２お
よびダミーウェーハの酸化層を共に酸化雰囲気内で７０
０°Ｃを越す温度で押し付けて結合する。 次にダミーウェーハの２１（板をエッチし去り、二酸化
シリコン層３６２と結合した新しい二酸化シリコン層を
残す。この新しい層を選択的にエッチしてこれを開口２
４０および回路要素を備えている領域から除去し、その
層を空洞３６８の上に残す。空／１１１３６８の上に残
った二酸化シリコンの部分は柔軟膜３７０を画定する。 チップ１０４の膜３７０の製作法は上述のプロセスと同
じである。ここで基板３６４にエッチされている空洞３
６８、および開口２４０は二酸化シリコン層３６６で規
定されている。 キャリアウェーハ１０２およびチップ１０４の両者の膜
３７０の代わりの製住力ｌ去では、それぞれの二酸化シ
リコン層３６２および３６６を通してその下のシリコン
に形成された二つのＬ形開口を備えている。Ｌ形開口は
、その対角線を横切って互いに対向する正方形領域の辺
を画定する。各開口の脚は正方形の辺の半分より大きい
ので、正方形の対辺への脚の投影はそこにある脚と重な
る。これら重なりの特徴は次の処理段階で正方形領域の
下を確実に完全にエッチするのに必要である。 Ｌ形開口を通してのＥＤＰエッチにより、第３Ａ図に示
すように、正方形の下のシリコンがＰ十層３７２により
画定される深さまで除去される。エッチの完了後、Ｌ形
開口を多結晶シリコンで埋めることができる。最終構造
は、膜３７０の一方を画定する正方形領域、およびその
下にある関連空洞３６８である空孔から構成される。 膜３７０および空洞３６８の製作法は米国特許出願第２
９５，７２９号に記されている。 本発明は接続アセンブリ４００の機械的属＋１に基づい
ており、更に詳細には、応力を受けると１１１１がるそ
の能力に基づいている。接続柱３７６は、ポスト２２２
および２１６、およびはんだバンブ２２８から構成され
ているが、第３Ｂ図の二つのΔ！／２変位で示すように
、熱膨脹の差により生する横方向変位Δ１に応じて角φ
を通じて傾く。 柱はその軸方向に移動することができる他に、それに垂
直に、すなわち、それぞれチップ１０４およびキャリア
ウェーハ１０２の上面２３２および２３４に平行なＸＹ
平面内で傾くことができる。膜３７０の柔軟性に基づく
この移動能力のためフリップチップアセンブリ３００が
、熱膨脹差の期間中その従来の剛いものの場合に発生し
た剪断ひずみから解放される。剪１折ひすみの軽減によ
りはんたバンブの故障が実際上無くなり、更に一層確実
なフリップチップアセンブリが得られる。 第３１３図は接続柱３７６の熱膨張差に対する応答を簡
略に表したものである。この図は柱の軸を静止中心の周
りに回１１広した結果として示しであるが、変位Δｌは
チップおよびキャリアの反対方向の二つの部’ｌ＆＆位
ΔＩ／２として示しである。チップ１０４の温度がキャ
リアウェーハ１０２の温度に対して上昇すると仮定する
と、ΔｌはΔＴ＝５０℃の温度差に対してチップを横断
する最大可能変位として定義される。 静止状態か存在すると、チップ１０４およびキャリアウ
ェーハ１０２は等温度にあり、膜３７０は内部張力最小
で平らになっている。チップ１０４の動作中、その温度
はキャリアウェーハ１０２の温度より上に上昇し、それ
らの間に熱膨脹の差を生ずる。その結果、第１層の金属
相互接続３４２は、チップ１０４のポスト２１６の下面
であるが、膜３７０の柔軟性により可能になる傾き位置
に接続柱３７６を引き込む。接続柱３７６の傾きにより
チップ１０４およびキャリアウェーハ１０２の膜３７０
に張力が加えられ、それらを変形させ、空洞３６８の内
側の空気を圧縮する。 熱膨脹差により生じた変位Δ１はチップ面積、およびチ
ップ１０４とキャリアウェーハ１０２との間の温度差Δ
Ｔに比例する。チップ面積を約１０．０ｍｍＸ　１０．
０ｍｍ、温疫差をΔ’１”＝５０°Ｃと仮定すると、変
位ΔＩ　＝０．８６μｍが得られる。接続柱３７６の高
さを「ｈ」で示せば、上に掲げた寸法に基っきｈ＝２Ｘ
７．８＋３．０＝１８．６μｍで、Δｌ／ｈ＝４．６％
の比が得られる。この「傾き比率」は、接続柱３７６に
作用する横方向の力を求めることかできるようにするが
、適度に小さい。 フリップチップアセンブリ３００およびその個々の構成
要素の試験は、第５図に示すように、膜ブローバアセン
ブリ５００を用いて行われる。 これははんだバンブ２２８の代わりに金属バンブ５８２
を採用することによるフリップチップアセンブリ３００
とは異なる。金属バンブ５８２は、試験キャリアウェー
ハ５０２のポスト５２２に取付けられるが、第４層の金
属島５００に直接付着して「試験ポスト」５８４の組込
み部分となる。試験キャリアウェーハ５０２のポスト５
２２および柔軟膜の構成および製作は、上述のフリップ
チップアセンブリ３００のものと同じである。ポスト５
２２は誘電体殻で囲まれた導電構造を備えている。導電
構造はヴアイア５５８．５５６、および５５４によりそ
れぞれ相互に接続される金属の島５５０．５４８．５４
６、および第１層の金属リード５２６を備えている。 キャリアウェーハ５０２の柔軟膜は、基板５６０にＰ＋
埋込層５７２までエッチし下げられた空洞５６８の上に
形成された膜５７０から構成されている。ウェーハ５０
２の酸化物層は膜５７０の製作から取り残されている。 金属バンブ５８２の高さは制限脚２３０の高さを約ｌＯ
μｍから２０μｍ超え、試験アセンブリの閉鎖中取付区
域を横断する対向ポスト５２２および２１６の間隙の変
動に対処している。試験キャリアウェーハ５０２のポス
ト５８４およびチップ１０４のポスト２１６はそれぞれ
の膜５７０および３７０に取付けられており、これによ
り対向ポスト間の垂直方向の間隙の変動を補正している
。膜５７０および３７０を偏向させる力は試験ジグハウ
ジングアセンブリ５００を閉じるときチップ１０４を圧
迫するクランプにより加えられる。制限脚２３０はチッ
プ１０４とキャリアウェーハ５０２との間の最小間隙を
規定し、これによりそれぞれ膜５７０および３７０の沈
下を設定する。 アセンブリ５００のチップとキャリアとの間の熱膨張差
の期間中、ポスト２１６は試験ポスト５８４に対して動
くことができ、その境界面（３５０，５８２）で滑動す
る。更に、試験柱５８６は膜５７０および３７０の柔軟
性のため傾くことができる。 試験アセンブリ５００を通る典型的な電気経路には試験
柱５８６を経由してキャリアウェーハ５０２の第１層の
金属相互接続５２６に接続されたダイ１０４の第１層金
属相互接続３４２がある。試験キャリアウェーハ５０２
の端子は層５５２．５４８．５４６、および５２６から
成る相互接続金属構造の上部導電面５３４に取付けられ
ている。 膜プローバ５００は完全な組立構成３００、または代わ
りに、個々のチップ１０４、の試験に使用することがで
きる。各試験構成に対して独特に配線された別のキャリ
アウェーハ５０２を使用することができる。次にそれぞ
れの試験ウェーハ５０２の端子を試験アセンブリ５００
を収容する試験ジグの一部であるセラミックハウジング
の導体に、第工図に示す１０８のように、ワイヤボンド
する。 これら導体を、以下に記すように使用する試験方法によ
りテスタに接続されるかまたは「システムエミュレータ
」として働く最終試験パッケージ（試験ジグ）のビンに
接続する。 第５図に示す好適試験アセンブリ５００を採用して二つ
の試験方法を使用することができる。 伝統的な試験方法は接続用膜プローバ５００をテスタと
共に活用して個々のチップまたは完全なアセンブリのベ
クトル試験を行う。代わりに、特に重要な試験方法はア
センブリを個別の生産チップを試験する「システムエミ
ュレータ」として利用している。この「インシステム」
試験法には、システム全体を正確に表す試験環境を提供
するという長所があり、試験開発および従来の方法で複
雑なシステムに必要な関連ハードウェアの絶えず増大す
る費用か節約される。 「インシステム」試験方法はアセンブリをテスタで試験
する従来の試験で経験する多数の欠点を回避している。 例えば、チップとテスタとを接続する低インピーダンス
伝送線を駆動するのに必要な大電力トランジスタはもは
や不要である。チップをテスタにより供給される試験ベ
クトルで試験する代わりに、試験範囲をこなす速さを上
げるのにオプションとして特別の内蔵回路を使用して、
キャリアウェーハを通してチップに提示される生産シス
テムの自然な環境により「構造式試験」を行うことがで
きる。 この試験は、必要なら試験をふるい分けずに、且つ高価
なパッケージを未試、験の部分に引き渡さずに、ウェー
ハから直接取った未パッケージのチップについて行うこ
とができる。テスタの５０オームの入力から負荷を減ら
す他に、試験点ばかりでなく試験に使用しない試験ポス
トをも従来の結合用パッドに比較して寄生容量を大幅に
減らして作ることができる。静電放電（ＥＳＤ）保護回
路をチップから除外することができ、代わりに、適格な
湿度制御およびハンドリングの慣習を実行することがで
きる工場で試験および製品アセンブリに取（＝Ｊけるこ
とができるから、寄生容量を更に減少することができる
。 寄生に関するオーバヘッドが低いため、接続ポストはキ
ャリアウェーハへの、従ってアセンブリ内の他のチップ
への「オンチップ」経路と同等のものを示す。従って「
オンチップ」相互接続への付加としてキャリアウェーハ
により与えられる相互接続レベルを使用するのも可能に
なる。この自由度は、チップとキャリアとの間に完全な
配偶を得ることができないどんな試験方法でも利用でき
ないものである。何故ならその場合のチップの備えてい
る回路はキャリア無しでは機能することができない不完
全な回路だからである。 上に説明したように、本発明の主な長所はフリップチッ
プアセンブリに伝統的なはんだバンプ技術と柔軟取付は
法とを組合わせたことにある。チップとキャリアとの間
に熱膨張差のある期間中このようなアセンブリははんだ
継手の故障を起こす従来の剛性構造と比較して剪断ひず
みから解放される。本発明により示されるひすみ解放は
一層信頼性のあるアセンブリを生ずると同時にワンショ
ットはんだ接続プロセスの長所が維持される。チップ１
０４とキャリアウェーハ１０２との間の柔軟取付けは膜
３７０および空気充填空洞３６８により実現される。 第２の長所は接続ポスト２１６および２２２の製作プロ
セスにあるが、このプロセスはそれぞれＩＣダイ１０４
およびＩＣキャリアウェーハ１０２を作るのに使用され
るプロセスに紺込まれている部分である。その結果、本
発明の取付は方法は金バンブのような特殊なコネクタを
使用する他のものとは異なり最少限のプロセスオーバヘ
ッドしか必要としない。 第３の長所は、新しい取付は方法の多数レベル相互接続
構造への適応性および誘電体隔壁の無い等間隔に設置さ
れた一連の接続柱３７６の小さな特性ピッチを同時に実
現できることである。 チップ対キャリア位置合わせ公差によっては１４０μｍ
またはそれより良いピッチを得ることができる。 本発明の第４の長所は、新しい取付は方法に適合する試
験方法を工夫する固有の能力である。 これははんだバンブ２２８の代わりにブロービング用試
験金属バンブ５８２を採用する膜ブローμ５００により
実現される。この膜ブローμアセンブリは、３００のよ
うな完全アセンブリ、および代わりに個別チップ１０４
、を試験するように構成することができる。従来のベク
トル試験の場合、ブローμアゼンブリはテスタと接続さ
れるが、これは個々の生産チップを試験する「システム
エミュレータ」としても利用することかできる。 この「インシステム」試験能力は、多数の技術的欠点お
よび従来のベクトル試験に関連する大きな費用を無くす
ことができるから、特に重要である。 本発明は上述の好適実施例に対して多数の変形を準備し
ている。ウェーハおよびチップの表面に対して選択され
る結晶平面の他に位置合わせ構造をも変更することがで
きる。位置合わせ構造を形成する手順は所定の結晶平面
に適応するよう変更することができる。例えば、Ｆ　Ｄ
　Ｐに対する代わりのエッチャントを所定平面に沿う壁
を形成するのに使用することができる。 第２図に示す好適実施例において、開口がウェーハにお
よびダイのスロットに形成される。 代わりの構成を使用することができる。例えば、開口を
スロットの代わりにＩＣダイ１０４に形成することがで
きる。更に、対偶描成要素の対応する満と合わせるのに
突出構造をグイかウェーハかに形成することができる。 例えば、ウェーハをマスクし、効果的にエッチしてグイ
のスロットと位置合わせすることができる突出要素を残
すことができる。このような実施例はピンブロックを必
要としない。ビンブロックを使用する実施例においては
、ピンブロックが開口およびスロットの壁と密接に合致
する必要がない。 −例として、（アルミナまたはラテックス）の微少球体
がビンブロックとして働くことができる。 空洞および膜の製作に別のオプションを使用することが
できる。空洞は開口と同時に形成する必要もなければ同
じプロセスを使用する必要もない。例えば、空洞は裏面
から基板をエツチングすることにより形成することがで
きる。空洞には空気の代わりにポリイミドのような別の
圧縮可能な物質を詰めることができる。柔軟膜は、好適
実施例に示したように空洞を完全に覆うのではなく、橋
または片持梁のような形状にすることができる。橋は１
対の片持梁を用いて、または膜を好適実施例において先
に提案したＬ形開口技法を用いてバターニングすること
により、形成することができる。片持梁式微小接触の形
成は良く確立されている。 本発明は第３Ａ図および第４図に示す接続柱アセンブリ
４００の実施例に対する多数の代案を用意しである。 チップおよびキャリアの両者に柔軟に取付けられる導電
柱は上述の好適な方法に対する代わりの取付は方法とな
ることかできる。柔軟膜（＝Ｊけ手段は、同時にチップ
とキャリアとの間の電気接続となる、どんな機械的構造
、柔軟拐料、またはその両者をも備えることができる。 上述の取付は方法の変形は少なくとも一つのアセンブリ
構成要素、すなわちチップかまたはキャリアかに柔軟に
取付けた柱を使用している。他端での取付けは柔軟であ
っても柔軟でなくてもよい。一端を柔軟に取付けると、
柱自身は好適に柔軟である。特に、このような構成にお
ける柔軟取付けは上の好適実施例で説明したように空洞
に膜を載せることにより実現することができる。他に、
この「片側柔軟」取付法は、好適構成において説明した
ように、はんだで接合した２本のポストを含む柱を使用
することができる。 接続ポストの接触面は上の好適実施例の場合のようにグ
イおよびウェーハの能動領域と共面である必要はない。 事実、突出ポストは第５図に示す膜ブローバアセンブリ
５００の試験ポストのような、および別の接続技法に使
用されている、いずれのアセンブリ構成要素にも製造す
ることができる。更に、正方形として好適に配置されて
いる接続ポストの断面は、長方形にまたは従来の処理で
遠戚できる他のどんな有利な形状にもすることかできる
。 好適実施例には誘電体の壁で分離された「孤立」接続ポ
ストを示しである。これらポストはチップまたはキャリ
アウェーハのどこにでも設置することができる。この場
合の変形は誘電体壁無しで等間隔で設置された−続きの
接続ポストであり、これはチップの周辺の周りの入出力
回路の端子に通常使用される。隣接ポスト間−の最小間
隙（およびピッチ）はチップとキャリアとの位置合わせ
公差で制限され、対向ポスト間の小さな横方向の位置合
わせ不良に容易に適用するように調節される。−続きの
ポストの製作には、別々のポストを形成する単一空リン
グの代わりに多数の空「リングチェーン」をシリコン構
成要素内にエツチングする必要がある。 制限脚をチップだけに排他的に取付ける必要はない。こ
れらはキャリアにも同様に形成することができる。更に
、制限脚は上述の好適実施に使用した金属の代わりに酸
化物から作ることができる。はんだの組成は好適な接続
柱３７６に使用したものとは異なることができる。 本発明はアセンブリ構成要素１０４および１０２のＩＣ
プロセスに使用した相互接続層の数により限定されるこ
とはない。好適実施例では４層の金属を採用したが、こ
の数は４より多くも少なくもすることができる。 第３Ａ図に示した例示実施例では、二つのチップが一つ
のキャリアウェーハに取付けられている。明らかに、一
つまたは二つより多いチップを一つのウェーハに載せる
ことができる。更に、チップは同じ技術を表さなければ
ならないということはない。すなわち、ＩＣパッケージ
は技術を有利に組合わせて用いることができる。 特に、ＣＭＯ３のバイポーラドライバはＢｉＣＭＯ３の
費用を回避している。ＧａＡｓまたは他の化合物半導体
のチップを使用することは他の例である。更に、他のキ
ャリアとの高速通信用光学インタフェーストライバ／レ
シーバをも組込むことができる。他の変形例は二つのチ
ップを合わせてフリップチップアセンブリを作ることに
より得られる。説明した実施例に対するこれらのおよび
他の変形および修正例は本発明により準備されており、
本発明の範囲は「特許請求の範囲」によってのみ限定さ
れる。 【発明の効果】 以上の説明により、本発明の優れた効果は明かであるが
、今−度本発明の効果について説明する。本発明の主な
長所はフリップチップアセンブリに従来のはんだバンブ
技術と柔軟取付は法とを組合わせたことにあり、チップ
とキャリアとの間に熱膨張差のある期間中このようなア
センブリははんだ継手の故障を起こす従来の剛性構造と
比較して剪断ひずみから解放される。 本発明により示されるひずみ解放は一層信頼性のあるア
センブリを生ずると同時にワンショットはんだ接続プロ
セスの長所が維持される。 さらに、本発明によれば、接続ポスト２１６および２２
２を、それぞれＩＣダイ１０４およびＩＣキャリアウェ
ーハ１０２を作るのに使用されるプロセスにより製造可
能であり、その結果、本発明の取付は方法は金バンブの
ような特殊なコネクタを使用する他のものとは異なり最
少限のプロセスオーバヘッドしか必要としない。 さらに、本発明によれば、新しい取付は方法の多数レベ
ル相互接続構造への適応性および誘電体隔壁の無い等間
隔に設置された一連の接続柱３７６の小さな特性ピッチ
を同時に実現可能である。チップ対キャリア位置合わせ
公差によっては１４．０μｍまたはそれより良いピッチ
を得ることができる。 さらに、本発明によれば、新しい取付は方法に適合する
試験方法を工夫する固有の能力を得ることが可能である
。これははんだバンブ２２８の代わりにブロービング用
試験金属バンブ５８２を採用する膜ブローμ５００によ
り実現される。 この膜プローバアセンブリは、３００のような完全アセ
ンブリ、および代わりに個別チップ１０４、を試験する
ように構成することができる。従来のベクトル試験の場
合、ブローμアセンブリはテスタと接続されるが、これ
は個々の生産チップを試験する「システムエミュレータ
」としても利用することができる。この「インシステム
」試験能力は、多数の技術的欠点および従来のベクトル
試験に関連する大きな費用を無くすことができるから、
特に重要である。

【図面の簡単な説明】

第１図は、本発明に基づく多重チップ集積回路を含む集
積回路パッケージの断面図である。 第２図は、第１図に示されている多重チップの詳細図で
ある。 第３Ａ図は、第２図の接続柱と制限脚の断面図である。 第３Ｂ図は、熱膨張差の結果傾斜した第３Ａ図の接続柱
の１つの断面図である。 第４図は、第３Ａ図の接続柱の１つを三次元的に示した
図である。 第５図は、本発明に基づく「膜ブローμ」の断面図であ
る。

【符号の説明】

１００・・・多数集積回路パッケージ、１０２・・・キ
ャリアウェーハ、 １０４・・・集積回路グイ、 １０６・・・パッケージリド、 １０８・・・セラミックハウジング、 １１０・・・ビン、 ２１６．２２２・・・接続ポスト、 ２２８・・・はんだバンプ、 ２３０・・・制限脚、 ２４０・・・開口、 ２３６・・・ビンブロック、 ２３８・・・スロット、 ３００・・・自己整合ＩＣフリップチップアセンブリ、
３４６３４８．３５０・・・金属の島、３５４３５６３
５８・・・ヴアイア ３６８・・・空胴、 ３７０・・・シリコン膜、 ３７４・・・導電コア、 ３７６・・・接続柱、 ４００・・・接続アセンブリ、 馨

Claims (1)

1. 【特許請求の範囲】 集積回路キャリアと； 前記キャリアに対して配設されるフリップ チップ内の少なくとも１つの集積回路チップと； 前記キャリアと前記チップを電気的及び機 械的に接続する接続柱であって、前記接続柱は軸方向を
   規定する軸を有し、前記接続柱は前記軸方向に前記キャ
   リアから前記チップを間隔をあけて配置するような、接
   続柱と； 前記接続柱が前記軸方向に移動可能である と共に前記軸に対して傾斜可能であるように、前記接続
   柱を前記キャリアと前記チップからなる組の少なくとも
   １つの構成要素に接続するための柔軟な継手と、から成
   り、 前記キャリアと前記チップが異なる熱膨張 をした場合に、前記軸方向に垂直な及び前記柱に沿った
   面内の剪断ひずみを減少するように、前記柱が移動する
   ことを特徴とする、集積回路アセンブリ。