JPH03178563A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH03178563A JPH03178563A JP31455689A JP31455689A JPH03178563A JP H03178563 A JPH03178563 A JP H03178563A JP 31455689 A JP31455689 A JP 31455689A JP 31455689 A JP31455689 A JP 31455689A JP H03178563 A JPH03178563 A JP H03178563A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- switching element
- diode
- choke coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力端子を近似的に正弦波化することにより、
入力端子の高調波成分の低減と力率の改善を行いあわせ
て制御された出力電圧を得ることのできる直流電源装置
に関する。
入力端子の高調波成分の低減と力率の改善を行いあわせ
て制御された出力電圧を得ることのできる直流電源装置
に関する。
交流電源より直流出力を得る直流電源装置としては、単
に整流器を用いただけでは、入力電流波形が断続的で力
率と効率が低く好ましくない。そのため入力電流を近似
的に正弦波化することにより、入力電流の高調波成分の
低減と力率の改善を行う直流電源装置が提案されており
1例えば特願昭63−233970号がある。
に整流器を用いただけでは、入力電流波形が断続的で力
率と効率が低く好ましくない。そのため入力電流を近似
的に正弦波化することにより、入力電流の高調波成分の
低減と力率の改善を行う直流電源装置が提案されており
1例えば特願昭63−233970号がある。
すなわち、入力交流電源に両波整流器を接続し。
その出力にチョークコイルとスイッチング素子を接続す
るとともに、そのチョークコイルにダイオードを介して
負荷に直流電力を供給する主回路構成とする。そして制
御方式として、負荷の電圧の比例値と基準電圧との差電
圧を得る手段と、入力交流電源の電圧の絶対値の比例値
との乗算手段を備えて、主回路のチョークコイルの電流
の絶対値の比例値と前記の乗算信号とを履歴特性を有す
る電圧比較器により主回路のスイッチング素子を駆動す
るものである。
るとともに、そのチョークコイルにダイオードを介して
負荷に直流電力を供給する主回路構成とする。そして制
御方式として、負荷の電圧の比例値と基準電圧との差電
圧を得る手段と、入力交流電源の電圧の絶対値の比例値
との乗算手段を備えて、主回路のチョークコイルの電流
の絶対値の比例値と前記の乗算信号とを履歴特性を有す
る電圧比較器により主回路のスイッチング素子を駆動す
るものである。
したがって、負荷の電圧の比例値と基準電圧との差電圧
を得る手段により、所望の出力設定値に対応する制御信
号が得られる。ついで入力文i電源の電圧の絶対値の比
例値との乗算手段により。
を得る手段により、所望の出力設定値に対応する制御信
号が得られる。ついで入力文i電源の電圧の絶対値の比
例値との乗算手段により。
振幅制御できる基準の正弦波電圧が得られる。そして、
主回路のチョークコイルの電流の大きさに比例した電圧
をその基準正弦波電圧とを比較し。
主回路のチョークコイルの電流の大きさに比例した電圧
をその基準正弦波電圧とを比較し。
その基準正弦波電圧にほぼ比例した履旋幅を持つ電圧比
較器でチョークコイルの電流変化幅をその履歴幅の中に
制限するように主回路のスイッチング素子を駆動するも
のである。
較器でチョークコイルの電流変化幅をその履歴幅の中に
制限するように主回路のスイッチング素子を駆動するも
のである。
しかしながら、このような従来の直流電源装置にあって
は入力電流波形を電圧波形とほとんど相似形にできるが
、昇圧チョッパーで構成しているため出力電圧を入力電
圧の予想される最大値のピーク値より高く設計しなけれ
ばならないため、整流回路の次段に接続されるコンバー
タの設計が困難となる。
は入力電流波形を電圧波形とほとんど相似形にできるが
、昇圧チョッパーで構成しているため出力電圧を入力電
圧の予想される最大値のピーク値より高く設計しなけれ
ばならないため、整流回路の次段に接続されるコンバー
タの設計が困難となる。
すなわちコンバータの入力電圧が高いと、耐電圧の高い
スイッチング素子を使用する必要があり。
スイッチング素子を使用する必要があり。
スイッチングスピードが遅くなり、スイッチング損失が
増加したり導通時の損失が増加するばかりでなく高価と
なりスイッチング時のノイズやプリント配線する時の絶
縁距離を大きくとらなければならない等の問題があった
。
増加したり導通時の損失が増加するばかりでなく高価と
なりスイッチング時のノイズやプリント配線する時の絶
縁距離を大きくとらなければならない等の問題があった
。
本発明では1以上のべた問題点を解決するため。
昇圧チョッパーと降圧チョッパーとを組合せ、出力電圧
を入力電圧のピーク値より下げ入力電圧が出力より低い
期間は昇圧チョッパー、高い期間は降圧チョッパーを動
作させるものである。
を入力電圧のピーク値より下げ入力電圧が出力より低い
期間は昇圧チョッパー、高い期間は降圧チョッパーを動
作させるものである。
第1図は本発明に係る直流電源装置の一実施例の接続図
である。同図において、交流電源10をラインフィルタ
14と変流器lとを介して、ダイオード・ブリッジの整
流回路2の交流入力側へ接続し。
である。同図において、交流電源10をラインフィルタ
14と変流器lとを介して、ダイオード・ブリッジの整
流回路2の交流入力側へ接続し。
整流回路2の直流出力端子間に第1のスイッチング素子
であるFET9.チョークコイル3.第2のスイッチン
グ素子であるFET4の直列回路を(妾続し、FET4
の両端にダイオード5と平滑用コンデンサC1との直列
回路を接続し、平滑用コンデンサCtの両端から直流電
圧を取り出して、出力端子12.13に接続された負荷
RLに供給される。FET9とチョークコイル3の接続
点とFET4と平滑用コンデンサC1の接続点との間に
3m列接続されたダイオード11と変流517を接続し
、ダイオードHの電流を変流器17で検出している。
であるFET9.チョークコイル3.第2のスイッチン
グ素子であるFET4の直列回路を(妾続し、FET4
の両端にダイオード5と平滑用コンデンサC1との直列
回路を接続し、平滑用コンデンサCtの両端から直流電
圧を取り出して、出力端子12.13に接続された負荷
RLに供給される。FET9とチョークコイル3の接続
点とFET4と平滑用コンデンサC1の接続点との間に
3m列接続されたダイオード11と変流517を接続し
、ダイオードHの電流を変流器17で検出している。
ここで整流回路2の出力である脈流電圧は抵抗器R1,
R2により分圧された価基と出力電圧と基型電圧源16
との誤差を誤差増幅器6により増幅した値0を乗算器7
により基準正弦波電圧Vrとして取り出す。この基準正
弦波電圧Vrは負荷状態によって振幅制御ができ、エネ
ルギーの制・御を可能にしている。次に変流器lによっ
て検出される入力文流電流目の比例値を整流回路15を
介してその絶対値を得ると共にダイオード11の電流を
変流器17で検出し、ダイオード21で整流された値を
重畳して。
R2により分圧された価基と出力電圧と基型電圧源16
との誤差を誤差増幅器6により増幅した値0を乗算器7
により基準正弦波電圧Vrとして取り出す。この基準正
弦波電圧Vrは負荷状態によって振幅制御ができ、エネ
ルギーの制・御を可能にしている。次に変流器lによっ
て検出される入力文流電流目の比例値を整流回路15を
介してその絶対値を得ると共にダイオード11の電流を
変流器17で検出し、ダイオード21で整流された値を
重畳して。
抵抗器R6の両端にこれらの対応する電圧′シヘ、′
を発生させる。
を発生させる。
この電圧値を抵抗器R7,R8とコンパレータ8により
交流入力電圧値 にほぼ比例したヒステリシス幅を作り
、そのヒステリシス幅の中でのしきい値において駆動出
力信号を遷移する。すなわちコンパレータ8により前記
の基準正弦波電圧V「と比較し1例えば第2図に示すよ
うにt=tlで電流比例値’tz7 fが基準正弦波電
圧V「の下限値に達するとFET4の駆動を行い、 1
=12で電流比例値v、゛Cが基準正弦波電圧Vrの上
限値に達するとFET4の駆動を遮断する。FET4が
オンしている区間ではチョークコイル3にエネルギーが
蓄積され、FET9がオフするとチョークコイル3に蓄
積されたエネルギーはダイオード5を介して負荷RLに
放出供給される。
交流入力電圧値 にほぼ比例したヒステリシス幅を作り
、そのヒステリシス幅の中でのしきい値において駆動出
力信号を遷移する。すなわちコンパレータ8により前記
の基準正弦波電圧V「と比較し1例えば第2図に示すよ
うにt=tlで電流比例値’tz7 fが基準正弦波電
圧V「の下限値に達するとFET4の駆動を行い、 1
=12で電流比例値v、゛Cが基準正弦波電圧Vrの上
限値に達するとFET4の駆動を遮断する。FET4が
オンしている区間ではチョークコイル3にエネルギーが
蓄積され、FET9がオフするとチョークコイル3に蓄
積されたエネルギーはダイオード5を介して負荷RLに
放出供給される。
このようなFET4のスイッチングにより入力電圧波形
を高周波三角波形の連続とし、電流降下値の包絡線と電
流ピーク値の包絡線はそれぞれ正弦波となる。したがっ
て、交流入力電圧波形の谷点に対応するt=0.1=T
/2の付近のスイッチング周波数はその波形の頂点t=
t2付近のスイッチング周波数と比較して高くなる。
を高周波三角波形の連続とし、電流降下値の包絡線と電
流ピーク値の包絡線はそれぞれ正弦波となる。したがっ
て、交流入力電圧波形の谷点に対応するt=0.1=T
/2の付近のスイッチング周波数はその波形の頂点t=
t2付近のスイッチング周波数と比較して高くなる。
入力交流?!! ’tM l iの平均値は各サイクル
の電流波形は正弦波の下限値に三角波を重畳したもので
あるから三角波形のP−P値の中央となり、正弦波形と
なり。さらに人力のフィルタにより変調周波数成分を減
衰することにより高周波成分を減少させて力率の改善も
図っている。
の電流波形は正弦波の下限値に三角波を重畳したもので
あるから三角波形のP−P値の中央となり、正弦波形と
なり。さらに人力のフィルタにより変調周波数成分を減
衰することにより高周波成分を減少させて力率の改善も
図っている。
交広電FIIOの瞬時絶対値1e、fが出力電圧Eoよ
り低い期間、すなわち第2図に示すへ区間では、抵抗器
R4° と抵抗器R5° とにより検出した出力電圧E
oの比例値と抵抗器R1“ と抵抗1WR2°とにより
検出した入力電圧ei の比例値をコンパレータI8
で比較して、論理回路22は0信号を発生し、論理回路
23はコンパレータ8の信号に従った信号を発生する。
り低い期間、すなわち第2図に示すへ区間では、抵抗器
R4° と抵抗器R5° とにより検出した出力電圧E
oの比例値と抵抗器R1“ と抵抗1WR2°とにより
検出した入力電圧ei の比例値をコンパレータI8
で比較して、論理回路22は0信号を発生し、論理回路
23はコンパレータ8の信号に従った信号を発生する。
これにより駆動回路20は1信号を発生し。
駆動回路19は前述のコンパレータ8のオンオフ信号に
したがった信号を発生する。従って、FET9の導通を
保ったままFET4をスイッチング・オンオフさせ、入
力端子を交流人力重圧の比例値である基準値に設けた上
限値と下限値の範囲内におさまるようにする。
したがった信号を発生する。従って、FET9の導通を
保ったままFET4をスイッチング・オンオフさせ、入
力端子を交流人力重圧の比例値である基準値に設けた上
限値と下限値の範囲内におさまるようにする。
交流電源lOの瞬時絶対値1e、Iが出力電圧Eoより
高い期間、B区間では、逆に第2のスイッチング素子で
あるFET4をオフしたままとし、第1のスイッチング
素子であるFET9をスイッチングさせ、入力電流と第
2のダイオード11の電流の和が前に述べた基準値に設
けた上限値と下限値の範囲内におさまるよう制御する。
高い期間、B区間では、逆に第2のスイッチング素子で
あるFET4をオフしたままとし、第1のスイッチング
素子であるFET9をスイッチングさせ、入力電流と第
2のダイオード11の電流の和が前に述べた基準値に設
けた上限値と下限値の範囲内におさまるよう制御する。
第2図に動作波形を示し1図を参照し、さらに詳細に説
明する。Ie、lがEoより小さい期間Aでは昇圧チョ
ッパ動作で第2のスイッチング素子であるFET4が導
通すると交流電源10c+整流器2→FET9==>チ
ョークコイル3180FET4eO整流器2→交流電源
lOの閉ループに電流が流れ、その時の電流iはチョー
クコイル3のインダクタンス値をLとし平滑用コンデン
サC1の容量が充分大きいと となり l e+”K の傾きで上昇する。lotはオ
ン直前のチョークコイル3の電流で下限値である。
明する。Ie、lがEoより小さい期間Aでは昇圧チョ
ッパ動作で第2のスイッチング素子であるFET4が導
通すると交流電源10c+整流器2→FET9==>チ
ョークコイル3180FET4eO整流器2→交流電源
lOの閉ループに電流が流れ、その時の電流iはチョー
クコイル3のインダクタンス値をLとし平滑用コンデン
サC1の容量が充分大きいと となり l e+”K の傾きで上昇する。lotはオ
ン直前のチョークコイル3の電流で下限値である。
入力電流が上昇し上限値に達すると、FET4をオフさ
せ、交流電源lOユ整流器2=>FET9ゆチョークコ
イル3ゆダイオード5ゆ平滑用コンデンサC1=!>整
流器2=+交流電源lOの閉ループに電流が流れ、その
時の電流は となり。
せ、交流電源lOユ整流器2=>FET9ゆチョークコ
イル3ゆダイオード5ゆ平滑用コンデンサC1=!>整
流器2=+交流電源lOの閉ループに電流が流れ、その
時の電流は となり。
する。
1o2はオフ直前のチョークコイルの電流で上限値であ
る。入力電流が減少し下限値に達するとスイッチング素
子6を導通させ、この動作を繰り返すことにより入力電
流波形を入力電圧波形と相似形にさせる。なお、コンデ
ンサC2は高周波フィルター用の小容量のもので、交流
電源lOの基本波成分には影響はない。入力電圧が上昇
し、出力電圧より大きくなる期間Bでは降圧チョッパ動
作で第2のスイッチング素子であるFET4はオフさせ
たままとし、第1のスイッチング素子であるFET9を
導通させると、交流電源10−0整流器2<F ET9
<チョークコイル3ゆダイオード5ゆ平滑用コンデンサ
C1→整流器2=0交流電源lOの閉ループで電流が流
れ、電流iは 前のチョークコイル5の電流値である。入力電流が上昇
し、上限値に達すると第1のスイッチング素子をオフさ
せる。すると入力電流は遮断され。
る。入力電流が減少し下限値に達するとスイッチング素
子6を導通させ、この動作を繰り返すことにより入力電
流波形を入力電圧波形と相似形にさせる。なお、コンデ
ンサC2は高周波フィルター用の小容量のもので、交流
電源lOの基本波成分には影響はない。入力電圧が上昇
し、出力電圧より大きくなる期間Bでは降圧チョッパ動
作で第2のスイッチング素子であるFET4はオフさせ
たままとし、第1のスイッチング素子であるFET9を
導通させると、交流電源10−0整流器2<F ET9
<チョークコイル3ゆダイオード5ゆ平滑用コンデンサ
C1→整流器2=0交流電源lOの閉ループで電流が流
れ、電流iは 前のチョークコイル5の電流値である。入力電流が上昇
し、上限値に達すると第1のスイッチング素子をオフさ
せる。すると入力電流は遮断され。
チョークコイル3に蓄えられたエネルギーは。
チョークコイル3=0ダイオード5時平滑用コンデンサ
C1==5ダイオード目→チョークコイル3の閉ループ
に電流を流す。この電流iは。
C1==5ダイオード目→チョークコイル3の閉ループ
に電流を流す。この電流iは。
104はオフ直前のチョークコイル3の電流値である。
チョークコイルが減少し下限値に達すると再び第1のス
イッチング素子であるFET9を導通させる。FET9
がオフの期間は入力電流が遮断されるため、それまで入
力電流が基準値の上限値と下限値の範囲内に入っていた
のを逸脱することになり、第2図のチョークコイル3の
電流からダイオード11に流れる電流を差し引いた波形
となる。
イッチング素子であるFET9を導通させる。FET9
がオフの期間は入力電流が遮断されるため、それまで入
力電流が基準値の上限値と下限値の範囲内に入っていた
のを逸脱することになり、第2図のチョークコイル3の
電流からダイオード11に流れる電流を差し引いた波形
となる。
しかしながら(3)式(4)式から期間Bのデユーティ
比は 巨□/rfiHで表され期間Bの平均デユーティ
比はかなり大きな値となり、入力電流から高周波成分を
取り除いた基本波成分はピーク付近が若干つぶれた波形
となる。
比は 巨□/rfiHで表され期間Bの平均デユーティ
比はかなり大きな値となり、入力電流から高周波成分を
取り除いた基本波成分はピーク付近が若干つぶれた波形
となる。
電流検出手段としては変流器lに限らず、チョークコイ
ル3の電流を検出できれば他の方法でもよい。例えばチ
ョークコイル3に直列に低抵抗を挿入する方法でもよい
。また、チョークコイル3の電i%t13はスイッチ索
子4の電流14とフライホイールダイオード5の電流1
5の和であるので、チョークコイル3とスイッチ素子4
とのそれぞれに直流変mWあるいは低抵抗を挿入してそ
れらの信号を加算する方法でもよい。
ル3の電流を検出できれば他の方法でもよい。例えばチ
ョークコイル3に直列に低抵抗を挿入する方法でもよい
。また、チョークコイル3の電i%t13はスイッチ索
子4の電流14とフライホイールダイオード5の電流1
5の和であるので、チョークコイル3とスイッチ素子4
とのそれぞれに直流変mWあるいは低抵抗を挿入してそ
れらの信号を加算する方法でもよい。
また電圧検出手段としては、交流電源lOから直接整流
回路を介して得ることもできる。その場合は絶縁手段と
して小型変圧器あるいは光結合素子を間に挿入する必要
がある。
回路を介して得ることもできる。その場合は絶縁手段と
して小型変圧器あるいは光結合素子を間に挿入する必要
がある。
整流回路2とFET4.9とダイオード5,11とのそ
れぞれの極性を入れ換えることにより同様の作用をする
。そしてダイオード5は一方向性スイッチング素子であ
れば3通常のダイオードに限らず、ショットキーダイオ
ードでもよ<、FET4.9は電界効果トランジスタ以
外に、バイポーラトランジスタ、 IGBT等のスイッ
チング素子が使える。
れぞれの極性を入れ換えることにより同様の作用をする
。そしてダイオード5は一方向性スイッチング素子であ
れば3通常のダイオードに限らず、ショットキーダイオ
ードでもよ<、FET4.9は電界効果トランジスタ以
外に、バイポーラトランジスタ、 IGBT等のスイッ
チング素子が使える。
本発明は以上述べたように、昇圧チョッパーと降圧チョ
ッパーの絹合せにより、入力電圧が出力電圧より低い期
間は昇圧チaツバ−動作、入力端子が出力電圧より高い
期間は降圧チョッパー動作としたため、出力電圧を最大
入力端子のピーク値より低くでき2次段に接続されるコ
ンバータのスイッチング素子の耐電圧を下げられ、電圧
が高いことによる障害がさけられる。
ッパーの絹合せにより、入力電圧が出力電圧より低い期
間は昇圧チaツバ−動作、入力端子が出力電圧より高い
期間は降圧チョッパー動作としたため、出力電圧を最大
入力端子のピーク値より低くでき2次段に接続されるコ
ンバータのスイッチング素子の耐電圧を下げられ、電圧
が高いことによる障害がさけられる。
さらに本発明では入力電圧と出力電圧の瞬時値を常に監
視すると同時に入力電流とダイオード9の瞬時電流をも
監視しているため、突入防止回路やソフトスタート回路
等の特別な起動回路が必要なくしかも入力交流電源の瞬
断や出力短絡に対しでも充分保護できる効果も有する。
視すると同時に入力電流とダイオード9の瞬時電流をも
監視しているため、突入防止回路やソフトスタート回路
等の特別な起動回路が必要なくしかも入力交流電源の瞬
断や出力短絡に対しでも充分保護できる効果も有する。
第1図は本発明に係る直流電源装置の実施例を示し、第
2図はその動作を説明するための各部の波形図を示す。 ■・−・変流器、2・・・整流回路、3・・・チョーク
コイル4・・・FET、5・・・ダイオード、6・・・
誤差増幅器。 7・・・乗算器、8・・・コンパレータ、9・・・FE
T1O・・・交流電源、 +1・・・ダイオード。 12、13・・・出力端子、 14・・・ラインフィル
タ。 15・・・整流回路、 +6・・・基準電圧源、 17
・・・変流器。 18・・・コンパレータ、 19.20・・・駆動回路
。 21・・・ダイオード、 22.23・・−論理回路。
2図はその動作を説明するための各部の波形図を示す。 ■・−・変流器、2・・・整流回路、3・・・チョーク
コイル4・・・FET、5・・・ダイオード、6・・・
誤差増幅器。 7・・・乗算器、8・・・コンパレータ、9・・・FE
T1O・・・交流電源、 +1・・・ダイオード。 12、13・・・出力端子、 14・・・ラインフィル
タ。 15・・・整流回路、 +6・・・基準電圧源、 17
・・・変流器。 18・・・コンパレータ、 19.20・・・駆動回路
。 21・・・ダイオード、 22.23・・−論理回路。
Claims (1)
- 【特許請求の範囲】 交流電圧を全波整流するダイオード・ブリッジの出力端
子間に第1のスイッチング素子とチョークコイルと第2
のスイッチング素子の直列回路を接続し、前記第2のス
イッチング素子の両端に第1の整流ダイオードと平滑用
コンデンサの直列体を接続し、前記第1のスイッチング
素子とチョークコイルとの接続点と前記第2のスイッチ
ング素子と前記平滑コンデンサとの接続点との間に第2
のダイオードを接続し、前記平滑コンデンサの両端から
直流電圧を取り出す直流電源装置において、前記ダイオ
ードブリッジの出力電圧が、前記平滑用コンデンサの電
圧より低い期間は前記第1のスイッチング素子を導通さ
せかつ前記第2のスイッチング素子をスイッチングさせ
て、入力電流を入力電圧波形に比例した基準値に上限値
と下限値を設けた範囲におさまるよう制御し、 前記ダイオードブリッジの出力電圧が前記平滑用コンデ
ンサの電圧より高い期間は前記第2のスイッチング素子
をオフさせ、前記第2のダイオードの電流と入力電流の
絶対値の和が入力電圧波形に比例した基準値に上限値と
下限値を設けた範囲内におさまるよう第1のスイッチン
グ素子をスイッチング制御することを特徴とする直流電
源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31455689A JPH03178563A (ja) | 1989-12-04 | 1989-12-04 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31455689A JPH03178563A (ja) | 1989-12-04 | 1989-12-04 | 直流電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03178563A true JPH03178563A (ja) | 1991-08-02 |
Family
ID=18054711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31455689A Pending JPH03178563A (ja) | 1989-12-04 | 1989-12-04 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03178563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010252550A (ja) * | 2009-04-16 | 2010-11-04 | Hitachi Displays Ltd | 電源回路及びそれを用いた表示装置 |
| JP2012085397A (ja) * | 2010-10-07 | 2012-04-26 | Nippon Soken Inc | 電力変換装置 |
| KR200481359Y1 (ko) * | 2015-03-30 | 2016-09-20 | (주)아이앤유앤아이 | 브래지어 |
-
1989
- 1989-12-04 JP JP31455689A patent/JPH03178563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010252550A (ja) * | 2009-04-16 | 2010-11-04 | Hitachi Displays Ltd | 電源回路及びそれを用いた表示装置 |
| JP2012085397A (ja) * | 2010-10-07 | 2012-04-26 | Nippon Soken Inc | 電力変換装置 |
| KR200481359Y1 (ko) * | 2015-03-30 | 2016-09-20 | (주)아이앤유앤아이 | 브래지어 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801935A (en) | Digital power factor correction circuit | |
| EP0779700B1 (en) | DC power supply with enhanced input power factor | |
| US6344986B1 (en) | Topology and control method for power factor correction | |
| US7489116B2 (en) | Power factor correction control circuit | |
| CA2122307C (en) | Constant voltage circuit and a stabilized power supply unit | |
| US4412277A (en) | AC-DC Converter having an improved power factor | |
| Kim et al. | New modulated carrier controlled PFC boost converter | |
| JP2004509587A (ja) | 力率補正制御回路および同回路を含む電源 | |
| WO1990002441A1 (en) | Regulated transformer rectifier unit | |
| US5862043A (en) | Switch coupled active forward converter for obtaining a high power factor at a single power stage | |
| EP1102387A2 (en) | DC power supply apparatus | |
| JPH06508257A (ja) | 低減された入力電流歪みを有するスイッチモード電力供給 | |
| JP3484904B2 (ja) | 力率改善回路 | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| CN222395847U (zh) | 一种电压跟踪二级驱动电路及照明装置 | |
| KR940003774B1 (ko) | 전원회로 | |
| JPH03178563A (ja) | 直流電源装置 | |
| KR100420964B1 (ko) | 역률보상 단일단 컨버터 | |
| JP2000125548A (ja) | スイッチング電源装置 | |
| JPH02168864A (ja) | 直流電源装置 | |
| JP3139682B2 (ja) | 電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP2001086737A (ja) | 電源装置 | |
| JP2550325B2 (ja) | 電源装置 | |
| JP3163655B2 (ja) | インバータ装置 |