JPH0318041A - 電気的接合部 - Google Patents
電気的接合部Info
- Publication number
- JPH0318041A JPH0318041A JP1150373A JP15037389A JPH0318041A JP H0318041 A JPH0318041 A JP H0318041A JP 1150373 A JP1150373 A JP 1150373A JP 15037389 A JP15037389 A JP 15037389A JP H0318041 A JPH0318041 A JP H0318041A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrodes
- electrode
- grains
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
め要約のデータは記録されません。
Description
はペアチップとの電気的接合に関し、特に生産性および
信頼性に優れた電気的接合部に関するものである。
装厚みを薄くするためにモールドパ・ンケジされた部品
を部品挿入用の孔に埋め込みチップ部品のリードとプリ
ント基板の電極をはんだリフロー法により接続していた
。この方法によりチップ部品の実装上の厚みがプリント
基板により一部相殺され通常の表面実装法に比べ薄くで
きるメリットがあった。しかしながらリードがあるため
にこの分が出っぱりとして残り、より薄い実装形熊を得
るには限界があった。
したペアチップ部品をプリント基坂に埋め込み、ペアチ
ップとプリント基板上の電極を間一平面に保ちはんだフ
ロー法によって接続することによりリード部の厚みによ
る出っぱりが仰えられ薄く実装することができる。しか
しながら、この方法の場合、ペアチップとプリント基板
上の電極の間にギャップがあるために、通常の共晶系は
んだペーストを使用する場合、ギャップを充分小さくせ
ざるを得す、ペアチップの挿入に高い位置精度が要求さ
れ、しかも接続したものの再リフロ一に対する信頼性は
低い。はんだの代わりに導電性接着剤を用いる方法もあ
るが、接触抵抗、信頼性、更にコストの点で一般にはん
だより劣り適用できる範囲は限定されている。
要求され、再リフローに対する信頼性に劣り、また接触
抵抗、コストなどの点から適用分野に制限を受けていた
。
にペアチップの高い位置精度を必要とせず、接触抵抗、
コストが通常のはんだと同等以上の性能をもち、薄くか
つ再リフローに対する信頼性の高い実装形態を実現する
電気的接合部を提供することにある。
のバラツキによる第6図、第7図のようなチップ立ちが
少なくなり、製造条件の管理が容易になり、また接合部
の再リフロー後の信頼性向上が達成されることを見出し
、本発明を完威した。
品上に設けられた複数の電極が独立に電気的に接続され
た電気的接合部において、前記電極間が複数の金属粒を
含むはんだで接続され、かつ前記複数の金属粒の融点が
前記はんだより高く、かつ前記複数の金属粒の構成材質
の全部または一部に前記はんだの構威材質と異なる材質
を含むことを特徴とする電気的接合部である。
ンジスタ、ICなどの能動素子や抵抗、コンデンサ、イ
ンダクタなどの受動素子から成り、その外観は外部接続
用の電極を設けたペアチップ形態や主要構成素子をモー
ルド材などでパッケージ化し外部接続用のリード線を設
けた形態などがある。このうち本発明が特に威力を発揮
するのは前者のペアチップ形態であり、その電極ははん
だ付け性の良い材料で構成されており、チップの表面に
平面あるいは曲面的に形成されている。
囲の回一平面あるいは段差を持った位置やチップ部品と
向かい合う位置に形威されており、かつ樹脂やセラミ・
冫クを含む絶縁体上に形成されている. 接続するはんだ材料は、はんだ中に高融点金属粒を含む
ものである。
面図である。第11fiにおいて、lは絶縁体4に設け
られた電極、2はチップ部品3に設けられた電極、3は
チップ部品、4は絶縁体で電極lと共に基板11を形威
している。この基板l1は少なくとも1組の絶縁体4と
電極lを含んでいれば、更に他の層が積層されていても
かまわない。5は電極lと2を接続し電気的に導通させ
るはんだ、6ははんだ5内に分散された金属粒、9はチ
ップ部品3を絶縁体4に固定する支持体を示す.電極!
、2の材質は、はんだ5との濡れ性がよいことが必要で
ある。実際には、電極との濡れ性のよいはんだを選択す
ることにより、銅、銀、金、白金、鉛、錫、鉄、ニッケ
ル、インジウム、アルミニウム、ステンレスが使用でき
るが、−i的には、銅、銀、金が好ましく、経済性の点
からは特に銅が好ましい. 電極lおよび2はいかなる方法によって製造されたもの
であってもよく、電極の個数も2つのみに限らず、3つ
以上であってもよいこと勿論である.加えて、電極lお
よび2の配置形態も、第1図の例にのみ限られるもので
はなく、たとえば第2図(A)〜(D)に示すような種
々の形態にも適用可能である.第2図(D)において、
2′は第3の電極を示す。
塗布はんだの量などにもよるが、それらの最短距離が、
0.05mm以上、さらには0.1M以上、特に0.3
嗣以上の場合において、本発明はその効果を顕著に発揮
する。
義する)は、電極間最短V巨離が大きくなるにつれ、そ
の最短距離の4倍以下、さらには2倍以下、特に1倍以
下で本発明の効果を顕著に発揮する。
形戒が可能であれば任意のもので良く共晶系、非共品系
いずれも使用できる。例えば電極及び金属粒が銅の場合
、すずを含む合金、特にSn−Pb合金が接合力も高く
好ましい。また電極が恨の場合にはSn−Pb−Ag合
金も使用可能である。
織を形威可能な金属を含む合金を意味する。
点を持つことが必要であり、その温度は20゜C以上、
好ましくは35゛C以上、更に好ましくは5 Q ’C
以上である。また、再リフローに対する安定性を確保す
るためには、その再リフロー温度より金属粒6の融点を
高く設定するのが好ましく、更に金属粒の構成材質の全
部または一部にはんだ5の構成材質以外のものを含むこ
ともできる。
組織を形戒可能なものとしては、Ag+ Au,Cu,
Pt,Ni,Fe,Aj!,Cd,Zn及び上記1種以
上の金属を含む合金など使用できる。また、上記のうち
いずれかを含む金属で表面を覆った金属粒、ガラス粒、
セラξツク粒、樹脂粒を使用しても良いし、2種以上の
材質の金属粒を同時に使用しても良い。以上のうちでは
、Ag,Au,Cu,Pt,Ni及びCu基合金、Au
g合金、Ag基合金、Ni 75合金、及び上記金属で
表面を覆った金属粒などが好ましく、更にはAu.Ag
.Niの単独または表面をAu,Ag+Ni,Snのう
ちのいずれかの金属あるいは合金で覆った銅粒が好まし
い。
ると1〜150μm、好ましくは1〜75μm、更に好
ましくは1〜50llm程度である。
きくとれ信頼性上好ましい。
充満できず接続抵抗の上昇や信頼性低下となり、少なす
ぎると接続の歩留まりが劣り、また本発明で接続した部
品等をはんだリフロ一法により別の基板等に接続する際
に、そのリフロー熱によるはんだの再溶融により、接続
部が断線する場合もある。具体的には体積比で、金属粒
/(金属粒+はんだ)の値が0.5 Vol%以上67
%Voffi%以下、2 Vol%以上50Vol%以
下が好ましく、特に5 Vol%以上20VOl%以下
が好ましい。
てもその中に分散されている金属粒により流動性が抑え
られるため接続が断線することはない。
3図(A) 、(B)および(C)を参照して説明する
。
5A、金属粒6およびフラックス7を 混合したはんだペーストをスクリーン 印刷法その他の方法によって電極1お よび2の上に、これら電極にまたがる ように被着、すなわち付着または塗布 する。
加熱した後、はんだ粒5Aの同相線 以上かつ金属粒6の融点未満の温度で、はんだペースト
をリフローさせてから 冷却して凝固させる。この工程によっ て、はんだ粒5Aは熔融して合体して、溶融していない
金属粒6を分散させ、 また、接合部の表面にははんだペース ト中のフラックスから生成された残留 物が残る。このようにリフローしたは んだは冷却凝固して第3図(B)に示すように、電極l
と2との間を電気的に 導通させるはんだ5、金属粒6及びフ ラックス残留物8となる。
ラックス残留物を除去して第3図(C)に示す如き電気
的接合部を得る。
が簡単であるにもかかわらず、リフロ一時に発生するガ
スやはんだ自体の表面張力による盛り上がりの高さによ
る導通不良を生ずることがなく、電極間を確実に電気的
に接合して両電極間の電気的導通をとることができる。
合部の比抵抗を著しく低くすることができる.更に従来
のものに較べて再リフローに対する信頼性が高くなる。
期のある期間内で少なくとも一部が溶融したはんだが残
りの金属粒同士を合体させることにより起こり、通常の
電極の形状配置の下では、いったん電極間のはんだブリ
ッジが起これば、その後完全にはんだを溶融させた状態
にしても、また、その後に冷却凝固させても、はんだブ
リッジは保たれる。すなわち、電極の寸法や位置関係な
どによる規制はあるものの、基本的には、上述のりフロ
ー温度条件を満足する限り、用いるはんだ粒の固相線一
金属粒の融点間および金属粒の融点以上のいずれの温度
でリフローさせてもよい.はんだ粒5Aの粒径は、はん
だペーストの印刷・塗布性を考慮すると、15μm以下
、さらには7・5μm以下が好ましい。また、粘度偏折
を避けるためには、均一の粒径のものを使用した方が好
ましい。
化樹脂ブラックスが好ましい。これはロジン系天然樹脂
またはその変性樹脂を主成分とし、これに活性剤・有機
溶剤・粘度調整剤・その他の添加剤が添加されたもので
ある。一般に、変性樹脂には重合ロジン、フェノール樹
脂変性ロジンなと、活性剤には無機系および有機系フラ
ックス、その中でも特にアミン塩酸塩や有機酸系のフラ
ンクス、有機溶剤はカルビトール系、エーテル系のもの
が用いられる.なお、金属粒の種類によっては無機系フ
ラックスを使用してもよい。
びはんだ粒一金属粒間の一体化を引き起こすのに充分な
量が必要であるが、例えば金属粒が銅の場合には、はん
だ粒の5重量%以上、好ましくは7重量%以上、さらに
は10ml%以上が好ましい。なお、フラックス量は金
属粒量の割合が増すに従って、印刷・塗布性が劣らない
範囲で増やす必要がある。
成されたはんだペーストは、スクリーン印刷法あるいは
ディスペンサなどを用いた方法により電極部に付着ある
いは塗布される。付着または塗布は第3図(A)に示し
たように、接続しようとする電極1および2のすべての
上にまたがるように行う必要がある. 予備加熱は、リフロー時の急激な温度上昇による基板へ
の熱応力を緩和するためと同時に、フランクス中の揮発
成分を完全に放散させてリフロ時のガス発住を抑える効
果があり、かかる予備加熱を行うことが好ましい。予備
加熱の条件は基板の材質や構造などによって異なるが、
はんだの融点よりも低い温度、より好ましくははんだの
融点よりも20゛C〜60’C低い温度とする。例えば
、Sn: Pb=63:37の組成のはんだ(共品はん
だ)の場合には、温度1 2 0 ’C〜1 6 0
’Cで予備加熱することが好ましい。これより高すぎる
と、フラックスが硬化し、はんだ付着性が悪くなり、逆
に低すぎると、フランクスの揮発成分の放散が不充分で
ガスの滞留を起こし、はんだ不濡れの原因となる。加熱
時間も基板の熱容量、はんだペーストの量、フラックス
の量や種類、加熱方式などにより異なるが、基板の表面
および内部が規定の温度に達してから1〜3分間程度の
間にわたって予備加熱することが好ましい。
5゜C以上高い温度とする。さらには2o゜C以上高い
温度とするのが好ましい。上限温度は基板の耐熱性によ
って定められるが、あまり高ずぎると、フラックスが炭
化して活性作用がなくなるので、注意が必要である。時
間の設定は予備加熱の場合と同様であるが、数秒以上あ
ればよい。
ーズソルダリング、レーザー加熱、ホットプレート、抵
抗加熱、はんだごて加熱などがあるが、より高い導通の
再現性を得るためには、はんだが溶融し始めてから、リ
フローのピーク温度に達するまでの昇温速度は遅い方が
好ましく、熱風加熱や赤外線加熱が特に好ましい。
だ5、チップ部品3及び絶縁体4の表面にフラックス残
留物8が生戒されるが、その除去のために、必要に応じ
て洗浄を行う。洗浄剤として、トリクロロトリフルオ口
エタンに代表されるフロン系溶剤や1−l−1 トリク
ロルエタンなどの塩素系溶剤を用いてシャワー洗浄・超
音波洗浄や蒸気洗浄などを行えばよい。
る実施例にのみ限定されるものではない.実施例l 既知の方法によって、第1図及び第4図に示すように基
板l1にチップ部品3を埋め込み、電極1及びチップ部
品の電極2を同一平面上に形威した(電極l及び2の寸
法は各々0.3mm X 0.3mm X 0.03I
IIIlt、0.2mmX0.2mmX0.03mmt
)。lの値としては250μm、800μmの2通りの
ものを用意した。
、各々のiのものに対し、下記組成よりなるはんだペー
ストのを2つの電極工および2上に、これら電極にまた
がって塗布した。
はんだ粒径 最高40μm はんだ粒形状 不定形 金属粒材質 銀 金属粒径 最高40am 金属粒形状 不定形 フラックス 弱活性口ジン 混合比 (体積比) (はんだ粒):(金属粒):(フラックス)=90 :
10 : 105 その後、1 2 0 ”Cの熱風オーブン中で10分間
予備加熱した後、215゜C熱風オーブン中で3分間リ
フローさせ、ついで1−1−1 }リクロルエタンで超
音波洗浄して表面のフランクス残留物を除去して第3図
(C)の如き電気的接合部を製造した。
ーしたはんだはほぼ100%の収率で第3lm (C)
に示すように2電極間にまたがるようにプリッジされて
おり、接合強度も通常のはんだと比べて何ら遜色はなか
った。また、230″C×30secの条件で再リフロ
ーしたところ接続部の断線の発生はみられなかった。
チップ部品3を設置し、電極lとチップ部品の電極2に
150μmの段差を設けた。電極l及び2の寸法は実施
例1と同様であった。
1および2上にまたがるように塗布した.その後、12
0゜Cの熱風オーブン中で10分間予備加熱した後、2
15゜Cの熱風オーブン中で3分間リフローさせ、つい
で1−1−1 }リクロルエタンで超音波洗浄して表面
のフランクス残留物を除去して第21m(A)の如き電
気的接合部を得た。
の収率で第2図(A)のように2電極間にまたがるよう
にブリッジされており、接合強度も通常のはんだと比べ
て何ら遜色はなかった。なお、230″CX30sec
の条件で再リフローしたところ接続部の断線の発生はみ
られなかった。
Pb=63/37合金のはんだペースト(千住金属工業
■製、商品名; SPT−55−63)を用いる以外は
、実施例I及び2と全く同様にして電気的接合部を得た
。得られた接合部は2電極間にまたがるようにブリッジ
されているものは、第4図の形態では5%以下、第5図
の形態では0%であった。
の電極( 0.2mm X 0.2mm X 0.03
+um t)に実施例1で使用したペーストのを塗布し
た。塗布量は4つの電極のうちの1点を他の同じ塗布量
の3点の半分の量に設置した。その後サイズ、位置とも
基板上の電極と同様の電極をもったチップ部品を電極間
が向かい合うようにセットし7た。
予備加熱した後、215゜Cの熱風オーブン中で3分間
リフローさせ、ついで14−1}リクロルエタンで超音
波洗浄して表面のフラックス残留物を除去して第2図(
C)の如き電気的接合部を得た。得られた接合部は、リ
フローしたはんだはほぼ100%の収率で第2図(C)
のように2電極間にまたがるようにプリッジされており
、チップ立ちによる断線もなく接合強度も通常のはんだ
と比べて何ら遜色はなかった。
ところ、接続部の断線の発生はみられなかった. 比較例2 実施例3におけるはんだペースト■に代えてSn/Pb
=63/37合金のはんだペースト(千住金属工業■
製、商品名: SPT−55−63 )を用いる以外は
、実施例3と全く同様にして電気的接合部を形成した。
方でチップ部品3が立ち上がっており、電極1と2のブ
リッジは不可能であった。
、実施例1〜3と全く同様にして電気的接合部を形成し
た。なお、各々のペーストのはんだ粒、金属粒の粒径及
び形状、またフラックスの材質ははんだペーストのと同
様であった。
はほぼ100%の収率で2電極間にまたがるようにプリ
ッジされており、接合強度も通常のはんだと比べて何ら
遜色はなかった。また230”CX30secの条件で
再リフロ−し7たところ接続部の断線の発生はなく、そ
の後の信頼性も良好であった。
した場合に比べてチップ部品上の電極と基板上の電極と
のギャップを広くとれるのでチップ部品の位置決めに高
い精度を必要とせずに、高密度の実装を可能とする。更
に接合部の接触抵抗、信頼性は従来のものと何ら遜色は
なく、しかも再リフロ一に対する安定性は従来のものに
比べてはるかに向上する. また、本発明を通常の表面実装法に適用すればはんだペ
ーストの塗布量のバラッキによるチップ立ちが激減する
他、従来のはんだでは実現不可能であった第2図(A)
の形態も可能となる。
、第2図(A)〜(D)は本発明の電気的接合部の種々
の実施態様を示す断面図、第3図(八)ないし(C)は
本発明の電気的接合部の製造工程の一実施態様を説明す
る断面図、第4及び5図は本発明実施例における電極を
説明する斜視図、第6及び7図は従来のはんだペースト
を用いて得た電気的接合部の一例を示す断面圓である。
Claims (2)
- 1.絶縁体上に設けられた複数の電極とチップ部品上に
設けられた複数の電極が独立に電気的に接続された電気
的接合部において,前記電極間が複数の金属粒を含むは
んだで接続され、かつ前記複数の金属粒の融点が前記は
んだより高く、かつ前記複数の金属粒の構成材質の全部
または一部に前記はんだの構成材質と異なる材質を含む
ことを特徴とする電気的接合部。 - 2.はんだが、すずを含む合金であり、かつ複数の金属
粒がAu,Ag,Niの単独、またはAu,Ag,Ni
,Suのうちいずれかを含む金属あるいは合金で表面を
覆った銅粒である特許請求の範囲第1項に記載の電気的
接合部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150373A JPH07118498B2 (ja) | 1989-06-15 | 1989-06-15 | 電気的接合部 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150373A JPH07118498B2 (ja) | 1989-06-15 | 1989-06-15 | 電気的接合部 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318041A true JPH0318041A (ja) | 1991-01-25 |
| JPH07118498B2 JPH07118498B2 (ja) | 1995-12-18 |
Family
ID=15495575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1150373A Expired - Lifetime JPH07118498B2 (ja) | 1989-06-15 | 1989-06-15 | 電気的接合部 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118498B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317191A (en) * | 1991-08-19 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Low-melting-point junction material having high-melting-point particles uniformly dispersed therein |
| US5428249A (en) * | 1992-07-15 | 1995-06-27 | Canon Kabushiki Kaisha | Photovoltaic device with improved collector electrode |
| JP2002231736A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップを実装したアンテナの形成方法 |
| JP2007510301A (ja) * | 2003-10-29 | 2007-04-19 | コンダクティブ・インクジェット・テクノロジー・リミテッド | 部品の電気的接続 |
| WO2007096946A1 (ja) * | 2006-02-21 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 実装体及びその製造方法 |
| JP2008534252A (ja) * | 2005-03-22 | 2008-08-28 | コンダクティブ・インクジェット・テクノロジー・リミテッド | 物の取り扱い |
| JP2009164431A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、半導体装置の洗浄方法および洗浄装置 |
| JP2013258254A (ja) * | 2012-06-12 | 2013-12-26 | Koki:Kk | レーザー加熱工法による電子デバイスの製造方法 |
-
1989
- 1989-06-15 JP JP1150373A patent/JPH07118498B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317191A (en) * | 1991-08-19 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Low-melting-point junction material having high-melting-point particles uniformly dispersed therein |
| US5428249A (en) * | 1992-07-15 | 1995-06-27 | Canon Kabushiki Kaisha | Photovoltaic device with improved collector electrode |
| US6214636B1 (en) | 1992-07-15 | 2001-04-10 | Canon Kabushiki Kaisha | Photovoltaic device with improved collector electrode |
| JP2002231736A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップを実装したアンテナの形成方法 |
| JP2007510301A (ja) * | 2003-10-29 | 2007-04-19 | コンダクティブ・インクジェット・テクノロジー・リミテッド | 部品の電気的接続 |
| JP2008534252A (ja) * | 2005-03-22 | 2008-08-28 | コンダクティブ・インクジェット・テクノロジー・リミテッド | 物の取り扱い |
| WO2007096946A1 (ja) * | 2006-02-21 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 実装体及びその製造方法 |
| JPWO2007096946A1 (ja) * | 2006-02-21 | 2009-07-09 | パナソニック株式会社 | 実装体及びその製造方法 |
| US7713787B2 (en) | 2006-02-21 | 2010-05-11 | Panasonic Corporation | Mounted body and method for manufacturing the same |
| US8039307B2 (en) | 2006-02-21 | 2011-10-18 | Panasonic Corporation | Mounted body and method for manufacturing the same |
| JP5085932B2 (ja) * | 2006-02-21 | 2012-11-28 | パナソニック株式会社 | 実装体及びその製造方法 |
| JP2009164431A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、半導体装置の洗浄方法および洗浄装置 |
| JP2013258254A (ja) * | 2012-06-12 | 2013-12-26 | Koki:Kk | レーザー加熱工法による電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118498B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476464B2 (ja) | すずビスマス半田ペーストと,このペーストを利用して,高温特性の改良された接続を形成する方法 | |
| JP5160450B2 (ja) | 回路基板上への半導体部品の搭載方法 | |
| CN1914001B (zh) | 软钎焊用的助焊剂和软钎焊方法 | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| CN1729731B (zh) | 具有用于将封装件衬底接合到印刷电路板的复合电子触点的电子组件 | |
| JP2000114301A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP4356581B2 (ja) | 電子部品実装方法 | |
| CN101147249A (zh) | 电子部件安装方法和电子电路装置 | |
| JP2001298051A (ja) | はんだ接続部 | |
| JPH0318041A (ja) | 電気的接合部 | |
| EP0164906B1 (en) | Solder composition | |
| TWI295840B (en) | Mounting method of passive component | |
| JPH0417994A (ja) | はんだ組成物 | |
| JPH0312992A (ja) | 電気的接合部 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JP4435663B2 (ja) | はんだ材料、電子部品、及び電子部品の製造方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2960504B2 (ja) | ロータリートランス | |
| JP4368081B2 (ja) | チップ部品を実装した回路装置 | |
| JPH08250848A (ja) | チップの半田付け方法 | |
| JP2795535B2 (ja) | 回路基板への電子部品実装方法 | |
| JPH02125491A (ja) | 電気的接合部およびその製造方法 | |
| JPH0222892A (ja) | 電気的接合部およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |