JPH03180896A

JPH03180896A - 電子楽器のデータ発生装置

Info

Publication number: JPH03180896A
Application number: JP1319601A
Authority: JP
Inventors: Hideo Suzuki; 秀雄鈴木; Kazuhisa Okamura; 和久岡村
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-12-09
Filing date: 1989-12-09
Publication date: 1991-08-06
Anticipated expiration: 2012-04-30
Also published as: DE69032521T2; JP2605434B2; SG47131A1; EP0432671B1; DE69032521D1; EP0432671A2; EP0432671A3; US5489746A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電子楽器のデータ発生装置に関し、例えば
波形データやエンベロープデータ、音色パラメータデー
タその他各種パラメータデータの発生のために使用する
ことができるものであり、データの記憶法を改良し、そ
れに伴い読出し法を改良し、データ記憶装置の効率的利
用が図れるようにしたものである。

〔従来の技術〕

データ記憶装置の効率的利用を図るために従来考えられ
ていることは、主に、そこに記憶するデータの表現形式
を、単なるＰＣＭ形式ではなく、圧縮したデータ表現形
式で表わすことである。例えば特開昭６２−２４２９９
３号においては、線形予測法により圧縮したデータ表現
形式で楽音波形データを記憶することが示されている。

在来のＰＣＭ形式のデータを記憶したデータ記憶装置は
勿論のこと、上記のようなデータ圧縮誌を採用したデー
タ記憶装置においても、従来は、個々の記憶アドレスに
１対１でデータを記憶し、そこに記憶するデータのデー
タ長（データサイズつまり１つのデータを構成するビッ
ト数のこと）は、一定値に固定されていた１例えば、ｌ
アドレス１６ビツトのアドレスには１６ビツトのデータ
長で１つのデータが記憶されるのが普通である。

また、メモリの特殊な使い方として、例えば、１アドレ
ス１６ビツトのアドレスを８ビツトづつ２分割し、それ
ぞれに異なる８ビツトデータを記憶することが行なわれ
ることもある。しかし、その場合でも、記憶するデータ
は８ビツトなら８ビツトの固定データ長からなるデータ
である。

〔発明が解決しようとする課題〕

上述のように、従来のものにおいては、データを固定デ
ータ長で記憶するようにしていたため、有効ビット数が
固定データ長よりも少ないデータにおいては、記憶素子
が無駄に費やされていた。

例えば、１６ビツトの固定データ長で最大振幅値をカバ
ーし得るようにして楽音波形データを記憶した場合、振
幅値が小さなサンプル点においては。

有効ビット数が僅か２，３ビツトしかない場合があり、
そのような場合は１アドレスにつき１３゜■４ビットの
記憶素子が無駄に費やされる。このように無駄に費やさ
れる記憶素子数は、記憶装置全体で合計してみると無視
できない量になり、全体でみると記憶装置の効率的な利
用を妨げ、回路規模の縮小化とコストの低減化を妨げる
要因になる。

この発明は上述の点に鑑みてなされたもので、無駄に費
やされる記憶素子数をできるだけ少なくし、記憶装置の
効率的な利用を図ることができるようにした電子楽器の
データ発生装置を提供しようとするものである。

（ｉｌｉｉを解決するための手段〕この発明に係る電子楽器のデータ発生装置は。

任意のデータ長からなるデータを複数記憶した記憶手段
と、該記憶手段から取り出すデータのデータ長を指示す
るデータ長指示手段と、指示されたデータ長に従い前記
記憶手段から必要なデータを選択的に取り出す取り出し
手段とを具えたものである。

〔作　　用〕記憶手段に記憶するデータのデータ長は固定ではなく、
任意である。記憶手段から取り出すデータのデータ長は
データ長指示手段によって指示される。取り出し手段で
は、この指示されたデータ長に従い前記記憶手段から必
要なデータを選択的に取り出す。

このように、記憶手段に記憶するデータのデータ長を固
定ではなく、任意に可変し得るものとしたことにより、
そのデータの有効ビットにとって必要な記憶素子数だけ
を占有し、不必要な記憶素子まで占有することがなくな
る。つまり、余った記憶素子を無駄に占有することなく
、他のデータの記憶のために使用することができる。従
って、記憶装置の効率的な利用を図ることができる。ま
た、記憶手段から取り出すデータのデータ長を指示する
ようにしたため、この指示されたデータ長に従い前記記
憶手段から必要なデータを選択的に取り出すことができ
るので、可変データ長にしたことによるデータ取り出し
の課題を解決し、必要なデータのみを問題なく取り出す
ことができる。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例を詳細に
説明しよう。

第１図はこの発明の一実施例に係る電子楽器の全体構成
を示すブロック図である。この実施例においては、この
発明に係るデータ発生装置は、楽音波形発生装置として
適用されている。つまり。

ＲＯＭからなる波形メモリ１０において、この発明の一
実施例に従うフォーマットでデータが記憶されており、
この波形メモリ１０からこの発明の一実施例に従う手法
でデータを読み出し、再生を行なう。

可　データ長　び隠れビットの説明まず、波形メモリ１０に記憶するデータのデータフォー
マットの一例につき第２図を参照して説明する。

第２図は或る１つの音色に対応する楽音波形データのデ
ータフォーマットを示したもので、１６サンプル点分の
データ群毎に１フレームとして区分している。これらの
データのデータ長は、一定ではなく、任意であるが、こ
の実施例では、同一フレーム内の１６サンプル点分のデ
ータに関してはデータ長が共通している。第２図では、
フレーム０に所属する波形データのサイズつまりデータ
長は１１ビツトであり、フレームｌでは１０ビツト、フ
レーム２では１２ビツトである。

更に、この実施例では、ｌフレーム内の先頭の４つのサ
ンプル点のデータに関しては、本来の波形データのほか
に、「隠れ情報」のための「隠れビットＪ　ＨＢＯ−Ｈ
Ｂ３をそれぞれ１ビット余分に持っている。従って、こ
れらの隠れビットＨＢＯ−ＨＢ３を持つサンプル点では
、同一フレーム内の他のサンプル点に比べて、データ長
が実質的に１ビット多い、しかし、このような隠れビッ
トＨＢＯ−ＨＢ３を持たなければ、すなわち実質的な波
形データのサイズでは、同一フレーム内では一定のサイ
ズである。

各隠れビットＨＢＯ−ＨＢ３は、それらが分離されたま
まの状態では、明らかな意味を提示せず。

情報の内容が隠されたままであるが、それらを寄せ集め
て４ビツトの情報としてまとめると、「隠れ情報」の内
容があられにされる。この実施例ではこのような「隠れ
情報」としてデータ長を指示する情報が割当てられてい
る。詳しくは、或るフレームの「隠れ情報」として、そ
の次のフレームの波形データのデータ長を指示する情報
が割当てられている。各隠れビットの２′ａコードづけ
の重みは、ＨＢ３が最上位、以下ＨＢ２．ＨＢＩ、ＨＢ
Ｏの順である。

第２図の例では、フレーム０の隠れビットＨＢ３〜ＨＢ
Ｏの内容は”　１０１０　”であり１次フレーム１のデ
ータ長＝ｌＯビットを指示する。また。

フレーム１の隠れビットＨＢ３〜ＨＢＯの内容は６°１
１００”であり１次フレーム２のデータ長＝１２ビット
を指示する。なお、最初のフレーム０に関しては、それ
に先行するフレームがないので、音色データメモリ等の
別途のメモリにおいて、イニシャルデータとしてそのデ
ータ長を指示する情報を記憶しておくなど、その他適宜
の方策を講ずればよい。

データのｌ　ノ式の説■ 第３図は、第２図のようなフォーマットからなる可変デ
ータ長のデータを実際に波形メモリ１０に記憶する場合
のメモリフォーマットの一例を示すものである。

第３図の場合、メモリ１０の記憶アドレスのサイズすな
わちデータ長は１アドレスにつき１６ビツトに固定され
ており、各アドレスはアドレス信号によってアクセスさ
れる。１アドレスにつきｌサンプル点のデータが記憶さ
れるのではなく、可変データ長のデータが適宜詰めて記
憶される０例えば、アドレスＡＯの最下位ビットにサン
プル点Ｏの波形データに伴う隠れビットＨＢＯが記憶さ
れ、その上位１１ビツトにサンプル点Ｏの波形データが
記憶され、その上位１ビツトにサンプル点１の波形デー
タに伴う隠れビットＨＢＩが記憶され、その上位３ビツ
トにサンプル点１の波形データの下位３ビツトが記憶さ
れる。また、サンプル点１の波形データの残りの上位８
ビツトは、アドレスＡ１の下位８ビツトに記憶される。

以下図に示すように各サンプル点の波形データと隠れビ
ットのデータとが詰めて記憶される。第３図において、
アドレス領域内に記された数字はそこに記憶する波形デ
ータのサンプル点番号を示し、斜線を付した部分は隠れ
ビットを記憶する領域を示す。

このように効率的にデータを詰め込んでメモリに記憶さ
せるために、１つのデータが適宜分割され、複数のアド
レスにまたがって記憶されるようになっている。

波形メモリ１０に記憶する波形データの符号化方式はど
のようなものでよいが、第１図の実施例においては線形
予測符号化方式（ＬＰＧ）でデータ圧縮したものを記憶
している。

また、波形メモリ１０に記憶する波形データは、１周期
波形のデータであってもよいし、複数周期波形のデータ
であってもよい。周知のように、（周期波形のデータを
記憶している場合はこれを繰返し読み出すことにより複
数周期の楽音波形データを得ることができる。また、複
数周期波形のデータを記憶する場合は、発音開始から終
了までの全波形のデータを記憶してもよいし、アタック
部の全波形のデータと持続部の複数周期波形のデータを
記憶するようにしてもよい。発音開始から終了までの全
波形のデータを記憶している場合は、各サンプル点の波
形データをスタートアドレスから始めて順次１通り読み
出せばよい。アタック部の全波形のデータと持続部の複
数周期波形のデータを記憶している場合は、アタック部
の全波形のデータをスタートアドレスから始めて順次１
通り裂み出した後、持続部の複数周期波形のデータを繰
返し読み出すようにすればよい。このような読み出し制
御は公知であるため特に詳しく示さない。

説明の便宜上、第１図の実施例では、前者の場合につい
て読み出しアドレス制御回路が示されているものとして
いる。

全必１ｉＩ列襲吸第１図について説明すると、ｆａ盤１１は発生すべき楽
音の音高を指定するための複数の鍵を具備しており、音
色選択操作子１２は発生すべき楽音の音色を指定するた
めの複数の操作子を具備している。マイクロコンピュー
タ１３は鍵盤１１と音色選択操作子１２を走査し、押鍵
、Ｍ鍵を検出すると共に、音色選択状態を検出し、押鍵
情報を複数（この例では８とする）の楽音発生チャンネ
ルのいずれかに割当てる処理を行なう。マイクロコンピ
ュータ１３は、各チャンネルに割当てた鍵を示すキーコ
ードＫＣと該割当て鍵が押鍵され続けているか又は離鍵
されたかを示すキーオン信号ＫＯＮとを各チャンネル毎
に出力し、また選択された音色を示す音色番号データＴ
Ｎや押鍵タッチを示すタッチデータＴＤを出力する。マ
イクロコンピュータ１３の出力は、インタフェース１４
を介して音源回路に与えられる。インタフェース１４は
、各チャンネルに割当てた鍵のキーコードＫＣとキーオ
ン信号ＫＯＮとを所定のチャンネル時分割タイミングに
従って時分割的に出力し、また選択された音色の音色番
号データＴＮやタッチデータＴＤを出力する。図におい
てインタフェース（４の右側に示された音源回路では、
インタフェース１４から与えられたデータに益づき８チ
ヤンネル時分割で様々な処理を行ない、８チャンネル分
の楽音波形信号を時分割発生する。

Ｆナンバ発生回路１５は、インタフェース１４から与え
られるキーコードＫＣに応じて、発生すべき楽音の音高
周波数に対応する定数であるＦすンバＦＮを発生するも
ので、例えばＲＯＭ若しくはテーブルからなる。このＦ
ナンバは累算器１６で繰返し累算され、適宜の桁からの
桁上げ信号がノートクロックパルスＮＣＬとして出力さ
れる。

このノートクロックパルスＮＣＬは発生すべき楽音の音
高周波数に対応しており、１パルス毎にサンプル点イン
クリメントを指示する。このノートクロックパルスＮＣ
Ｌすなわちサンプル点インクリメントは、１パルスにつ
き波形メモリ１０に対する１サンプル点分のデータ読出
し命令である。

クロック及びタイミング信号発生回路エフは。

システムクロックパルスφ１．φ２及びその他各種のタ
イミング信号ＴＭＳを発生し、各回路に供給すると共に
、インタフェース１４から与えられるキーオン信号ＫＯ
Ｎに基づきキーオンパルスに○ＮＰＩ、ＫＯＮＰ２とキ
ーオフパルスＫＯＦＰを形成し、出力する。システムク
ロックパルスφ、。

φ２は２相クロツクであり、１周期が１チヤンネルのタ
イムスロット幅に対応する。キーオンパルスＫＯＮＰＩ
は、キーオン信号ＫＯＮが“Ｏ”から“１”に立ち上が
ったときつまり押鍵開始時に、該当チャンネルのタイム
スロットで１度だけ１１１”になるパルスである。キー
オンパルスＫＯＮＰ２は、キーオンパルスＫＯＮＰＩが
“ｌ”になった次の時分割チャンネルサイクルで、該当
チャンネルのタイムスロットで１度だけａｍ　１　ｔｙ
になるパルスである。キーオフパルスＫＯＦＰは、キー
オン信号ＫＯＮが“１”から“ＯＩＩに立ち下がったと
きつまりｉ１ｍ鍵時に、該当チャンネルのタイムスロッ
トで支度だけ“１”になるパルスである。これらのパル
スは、キーオンやキーオフに同期した処理を制御するた
めに、各回路に与えられる。

パラメータデータ発生回路１８は、インタフェース１４
から与えられる音色番号データＴＮやタッチデータＴＤ
、キーコードＫＣに基づき、楽音の音色を設定したり、
タッチコントロールを行なったり、キースケーリングを
行なったりするための各種のパラメータデータを発生す
る６選択された音色、鍵タッチ及びキースケーリングを
考慮して発生されるパラメータデータの一例を示すと、
エンベロープを設定するためのエンベロープ設定データ
ＥＶＤ、波形読出し開始アドレスを指定するスタートア
ドレスデータＳＡ、最初のフレームのデータ長を指示す
るイニシャルデータ長データＩＬＥＮＧ、線形予測コー
ドにより圧縮された波形データをＰＣＭコードに復調す
るためのＬＰＧ係数データＬＰＣＰなどがある。

エンベロープ発生器１９は、キーオンパルスＫＯＮＰＩ
、ＫＯＮＰ２とキーオフパルスＫＯＦＰ及びエンベロー
プ設定データＥＶＤに基づき、各チャンネル毎に時分割
的にエンベロープ波形データＥＤを作成し、出力する。

データ取り出し再生部２０は、累算器１６から与えられ
るノートクロックパルスＮＣＬに応じて。

波形メモリ１０から読み出すべきデータのサンプル点番
号を特定するサンプル点インクリメントを行ない、この
サンプル点番号と該読み出すべきデータのデータ長とか
ら該読み出すべきデータが記憶されているアドレスを特
定し、アドレス信号ＣＡを生成する。このアドレス信号
ＣＡは、１音色に対応する波形データを記憶した領域内
の相対アドレスであるので、これに対して絶対アドレス
であるスタートアドレスデータＳＡを加算器２１で加算
することにより、生成したアドレス信号ＣＡを絶対アド
レス信号ＡＤに変換し、これを波形メモリ１０にアドレ
ス入力する。

読出しアドレス制御回路２２はパラメータデータ発生回
路１８から発生されたスタートアドレスデータＳＡを入
力し、該スタートアドレスデータＳＡを加算器２１に与
える。発音開始から終了までの全波形のデータを波形メ
モリ１０に記憶し、これを１通りだけ読み出す場合は、
読出しアドレス制御回路２２は単にスタートアドレスデ
ータＳＡを加算器２１に与えるだけの働きしかしないが
、アタック部の全波形のデータと持続部の複数周期波形
のデータを波形メモリ１０に記憶し、アタック部の全波
形のデータをスタートアドレスから始めて順次１通り読
み出した後、持続部の複数周期波形のデータを繰返し読
み出すようにする場合は、読出しアドレス制御回路２２
はもっと複雑なアドレス制御を行なう。しかし、この点
は公知であるので、詳しく説明しない。

波形メモリ１０は、入力されたアドレス信号ＡＤに応じ
て、１つの記憶アドレスから１６ビツト構成の記憶デー
タを読み出す。

また、データ取り出し再生部２０は、波形メモリ１０か
ら読み出された１６ビツト構成のデータＲＤを入力し、
可変データ長からなる必要な１サンプル点分のデータを
そこから取り出す、また。

必要な１サンプル点分のデータが複数アドレスにまたが
って記憶されている場合は、その複数アドレスから読み
出されたデータの中から必要なデータをつなぎ合わせて
それを取り出す。

更に、データ取り出し再生部２０は、波形メモリ１０か
ら読み出された１６ビツト構成のデータの中から「隠れ
ビット」のデータを抜き出し、これらをつなぎ合わせて
４ビツトからなるデータＨＢＯ−ＨＢ３の−揃いを提供
し、ｒ隠れ情報」として波形メモリ１０に記憶されてい
たデータ長指示データＬＥＮＧをあられにする。このデ
ータ長指示データＬＥＮＧを利用して、波形メモリ１０
から読み出された１６ビツト構成のデータの中から、可
変データ長からなるｌサンプル点分のデータを、取り出
す処理を行なう６なお、最初のフレームでは、パラメー
タデータ発生回路１８からのイニシャルデータ長データ
ＩＬＥＮＧを利用して、上記ｌサンプル点分の可変長デ
ータの取り出しを行なう。

以上のようにして取り出された王すンプル点分の波形デ
ータは、この実施例では、ＬＰＧ符号化方式によりデー
タ圧縮されているものである。そこで、このデータ取り
出し再生部２０により取り出されたＬＰＧ符号化波形デ
ータＣＷＤを、圧縮データ復調回路２３に入力し、通常
のＰＣＭ符号化された波形データＷＤに復調する。この
波形データＷＤは乗算器２４でエンベロープ発生器１９
からのエンベロープ波形データＥＤにより乗算され、音
量振幅レベルがエンベロープ波形に従って制御される。

乗算器２４に至るまでの波形データの再生・制御は各チ
ャンネル時分割で行なわれており、このり乗算器２４の
出力をチャンネル累算器２５で１チャンネル時分割サイ
クルの間で各チャンネル同士で累算し、全チャンネルの
楽音波形データを合計する。この出力がディジタル／ア
ナログ変換器２６でアナログ信号に変換され、サウンド
システム２７を経て音響的に発音される。

データ取り　し　生　２０の　　　間第４図はデータ取り出し再生部２０の内部構成例を示す
ブロック図であり、ｌサンプル点ごとのデータ読出しを
命令するノートクロックパルスＮＣＬは、サンプルカウ
ンタ３０、データ長カウンタ３２、アドレスカウンタ３
３、データ位置再生回路３４、隠れビット再生回路３７
．データ長レジスタ３８にそれぞれ入力される。

サンプルカウンタ３０は、ノートクロックパルスＮＣＬ
をカウントし、再生すべきサンプル点の番号を１フレー
ム内の相対番号にて指示するサンプルナンバＳＮを出力
する。この詳細例は第５図に示されており、サンプルカ
ウンタ３０は、加算器４０と、加算器４０の加算結果を
各チャンネル毎に時分割タイミングに同期して動的に記
憶する８ステージ／４ビツトのシフトレジスタ４１と、
シフトレジスタ４１の出力をゲートするゲート４２とを
具えている。ゲート４２の出力が加算器４０に入力され
、加算器４０の他の入力に加わるノートクロックパルス
ＮＣＬと加算される。ゲート４２の出力がサンプルナン
バＳＮとして出力される。この４ビツトのサンプルナン
バＳＮは、１フレーム内の相対的サンプル番号Ｏ〜１５
を特定する。また、ゲート４２は、第２のキーオンパル
スＫＯＮＰ２によって閉じられるが、それ以外のときは
開かれている。なお、シフトレジスタ４１のブロック中
の表示「８Ｄ」は、８ステージであることを示しており
、前述の２相のシステムクロックパルスφ８．φ２によ
ってチャンネル時分割タイミングに同期してシフト制御
される。「８Ｄ」と記された他のシフトレジスタについ
ても同様である。

この構成により、サンプルカウンタ３０は、第２のキー
オンパルスＫＯＮＰ２によって押鍵当初に一旦クリアさ
れ、以後、ノートクロックパルスＮＣＬをカウントし、
再生すべきサンプル点の番号を１フレーム内の相対番号
０〜１５にて指示するサンプルナンバＳＮを生成する。

生成されたサンプルナンバＳＮは隠れビット制御信号発
生回路３１に入力される。隠れビット制御信号発生回路
３１は、隠れビットＨＢＯ−ＨＢ３が割当てられている
１フレーム内の最初の４つのサンプル点を認識し、かつ
、フレームの最後のサンプル点を認、識するものである
。この詳細例は第５図に示されており、４ビツトのサン
プルナンバＳＮの内置上位２ビット３３．８２を入力し
たノアゲート４３と、全ビットＳ３．Ｓ２，８１゜ＳＯ
を入力したアンドゲート４４とを含んでいる。

ｌフレーム内の最初の４つのサンプル点においては、サ
ンプルナンバＳＮの内置上位２ビットＳ３゜Ｓ２はいず
れも“Ｏ”であり、ノアゲート４３の出力は“１゛′で
あるが、それ以外のときはノアゲート４３の出力は“０
″である。このノアゲート４３の出力が隠れビット制御
信号ＭＣＩとして他の回路に与えられ、この信号ＨＣＩ
がｉｔ　ｉ　ＩＴのとき隠れビットＨＢＯ−ＨＢ３が割
当てられているサンプル点であることを示す。フレーム
の最後のサンプル点ではサンプルナンバＳＮの全ビット
が１１１”であり、アンドゲート４４の出力が１１１７
１となり、これがフレーム変化信号ＨＣ２として他の回
路に与えられる。

データ長カウンタ３２は、データ長レジスタ３８から出
力されるデータ長指示データＬＥＮＧを入力し、これを
ノードクロックパルスＮＣＬのタイミング毎に累算する
モジュロ１６のカウンタである。このモジュロ数１６は
、メモリ１０における１アドレスのビット数１６に対応
している。従って、データ長カウンタ３２のカウント値
は、メモリアドレスにおける可変長データの境目を指示
している。

この詳細例は第６図に示されており、データ長カウンタ
３２は、加算器４５と、加算器４５の加算結果を「１」
入力に入力したセレクタ４６と、セレクタ４６の出力を
入力して各チャンネル毎に時分割タイミングに同期して
動的に記憶する８ステージ／４ビツトのシフトレジスタ
４７と、シフトレジスタ４７の出力をゲートするゲート
４８とを具えている。ゲート４８の出力が加算器４５に
入力され、加算器４５の他の入力に加わるデータ長指示
データＬＥＮＧと加算される。また、ゲート４８の出力
はセレクタ４６のｒＯＪ入力に入力される。ゲート４８
は、第２のキーオンパルスＫＯＮＰ２によって閉じられ
るが、それ以外のときは開かれている。セレクタ４６は
、ノートクロックパルスＮＣＬが生じたとき（＃　ｌ　
ＩＩのとき）「１」入力に加わる加算器４５の加算結果
を選択し、生じていないとき（Ｋｌ　ＯＩＩのとき）「
Ｏ」入力に加わるカウント値を選択し、保持する。

この構成により、データ長カウンタ３２は、第２のキー
オンパルスＫＯＮＰ２によって押鍵当初に一旦クリアさ
れ、以後、ノートクロックパルスＮＣＬが生じる毎にデ
ータ長指示データＬＥＮＧを累算する。なお、データ長
指示データＬ　Ｅ　Ｎ　Ｇは波形データ部分の正味のデ
ータ長を指示し、隠れビットＨＢＯ−ＨＢ３を含むデー
タ長を指示していない、そこで、隠れビットＨＢＯ−Ｈ
Ｂ３を含むサンプル点で実際のデータ長が加算されるよ
うにするために、前述の隠れビット制御信号ＨＣ１を加
算器４５のキャリイイン人力Ｃｉｎに入力し、隠れビッ
ト分としてｌ加算するようになっている。データ長カウ
ンタ３２のカウント出力はゲート４８から出力され、こ
れがプル・アウト・ポインタ（取り出しポインタ）ｐｏ
ｐとして他の回路に与えられる。このプル・アウト・ポ
インタＰＯＰは、取り出すべきエサンプル点のデータの
最下位のビットが位置している記憶アドレス中のビット
位置を指示している。

例えば、第３図の例の場合、！＆初のサンプル点０のプ
ル・アウト・ポインタＰＯＰは、キーオンパルスＫＯＮ
Ｐ２によるクリアにより「０」つまり記憶アドレスの最
下位ビットＯを指示する。次にノートクロックパルスＮ
ＣＬのタイミングが到来すると、データ長指示データＬ
ＥＮＧの１１と隠れビット制御信号ＨＣＩによる１が加
算器４５で加算され、ＰＯＰ＝１２となり、記憶アドレ
スのビット１２を指示する。次にノートクロックパルス
ＮＣＬのタイミングが到来すると、１２＋１２＝２４で
あるから、加算器４５でキャリイアウド出力Ｃｏｕｔに
“１″が生じ、加算結果が８となり、記憶アドレスのビ
ット８を指示する。このように、プル・アウト・ポイン
タＰＯＰは、取り出すべき１サンプル点のデータの最下
位のビットが位置している記憶アドレス中のビット位置
を指示する。

加算器４５のキャリイアウド出力Ｃｏｕｔの信号は、ア
ドレスインクリメントパルスＡＤ　Ｉ　ＮＣとしてデー
タ長カウンタ３２から出力される。

アドレスカウンタ３３は、このアドレスインクリメント
パルスＡＤＩＮＣとノードクロックパルスＮＣＬとに基
づき、波形メモリ１０を読み出すためのアドレスカウン
トを行ない、読出しアドレスの相対値であるアドレス信
号ＣＡを出力する。

ノートクロックパルスＮＣＬのタイミングで生じたアド
レスインクリメントパルスＡＤＩＮＣを有効なアドレス
インクリメントパルスとして、アドレスを１カウントア
ツプする。

この詳細例は第６図に示されており、アドレスカウンタ
３３は、ノートクロックパルスＮＣＬを遅延する８ステ
ージ／１ビツトのシフトレジスタ４９と、このシフトレ
ジスタ４９の出力とアドレスインクリメントパルスＡＤ
ＩＮＣとを入力したアンドゲート５０と、アンドゲート
５０の出力を一方に入力した加算器５１と、加算器５１
の加算結果をゲートするゲート５２と、このゲート５２
の出力を入力して各チャンネル毎に時分割タイミングに
同期して動的に記憶する８ステージ／２２ビツトのシフ
トレジスタ５３とを具えている。シフトレジスタ５３の
出力が加算器５１に入力され、アンドゲート５０の出力
と加算される。また、キーオンパルスＫＯＮＰＩ、ＫＯ
ＮＰ２がノアゲート５４に入力され、その出力によりゲ
ート５２が制御される。

データ長カウンタ３２において、加算器４５からキャリ
イアウド出力が生じるタイミングは、シフトレジスタ４
７による遅れにより、ノートクロックパルスＮＣＬのタ
イミングよりも８システムクロック分遅れるので、これ
に合わせるために、シフトレジスタ４９でノートクロッ
クパルスＮＣＬを８システムクロック分遅らせているの
である。

従って、ノードクロックパルスＮＣＬのタイミングでデ
ータ長指示データＬＥＮＧを加算した結果、アドレスイ
ンクリメントパルスＡＤＩＮＣが生じると、アンドゲー
ト５０の出力が１”となり、アドレスカウンタ３３で１
アドレスカウントアツプする。アドレスカウンタ３３で
は、ゲート５２の出力がアドレス信号ＣＡとして出力さ
れる。

例えば、第３図の例の場合、最初はキーオンパルスＫＯ
ＮＰＩ、ＫＯＮＰ２によるクリアによりアドレス信号Ｃ
ＡはｒＯＪつまり記憶アドレスＡＯを指示し、このアド
レスＡＯに記憶されている１６ビツトのデータが読み出
される。次にノートクロックパルスＮＣＬのタイミング
が到来すると、データ長カウンタ３２の加算器４５の加
算出力は前述のように１２となり、これがセレクタ４６
で選択されてシフトレジスタ４７に入り、その８システ
ムクロツク後に、ＰＯＰ＝１２が出力される。

このとき加算器４５では１・２が更に加算されてキャリ
イアウド出力Ｃｏ　ｕ　ｔが１１１　ＩＩとなり、アド
レスインクリメントパルスＡＤＩＮＣの１１１”と８シ
ステムクロツク遅延されたノートクロックパルスＮＣＬ
とがアンドゲート５０に加わり、アドレスカウンタ３３
がカウントアツプされる。従って、アドレス信号ＣＡは
「１」つまり記憶アドレスＡ１を指示し、このアドレス
Ａ１に記憶されている１６ビツトのデータが読み出され
る。一方、セレクタ４６では加算器４５の出力は選択さ
れず、データ長カウンタ３２の出力ＰＯＰは１２を維持
する。

ここで理解できるように、２つのアドレスＡＯ。

Ａ１にまたがって記憶されているサンプル番号１のデー
タに関しては、プル・アウト・ポインタＰ○Ｐは該デー
タの最下位ビットが位置しているアドレスＡＯにおける
ビット１２を指示し、アドレスカウンタ３３の出力アド
レス信号ＣＡはその次のアドレスＡ１を指定する。つま
り、アドレス信号ＣＡの方がプル・アウト・ポインタＰ
ｏＰよりも１アドレス先行している。これは、追って説
明されるように、データ位置再生回路３４では、２つの
アドレスにまたがって記憶されている１サンプル点分の
データを再生するために、波形メモリ１０から読み出さ
れた前のアドレスのデータを一時保持しており、プル・
アウト・ポインタＰＯＰは、そのように−時保持した前
アドレスの読出しデータに対して二取り出すべきデータ
の最下位ビットを指示するようになっているためである
。

データ位置再生回路３４は、波形メモリ１０から読み出
された１６ビツト構成のデータＲＤを入力し、（ａ）２
つのアドレスにまたがって記憶されている１サンプル点
分のデータを１揃いにまとめて再生する機能を果すと共
に、また、（ｂ）可変データ長のデータの最下位ビット
に合わせてデータのビット位置を揃える処理を行なうこ
とにより、１６ビツト構成のデータの中から可変データ
長の１サンプル点分のデータの必要な部分のみを取り出
すための前処理を行なう機能を果すものである。

この詳細例は第７図に示されており、データ位置再生回
路３４は、３２ビット並列人力／１６ビツト並列出力の
シフタ５５を含んでいる。シフタ５５の上位１６ビツト
入力には、波形メモリ１０から読み出された１６ビツト
構成のデータＲＤが直接入力される。この読出しデータ
ＲＤはセレクタ５６の「Ｏ」入力に加わり、セレクタ５
６の出力は８ステージ／１６ビツトのシフトレジスタ５
７に入力され、シフトレジスタ５７の出力がセレクタ５
６の「１」入力に加わると共にシフタ５５の下位１６ビ
ツト入力に与えられる。ノートクロックパルスＮＣＬと
キーオンパルスＫＯＮＰＩがノアゲート５８に加わり、
ノアゲート５８の出力信号が４１０”のときセレクタ５
６の「Ｏ」入力を選択し、′１”のとき「１」入力を選
択する。

シフタ５５の制御入力には、第６図のデータ長カウンタ
３２からプル・アウト・ポインタＰＯＰが入力される。

このプル・アウト・ポインタＰＯＰは、シフタ５５の３
２ビット並列入力データのうち１６ビツト並列出力デー
タとして取り出すべきデータの最下位ビットに該当する
ビットを指示する。例えば、ｐｏｐ＝ｏであれば、３２
ビット並列入力データの最下位ビットを１６ビツト並列
出力データの最下位ビットとして、そこから上の１６ビ
ツトデータを取り出す、また、ＰＯＰ＝１であれば、３
２ビット並列入力データの下から２ビット目を１６ビツ
ト並列出力データの最下位ビットとしてそこから上の１
６ビツトデータを取り出す。また、ＰＯＰ＝１２であれ
ば、３２ビット並列入力データの下から１３ビツト目を
１６ビツト並列出力データの最下位ビットとしてそこか
ら上の１６ビツトデータを取り出す。

シフタ５５の３２ビット並列入力のうち、上位１６ビツ
トは波形メモリ１０から現在読み出しているデータＲＤ
であり、シフトレジスタ５７から入力される下位１６ビ
ツトはその１つ前のアドレスから読み出したデータであ
る。従って、２つのアドレスの読み出しデータがシフタ
５５に並べられるようになっており、ｌサンプル点のデ
ータを２つのアドレスにまたがって記憶している場合は
。

シフタ５５に並べられた２つのアドレスの合計３２ビツ
トの並列データの中から必要なｌサンプル点のデータを
取り出すことができるようになっている。

また、プル・アウト・ポインタＰＯＰは可変データ長の
データの最下位ビットを指示しているため、このプル・
アウト・ポインタＰＯＰによって１６ビツト並列出力デ
ータの最下位ビットとして取り出すべきデータの入力ビ
ツト位置を指示することにより、可変データ長のデータ
の最下位ビットに合わせてデータのビット位置を勤える
処理を行なうことがで、き、これにより、１６ビツト構
成のデータの中から可変データ長の１サンプル点分のデ
ータの必要な部分のみを取り出すための前処理を行なう
ことができる。

第３図により一例を示すと、第ｔのキーオンパルスＫＯ
ＮＰ１が生じたとき、第６図のアドレスカウンタ３３が
クリアされることにより、アドレス信号ＣＡがｒＯＪと
なり、アドレスＡＯからデータが読み出され、このとき
、ノアゲート５８の出力“ＯＩｔによりセレクタ５６で
アドレスＡＯからの読出しデータＲＤを選択し、シフト
レジスタ５７にロードする。次のサイクルで、セレクタ
５６はノアゲート５８の出力“１”によりシフトレジス
タ５７の出力を選択し、アドレスＡＯからの読出しデー
タＲＤを記憶保持する。このときプル・アウト・ポイン
タＰＯＰはｒＯＪであり、シフタ５５の入力のうち下位
１６ビツトつまりシフトレジスタ５７に保持されたアド
レスＡＯからの読出しデータをそのまま選択出力する。

これはサンプル点Ｏのデータを下位の１２ビツトにそっ
くり含んでいるものである。つまり、最初に取り出すべ
きサンプル点Ｏのデータの最下位ビットが１６ビツト出
力の最下位ビットに合わせてそっくり取り出される。こ
れを模式的に示すと第１０図（ａ）のようである。

次に、ノートクロックパルスＮＣＬが生ずると。

前述のように、その８システムクロツク後にプル・アウ
ト・ポインタＰＯＰは「１２」となり、アドレス信号Ｃ
ＡはアドレスＡ１に切り換わる（第６図参照）。しかし
、ノア回路５８に入力されるノートクロックパルスＮＣ
Ｌは遅延されていないため、このノートクロックパルス
ＮＣＬによりノア回路５８の出力が“０”になるときは
、まだアドレス信号ＣＡは変わっていす、アドレスＡＯ
からの読出しデータＲＤがセレクタ５６で選択されてシ
フトレジスタ５７に記憶される。従って、その８システ
ムクロツク後に、波形メモリ１０の読出しアドレスがＡ
１に変わり、シフタ５５の上位１６ビツトにＡ１の読出
しデータＲＤが入力されるとき、シフタ５５の下位１６
ビツトにはその前のアドレスＡＯの読出しデータがシフ
トレジスタ５７から与えられる。こうして、２つの相前
後するアドレスの読み出しデータがシフタ５５の入力に
に並べられる。このとき、プル・アウト・ポインタＰＯ
Ｐはｒ１２」であり、先行するアドレスＡ０におけるサ
ンプル点１のデータの最下位ビットの位置を指示してい
る。これにより、サンプル点１のデータの最下位ビット
を最下位ビットしてそこから上の１６ビツトのデータが
シフタ５５から取り出される。これはサンプル点１のデ
ータを下位の１２ビツトにそっくり含んでいるものであ
り、こうして、２つのアドレスに分離して記憶されてい
たサンプル点１のデータが−揃いに揃えられ。

かつその最下位ビットが１６ビツト出力の最下位ビット
に位置合わせされて出力される。これを模式的に示すと
第１０図（ｂ）のようである。

こうして、シフタ５５からは、取り出すべき目的の可変
データ長のデータを最下位ビットから順にそのビット位
置を揃えた１６ビツト構成のデータＤ１が出力される。

この１６ビツト構成のデータＤ１は上位ビット側に不要
なデータを含んでいることがあるので、まだ、目的の１
サンプル分の可変データ長のデータのみを取り出してい
るわけではない、そのため更なる処理が必要である。

第４図に戻ると、データ位置再生回路３４のシフタ５５
から出力された上記データＤ１は、隠れビット分離回路
３５を経由してデータ整合化回路３６に入力される。隠
れビット分離回路３５は、データＤ１が隠れビットＨＢ
Ｏ〜ＨＢ３を含んでいる場合はこれを分離し、正味の波
形データのみを取り出してデータＤ２としてデータ整合
化回路３６に入力する。データ整合化回路３６は、デー
タＤ２から目的の１サンプル分の可変データ長のデータ
のみを取り出すためのものである。隠れビット分離回路
３５で分離されたｌビットの隠れビット可能性信号ＨＢ
　（これはＨＢＯ−ＨＢ３のいずれか１つである可能性
のある信号である）は、隠れビット再生回路３７に入力
される。隠れビット再生回路３７は、隠れビット分離回
路３５から与えられる隠れビット可能性信号ＨＢに基づ
き。

４ビツトからなるｌ揃いの隠れピッ１−ＨＢＯ−ＨＢ３
を再生する。これにより、隠れビットＨＢＯ〜ＨＢ３の
形で分離して記憶されていた４ビツトの隠れ情報ＨＤを
あられにする。前述の通り、この実施例では隠れ情報Ｈ
Ｄとして次フレームのデ−夕１示情報が記憶されている
。再生された隠れ情報ＨＤすなわち次フレームのデータ
長指示情報はデータ長レジスタ３８シこ与えられる。

隠れビット分離回路３５及びデータ整合化回路３６の詳
細例は第８図に示されており、隠れビット再生回路３７
及びデータ長レジスタ３８の詳細例は第９図に示されて
いる。

この実施例では正味の波形データのデータ長すなわちサ
イズは、２ビツトから１５ビツトの範囲で可変長である
としている。従って、有効データの最大データ長は、隠
れビットを含む場合１６ビツト、含まない場合１５ビツ
トである。従って、隠れビットを含むことがあるデータ
Ｄ１の有効データの最大データ長は１６ビツトであり、
そのため、このデータＤｉを１６ビツト構成で取り出し
ている。また、隠れビット分離後のデータＤ２の右動デ
ータの最大データ長は１５ビツトである。

また、１サンプル分の可変長の波形データの最上位ビッ
トは符号ビットであるとしている。

第８図において、隠れビット分離回路３５は、データＤ
ｉの下位１５ビツトをｒＱ」入力に入力し、該データＤ
１の上位１５ビツトをｒｌＪ入力に入力したセレクタ５
９からなっている。セレクタ５９は、前述の隠れビット
制御信号ＨＣＩ（第５図参照）を選択制御入力に入力し
、ＨＣＩがｉｔ　１”のとき「１」入力を選択し、′Ｏ
°′のときｒＯＪ入力を選択する。従って、隠れビット
ＨＢＯ〜ＨＢ３を含む１フレームの最初の４つのサンプ
ル点のデータを取り出すときは、ＨＣＩの“１″により
、データＤ１の上位１５ビツトを選択し、最下位エビッ
トにある隠れビットＨＢＯ〜ＨＢ３を除外する。この１
５ビツトのデータは、前述のように正味の波形データの
有効ビットを確保するのに十分なデータである。他方、
隠れビットＨＢＯ−ＨＢ３を含まないサンプル点のデー
タを取り出すときは、ＨＣｌの“Ｏ”により、データＤ
１の下位ｔ５ビットを選択する。この１５ビツトのデー
タもまた。前述のように正味の波形データの有効ビット
を確保するのに十分なデータである。

こうして隠れビットを分離した１５ビツト構成の正味の
波形データＤ２は、データ整合化回路３６に入力される
。前述のように、このデータＤ２は、目的のＩサンプル
点の波形データだけでなく、その次のサンプル点の波形
データも一部含んでいることがあり得るものである。

データ整合化回路３６では、データＤ２から目的の１サ
ンプル点の波形データだけを取り出すにあたっては、デ
ータサイズを可変長のままに取り出したのでは、後での
データ処理に不都合があるので、１５ビツトの固定長の
データサイズに整合化するようにしている。そのために
、まずデータＤ２から目的の１サンプル点の波形データ
だけを取り出し、次いで、取り出したエサンプル点の波
形データだけでは１５ビツトの固定長のデータサイズを
満たさない場合は、余った上位ビットすべてに符号ビッ
トを拡張する処理を行なうことにより、可変長の目的の
１サンプル点の波形データだけを取り出しながらも全体
のデータサイズは１５ビツトの固定長に整合化されるよ
うにしている。

第８図のデータ整合化回路３６において、データＤ２は
符号ビット取り出し回路６０に入力され、符号ビットＳ
Ｂが取り出さオする。データ長指示データＬＥＮＧがデ
コーダ６１でデコードされ、ＬＳ本のデコード出力線の
うち可変長のデータの最上位ビットに対応する１本の出
力線が信号１１１１１となる。このデコーダ６１の出力
により符号ビット取り出し回路６０において取り出すべ
き符号ビットＳＢの位置が指示される。例えば、データ
長が１０ビツトの場合、データＤ２のｌＯビット目が可
変長のデータの最上位ビットつまり符号ビットＳＢであ
り、これがデコーダ６１の１０番目の出力線の信号“１
″に応じて取り出される。

第８図のデータ整合化回路３６において、ビット別独立
セレクタ６２は、目的の１サンプル点分の波形データの
みを選択し、それ以外の他のサンプル点の一部データを
除外し、その代わりに符号ビットＳＢを拡張するための
ものである。データＤ２の下位１４ビツト（最上位ビッ
トは性分ビットＳＢでしかあり得す、これは符号ビット
取り出し回路６０の出力によって設定できるのでここで
は除外してよい）のうち、最下位ビットＯのデータは必
ず目的の１サンプル点分の波形データなのでセレクタ６
２には入力せず、出力レジスタ６３に直接入力してよい
、データＤ２の下位１４ビツトのうち最下位ピッ１〜Ｏ
を除く他のビット１〜１３のデータがセレクタ６２のビ
ット別Ａ入力ＩＡ〜↓３Ａにそれぞれ入力される。符号
ビット取り出し回路６０から取り出された符号ビットＳ
Ｂのｆｄ珍がセレクタ６２のビット別Ｂ入力ＩＢ−１３
Ｂにそれぞれ共通入力される。セレクタ６２のビット別
選択制御はセレクト信号発生回路６４から与えられる１
３本の信号線によってそれぞれ行なわれる。セレクト信
号発生回路６４は、デコーダ６１の出力信号に応じて、
符号ビットＳＢのビット位置から上位のビットすべてに
対応して選択制御４３号ＩＩ　１１ｊを与える。

例えば、符号ビットＳＢがデータＤ２の下位２番目のビ
ット１であるとすると、セレクト信号発生回路６４の１
３本の信号線すべてを“１″にし。

ビット別独立セレクタ６２では、すべてのビットでＢ入
力１Ｂ〜１３Ｂの符号ビットＳＢを選択する。また、符
号ビットＳＢがデータＤ２の下位３番目のビット２であ
るとすると、セレクト信号発生回路６４の下位１本の信
号線をＩ　Ｑ　ＩＴ、上位１２本の信号線を１１１”に
し、ビット別独立セレクタ６２では、ビットｌでＡ入力
ＩＡの波形データを選択し、ビット２〜１３でＢ入力２
Ｂ〜１３Ｂの特号ビットＳＢを選択する。また、検量ビ
ットＳＢがデータＤ２の下位４番目のビット３であると
すると、セレクト信号発生回路６４の下位２本の信号線
を゛（Ｑ　ＩＴ、上位↓１本の信号線をＬＬ　Ｉ　１１
にし、ビット別独立セレクタ６２では、ビット上。

２でＡ入力ＬＡ、２Ａの波形データを選択し、ビット３
〜１３でＢ入力３Ｂ〜１３Ｂの符号ビットＳＢを選択す
る。以下、符号ビットＳＢの位置がずれるに従い、ビッ
ト別選択態様が同様にずらされ、結局、目的のｌサンプ
ル点分の波形データのみを選択的に取り出し、それ以外
の他のサンプル点のデータを除外し、その代わりに符号
ビットＳＢを拡張することが達成される。

データＤ２の最下位ビットとセレクタ６２の出力１３ビ
ツトと符号ビット取り出し回路６０から取り出された符
号ビットＳＢの合計１５ビツト構成のデータが出力レジ
スタ６３に入力され、システムクロックパルスφ２の立
上りタイミングで該レジスタ６３に取り込まれる。この
システムクロックパルスφ２の立上りタイミングは１時
分割チャンネルタイミングのｌタイムスロットの途中で
あり、当該時分割チャンネルタイミングにおけるデータ
が十分に立ち上がった状態でデータの取り込みが行なわ
れる。この出力レジスタ６３の出力が、取り出しが完了
した１サンプル分の波形データＣＷＤとして出力される
。

第９図の隠れビット再生回路３７は、ノートクロックパ
ルスＮＣＬを８ステージ／１ビツトのシフトレジスタ６
５で遅延したものと隠れビット制御信号ＨＣＩとを入力
したアンドゲート６６と、第２のキーオンパルスＫＮＯ
Ｐ２とアンドゲート６６の出力とを入力したオアゲート
６７と、このオアゲート６７の出力により制御されるセ
レクタ６８と、セレクタ６８の出力を入力した８ステー
ジ／４ビツトのシフトレジスタ６９とを具えている。シ
フトレジスタ６９の出力がセレクタ６８の「０」入力に
そのまま加わる。セレクタ６８の「１」入力の４ビツト
のうち、最上位ビットには。

前記シフタ５５から出力されるデータＤ１の最下位ビッ
トの信号すなわち隠れビット可能性信号ＨＢが与えられ
る。セレクタ６８の「１」入力の４ビツトのうち、残り
の下位３ビツトには、シフトレジスタ６９の出力を１ビ
ツト下位にシフトしたものが入力される。

この構成により、まず、第２のキーオンパルスＫＯＮＰ
２が“１′′になったときは、オアゲート６７の出力“
１”によりセレクタ６８の「１」入力が選択される。、
このとき、データＤ１としては、その１サイクル前に生
じた第１のキーオンパルスＫＯＮＰＩによるアドレスク
リアに基づき、アドレスＡＯから読み出したサンプル点
０のデータが与えられており、隠れビット可能性信号Ｈ
Ｂとしてサンプル点０に伴って記憶した隠れビットＨＢ
Ｏが与えられる。また、シフトレジスタ６９の出力は始
めはどのような値でもよいので、又として説明する（Ｘ
はＯまたは１のどちらでもよい）。

これにより、上位ビットからＨＢ　ＯＴ　Ｘ　Ｔ　Ｘ　
Ｉ　Ｘという内容の４ビツトデータがセレクタ６８の「
１」入力を介してシフトレジスタ６９に取り込まれる。

次のサイクルでオアゲート６７の出力は１（ＯＩＩとな
り、シフトレジスタ６９に取り込まれたデータＨＢＯ，
ｘ、ｘ、ｘはセレクタ６８の「Ｏ」入力を介してシフト
レジスタ６９で保持される。

次に、ノートクロックパルスＮＣＬが生じ、データＤ１
として、サンプル点１のデータが与えられるようになる
と、ＨＣｌのＩＩ　ｌ”とノートクリックパルスＮＣＬ
の遅延出力″１ｌｌ（シフトレジスタ６５による遅延は
■−■Ｃ１と同期をとるためである：第５図参照）によ
りアンドゲート６６の出力が“１”となり、オアゲート
６７の出力が１１１”となり、セレクタ６８の「１」入
力を選択する。

このとき、隠れビット可能性信号ＨＢとしてサンプル点
１に伴って記憶した隠れビットＨＢＩが与えられるので
、上位ビットからＨＢＩ、ＨＢＯ。

ｘ、ｘという内容の４ビツトデータがセレクタ６８のｒ
ｌＪ入力を介してシフトレジスタ６９に取り込まれる。

次のサイクルでオアゲート６７の出力は“０”となり、
シフトレジスタ６９に取り込まれたデータＨＢＩ、ＨＢ
Ｏ，ｘ、ｘはセレクタ６８のｒＯＪ入力を介してシフト
レジスタ６９で保持される。

次にノートクロックパルスＮＣＬが生じ、データＤ１と
して、サンプル点２のデータが与えられるようになると
、隠れビット可能性信号ＨＢとしてサンプル点２に伴っ
て記憶した隠れビットＨＢ２が与えられ、上述に従い、
ＨＢ２．ＨＢＩ、ＨＢＯ，ｘがシフトレジスタ６９に取
り込まれ保持される。

更に、ノートクロックパルスＮＣＬが生じ、データＤ１
として、サンプル点３のデータが与えられるようになる
と、隠れビット可能性信号ＨＢとしてサンプル点３に伴
って記憶した隠れビットＨＢ３が与えられ、上述に従い
、ＨＢ３．ＨＢ２゜ＨＢＬ、ＨＢＯがシフトレジスタ６
９に取り込まれ保持される。

以後は、そのフレーム内では、ノートクロックパルスＮ
ＣＬが生じても、隠れビット制御（ｔｉｔ号ＨＣ１がＩ
Ｉ　ＯＩＩのため、アンドゲート６６の出力は１１１　
ＩＩとならず、上記ＨＢ３．ＨＢ２．ＨＢＩ。

Ｈｆ３０がシフトレジスタ６９で保持される。

こうして、４ビツトの隠れビットＨＢ３．ＨＢ２、ＨＢ
Ｉ、ＨＢＯが再生され、シフトレジスタ６９で保持され
る。これは次フレームのデータ長を指示する隠れ情報Ｉ
（Ｄとしてデータ長レジスタ３８に与えられる。

第９図において、データ長レジスタ３８は、８ステージ
／４ビツトのシフトレジスタ７０と、セレクタ７１とを
含んでいる。セレクタ７１の「ｔＯ」入力にはイニシャ
ルデータ長データＩＬＥＮＧが入力され、「０１」入力
には上記隠れ情報ＨＤつまり次フレームのデータ長を指
示するデータが入力され、ｒｏＯＪ　にはシフトレジス
タ７０の出力が入力される。セレクタ７１の２ビツトの
制御入力には、上位ビットドこ第１のキーオンパルスＫ
ＯＮＰＩが入力され、下位ビットにアンドゲート７２の
出力が入力される。アンドゲート７２には、第５図のア
ンドゲート４４からのフレーム変化４ｇ号ＨＣ２とノー
トクロックパルスＮＣＬが加わる。

この構成により、まずキーオンパルスＫＯＮＰｌが“工
”のとき、セレクタ７１はｒｌｏｊ入力のイニシャルデ
ータ長データＩＬＥＮＧを選択し、シフトレジスタ７０
に取り込む。次のサイクルでセレクタ７１は「ＯＯ」入
力を選択し、取りΔんだデータＩＬＥＮＧを保持する。

シフトレジスタ７０の出力がデータ長指示データＬＥＮ
Ｇとして、上述のように各回路に与えられる。従って、
最初のフレームＯでは、パラメータデータ発生回路１８
から発生されたイニシャルデータ長データＩＬＥＮＧが
データ長指示データＬＥＮＧとして使用される。

このフレーム０において、前述のように、次フレームの
データ長を指示する隠れ情報ＨＤがセレクタ７１に与え
られる。

次に、フレームが切り替わるとき、アンドゲート７２の
出力が“１”となり、セレクタ７１は「０１」入力の情
報ＨＤを選択し、シフトレジスタ７０に取り込む。次の
サイクルでセレクタ７１はｒｏＯＪ入力を選択し、取り
込んだデータＨＤを保持する。こうして、２番目以降の
フレームでは、前フレームの波形データと共に隠れ情報
として記憶していたデータ長を指示する隠れ情報ＨＤを
データ長指示データＬＥＮＧとして使用する。

なお、第２のキーオンパルスＫＯＮＰ２を第１図の回路
１７から発生せずに、第１のキーオンパルスＫＯＮＰ　
１を第９図の８ステージ／ｌビツトのシフトレジスタ７
３で８システムクロツク遅延することにより、この第２
のキーオンパルスＫＯＮＰ２を生成するようにしてもよ
い。

圧縮データ復調口　の−例データ取り出し再生部２０で取り出し・再生された波形
データＣＷＤが、線形予測符号化（ＬＰＣ〉方式によっ
てデータ圧縮されている場合は。

第１図における圧縮データ復調回路２３は、ＬＰＧ復調
回路を用いる。その場合に、圧縮データ復調回路２３は
、第１１図または第１２図のようなＬＰＧ復調回路によ
って構成することができる。

図において、７８．７９はリミッタ、８０〜８４は加算
器、８５〜９２は乗算器、９３〜１００は８ステージシ
フトレジスタ、ａｏｌ　ａｌ、ｂｏｙ　ｂｌｌａ０〜ａ
、はＬＰＣ係数、である。第１１図は２段構成のＬＰＧ
復調回路、第１２図は１段構成のＬＰＣ復調回路を例示
したものである。

この発明に従うメモリの記憶手法及び続出し手法は、こ
のようなデータ圧縮技術と併用すると。

メモリ記憶容量の節約を一層促進するので好ましい。そ
の場合、データ圧縮法はＬＰＧ方式に限らず、ＤＰＣＭ
、ＡＤＣＰＭ、デルタ変調など、その他どのような方式
を採用してもよい、一方、データ圧縮技術を採用しない
場合においてもこの発明を適用することができるのは勿
論である。

責」９殊上記実施例では、楽音波形データの発生においてこの発
明を実施しているが、これに限らず、音量レベルを設定
するエンベロープ波形データの発生や、各種制御用のエ
ンベロープ波形データの発生、フィルタ係数データの発
生、その他の音色設定データの発生、シーケンサのアフ
タタッチデータやブレスデータの発生、など、電子楽器
における各種データの発生のためにこの発明を適用する
ことができる。

上記実施例では、データ取り出し再生部２０において、
１サンプルのデータの取り出し・再生のために、サンプ
ルカウント、データ長カウント、アドレスカラン１−．
データ位置再生、隠れビット再生、など多段の処理ステ
ップが必要であり、これを１サンプルのタイミングで行
なうようになっている。そのため、１サンプルの時間を
長くとらねばならないかもしれない、この問題を解決す
るには、同一のチャンネルタイミングの中で複数のサン
プリングタイミングにわたる処理をパイプライン処理的
手法により実行するとよく、そうすれば、１サンプルの
時間を短くシ、データ読み出し速度を上げることができ
る。

上記実施例では、（１）任意の可変長のデータを複数記
憶し、その中から１つのデータを的確に取り出す発明、
（２）１つのデータを複数アドレスにまたがって記憶さ
せ、読出しデータをつなぎ合わせて該１つのデータを的
確に再生する発明、（３）１つの情報のデータを複数個
のデータに分散させて隠れ情報として他のデータの間に
記憶させ、読出しデータの中から隠れ情報を的確に再生
する発明、の３つが示されており、これら３つを組合せ
た例が示されている。これらの発明はいずれも、それ単
独で実施しても、データ記憶装置を効率的に利用し１回
路規模の縮小とコスト低減に役立つ、という効果を奏す
るものである。従って、これら３つの発明を組合せて実
施する場合に限らず、各発明をそれぞれ単独で実施して
もよい。

上記（１）の発明を実施する場合、データ長指示データ
は隠れビットの形で記憶させる必要はなく、通常のデー
タと同様に記憶させてもよい。その場合、データ長指示
データを記憶するメモリは本来のデータを記憶するメモ
リと同じもの（そのメモリの一部記憶エリアを使用する
）であってもよいし、別のメモリ回路であってもよい０
例えば、音源回路のキャッシュメモリにデータ長指示デ
ータを記憶しておくようにしてもよい。また、データ長
指示データをデータ圧縮した形で記憶しておくようにし
てもよい、データ長は、メモリによらず、別途適宜の指
示手段によって指示するようにしてもよい。また、一定
のフレーム毎にデータ長を指示するようにし・ているが
、個々のデータ毎にデータ長を指示するようにしてもよ
い。また、フレームの長さは一律である必要はなく、適
宜具なっていてもよい。その場合、データ長指示データ
と共に、そのデータ長が適用されるフレームの長さを指
示するデータを併せて記憶または指示するようにしても
よい、また、データ長指示データは４ビツト構成に限ら
ず、適宜のビット構成であってより）。

上記（２）の発明を実施する場合、データ長は可変であ
る必要はなく、固定であってもよい０例えば、１サンプ
ルの固定データビット数が１アドレスのビット数をどう
しても越えてしまう場合に。

有利である。その場合は、各サンプル毎に複数アドレス
にまたがってデータを記憶することが起こる。また、１
サンプルの固定データビット数が１アドレスのビット数
よりも少ない場合も、複数アドレスにまたがって記憶し
てもよいようにすることができれば、詰めて記憶するこ
とを可能にするので、有利である。その場合は、幾サン
プルかに１度の割で複数アドレスにまたがってデータを
記憶することが起こる。１サンプルのデータをまたがっ
て記憶するアドレス数は２に限らず３以上であってもよ
い、また、隠れビットやデータ長指示データが無くても
よい。１サンプルのデータをまたがって記憶している複
数アドレスからのデータ読出し法は、上記実施例のよう
に、１アドレスづつ順次読み出して、前に読み出したア
ドレスのデータをバッファ等に一時保持しておくものに
かぎらず、複数アドレスのデータを同じサンプルタイミ
ングで時分割読み出しするようにしてもよい。

また、上記（３）の発明を実施する場合、隠れビットに
よって記憶する隠れ情報の内容は、実施例のようなデー
タ長の情報に限らず、どのようなものでもよい。また、
この隠れ情報の内容は１本来の記憶データに関係してい
るものであっもよいし、全く無関係のものでもよい。例
えば、本来の記憶データとしてＰＣＭ方式のデータを浮
動小数点表示で記憶し、隠れ情報によりその指数部デー
タを記憶しておくようにしてもよい。また１本来の記憶
データとしてデータ圧縮したデータを記憶し。

データ圧縮の復調に関するデータを隠れ情報により記憶
するようにしてもよい、また、ディジタルフィルタのフ
ィルタ係数やその他のパラメータを隠れ情報により記憶
するようにしてもよい。また。

音量に関する制御データやピッチに関する制御データを
隠れ情報により記憶するようにしてもよい。

隠れ情報の一単位を成す隠れビットは１ビット単位で分
散させて記憶させる場合に限らず１ｗｉ数ビット単位で
分散させて記憶させてもよいし、或るアドレスでは１ビ
ツト、別のアドレスでは２ビツト、というように異なっ
ていてもよい、また、隠れビットは、或るアドレスでは
有り、別のアドレスでは無い、というように不均一に記
憶されていてもよいし、また、何アドレスか毎に規則的
に記憶されていてもよいし、また、全アドレスにおいて
均一に記憶されていてもよい、また、本来の記憶データ
は実施例のような可変データ長のデータに限らず、固定
データ長のデータであってもよい。

また、隠れ情報のビット数は４ビツトに限らないのは勿
論である。

なお、この発明は、′：Ａ威された単体の電子楽器に限
らず、モジュール化された電子楽器の一部品において適
用してもよいものである。また、音選択の鍵盤やスイッ
チ手段を持たず、コード情報の入力に基づき楽音を発生
する装置にも適用することができる。更には、楽音信号
を生成する装置や、楽音を音響的に発音するスピーカ等
は持たずに、楽音信号の形成または制御に関連するデー
タを発生する装置においても適用することができるもの
であり、この発明において電子楽器とは極めて広義に使
用する語である。

〔発明の効果〕

以上の通り、この発明によれば、記憶装置に記憶するデ
ータのデータ長を固定ではなく、任意に可変し得るもの
としたことにより、そのデータの有効ビットにとって必
要な記憶素子数だけを占有し、不必要な記憶素子まで占
イｊすることがなくなる。これにより、余った記憶素子
を無駄に占有することなく、他のデータの記憶のために
使用することができるよう“になり、従って、記憶装置
の効率的な利用を図ることができるという優れた効果を
奏する。また、記憶装置から取り出すデータのデータ長
を指示するようにしたため、この指示されたデータ長に
従い記憶装置から目的のデータだけを選択的に取り出す
ことができるので、可変データ長にしたことによっても
目的の必要なデータのみを問題なく取り出すことができ
るという優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る電子楽器の全体構成
を示すブロック図。第２図は第１図の波形メモリに記憶するデータのデータ
フォーマットの一例を示す図、第３図は第２図のような
フォーマットからなる可変データ長のデータを実際に第
１図の波形メモリに記憶する場合のメモリフォーマット
の７例を示す図。第４図は第１図におけるデータ取り出し再生部の内部構
成例を示すブロック図、第５図は第４図におけるサンプルカウンタと隠れビット
制御信号発生回路の詳細例を示すブロック図。第６図は第４図におけるデータ長カウンタとアドレスカ
ウンタの詳細例を示すブロック図、第７図は第４図にお
けるデータ位置再生回路の詳細例を示すブロック図。第８図は第４図における隠れビット分離回路及びデータ
整合化回路の詳細例を示すブロック図、第９図は第４図
における隠れビット再生回路及びデータ長レジスタの詳
細例を示すブロック図、第１０図（ａ）、（ｂ）は第７
図におけるシフタの動作例を説明する図、第１１図及び第１２図は第１図における圧縮データ復調
回路の一例をそれぞれ示すブロック図。である。１０・・・波形メモリ、↓ｌ・・・鍵盤、１２・・・音
色選択操作子、１３・・・マイクロコンピュータ、１４
・・・インタフェース、１５・・・Ｆナンバ発生回路、
１６・・・累算器、２０・・・データ取り出し再生部、
２３・・・仕給データ復調回路、３０・・・サンプルカ
ウンタ。３１・・・隠れビット制御信号発生回路、３２・・・デ
ータ長カウンタ、３３・・・アドレスカウンタ、３４・
・・データ位置再生回路、３５・・・隠れビット分離回
路。３６・・・データ整合化回路、３７・・・隠れビット再
生回路、３８・・・データ長レジスタ。

Claims

【特許請求の範囲】

（１）任意のデータ長からなるデータを複数記憶した記
憶手段と、該記憶手段から取り出すデータのデータ長を指示するデ
ータ長指示手段と、指示されたデータ長に従い前記記憶手段から必要なデー
タを選択的に取り出す取り出し手段とを具えた電子楽器
のデータ発生装置。
（２）前記記憶手段は、固定のデータ長からなる複数の
記憶アドレスを有し、この記憶アドレスに前記任意のデ
ータ長のデータが記憶され、各記憶アドレスはアドレス
信号によってアクセスされるものであり、前記取り出し手段は、データ読出し命令に応じて、前記
記憶手段から必要なデータを読み出すためのアドレスを
前記指示されたデータ長を考慮して特定し、アドレス信
号を発生するアドレス発生手段と、このアドレス信号に
よって読み出された前記記憶手段の出力データから前記
指示されたデータ長に応じて必要なデータを取り出すデ
ータ整合化手段とを含むものである請求項１に記載の電
子楽器のデータ発生装置。
（３）前記データ整合化手段は、取り出した任意のデー
タ長のデータが所定の基準ビット数に満たない場合はこ
れに不足分のデータビットを付加して、最終的に前記基
準ビット数に相当する固定データ長のデータとして出力
するものである請求項２に記載の電子楽器のデータ発生
装置。
（４）前記記憶手段に記憶するデータのデータ長は、複
数のデータ群毎に各データ群内ではデータ長が共通であ
り、前記データ長指示手段は、複数のデータ群毎にそれ
ぞれデータ長を指示するものである請求項１に記載の電
子楽器のデータ発生装置。
（５）前記データ長指示手段は、前記記憶手段に記憶し
たデータのデータ長を指示する情報を記憶しており、該
記憶手段から或るデータを取り出すことに先行して該デ
ータのデータ長を指示する情報を読み出し、これにより
、該記憶手段から該データを取り出す際に、該データの
データ長を指示するものである請求項１に記載の電子楽
器のデータ発生装置。
（６）前記データ長を指示する情報が、前記記憶手段の
一部の記憶領域に記憶されている請求項５に記載の電子
楽器のデータ発生装置。
（７）前記データ長を指示する情報が、前記記憶手段と
は別の記憶回路に記憶されている請求項５に記載の電子
楽器のデータ発生装置。