JPH03181133A - 化合物半導体のエッチング方法 - Google Patents

化合物半導体のエッチング方法

Info

Publication number
JPH03181133A
JPH03181133A JP32122089A JP32122089A JPH03181133A JP H03181133 A JPH03181133 A JP H03181133A JP 32122089 A JP32122089 A JP 32122089A JP 32122089 A JP32122089 A JP 32122089A JP H03181133 A JPH03181133 A JP H03181133A
Authority
JP
Japan
Prior art keywords
layer
wafer
etching
indium phosphide
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32122089A
Other languages
English (en)
Inventor
Takashi Yoshida
隆 吉田
Yoshito Saito
斉藤 芳人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32122089A priority Critical patent/JPH03181133A/ja
Publication of JPH03181133A publication Critical patent/JPH03181133A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、化合物半導体のエツチング方法に関する。
〈従来の技術〉 近赤外光域を発光波長とする半導体レーザ素子は光通信
用光源に用いられる。特に発光波長が1.2 gm乃至
1.55μ園のインジウムガリウムヒ素リン(以下1n
GaAsPと略記)混晶/インジウムリン(以下1nP
と略記)系半導体レーザ素子は長距離光通信の光源には
かかせないものになっている。
上記半導体レーザ素子は、その埋め込み部をエツチング
により形成する。従来のエツチング方法を第2図により
説明する。
図に示す如< InGaAsP混晶/InP系半導体レ
ーザ素子の埋め込み部の形成には、(100)面を表面
に有するP型InP基板2と、p型InP基板2上にエ
ピタキシャル成長させたp型InP層3と、p型1nP
層3上にエピタキシャル成長させたInGaAsP層4
と、InにaAsP層4上にエピタキシャル成長させた
n型1nP層5とにより威る2重ヘテロ構造のウェハl
を用いる。
前記ウェハlを。
■程■「二酸化シリコン層形成」では、前記ウェハ1の
n型1nP層5上に二酸化シリコン(以下5i02と略
記)層7を減圧CVD法によって形成する。
工程■「エツチングマスク形成」では、前記5i02層
7をInP基板2の(011)方向に沿ッテ11G1p
mの縞状に加工して、エツチングマスクを形成する。
工程■「エツチング」では、前記ウェハ1をブロム1%
−メタノール液に浸漬して、n型1nP層5 、 In
GaAsP層4.p型InP層3を順にエツチングする
工程■「洗浄」では、前記ウェハlを純水洗浄する。
工程■「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。
の順に処理して、n型InP層5とInGaAsP層4
とp型InP層3とにより成る埋め込み部を形成する。
〈発明が解決しようとする課題〉 しかしながら、上記した従来のブロム−メタノール液を
用いたエツチング方法では、n型1nP層及びP型In
P層のエツチングが各InP層の(111) A面に対
して速く進行して(111)B面に対して遅く進行する
異方性エツチングになる為に各InP層が逆メサ形状に
なる。よって5i02マスクによるInGaAsP層(
活性層)の幅を制御することが難しい、従って導波路と
して働くInGaAsP層の寸法がばらつく為に半導体
レーザ素子の発振波長にばらつきが生じてしまう。
又逆メサ形状になる為にp型InPを深くエツチングす
るとp型InP層の基部で折れてしまう。
更にブロム−メタノール液では、ブロムの揮発性が高い
のでブロム濃度を一定に保つことが難しい、その為にエ
ツチング速度を一定に保つことが難しく、エツチング加
工精度が低くなってしまフ・ 〈課題を解決するための手段〉 本発明は、上記課題を解決するために為に成されたもの
で、レーザ光の発振波長の安定性に優れた半導体レーザ
素子を形成する為の化合物半導体のエツチング方法を提
供することを目的とする。
即ち、InGaAsP混晶/InP系半導体レーザi子
のしめ込み部を形成する化合物半導体のエツチング方法
であって、その工程は、半導体レーザ素子を形成するウ
ェハのn型InP層上にSiJν層を形成する0次にこ
の5iXNv層をp型1nP基板の(011>方向に泊
って縞状に加工して、Si、Ny層ノエッチングマスク
を形成する。そして前記ウェハを、塩酸とリン酸とを混
合したエツチング液に浸漬してnZJInP層を異方性
エツチングしてから純水洗浄して乾燥する0次に前記ウ
ェハを、硫酸と過酸化水素と水とを混合したエツチング
液に浸漬してInGaAsP層をエラチンしてから純水
洗浄して乾燥する。さらに前記ウェハを塩酸とリン酸と
を混合したエツチング液に浸漬してP型InP層を異方
性エツチングしてから純水洗浄して乾燥するという方法
である。
く作用〉 上記した化合物半導体のエツチング方法は、InGaA
sP混晶/InP系半導体レーザ素子を形成するn型1
nP層及びp型InP層をエツチングするエツチング液
に塩酸とリン酸との混合液を用いたことにより、InG
aAsP層をエツチングすることなく、n型1nP層及
びp型InP Mの夫々に対して各InP層の(011
)面に沿ってエツチングが進行する異方性エツチングを
する。よってp型1nP基板に対して各InP層を略垂
直にエツチングするとともに、S i、 N、層のエツ
チングマスク寸法をn型InP層に転写する。又n型1
nP層がエツチングマスク寸法をInGaAsP層に転
写する。
更にInGaAsP層をエツチングするエツチング液に
硫酸と過酸化水素と水との混合液を用いたことにより、
各■!lIP層をエツチングすることなくInGaAs
P層をエツチングする。
従ってn型InP層、 InGaAsP層及びp型In
P層で形成される埋め込み部を、エツチングマスク寸法
を転写した寸法でかつ略矩形に形成する。
(実施例〉 本発明の実施例を第1図に示す化合物半導体のエツチン
グ方法の工程図により説明する。
図に示す如く、(Zoo)面を表面に有するp型InP
基板2の表面にエピタキシャル成長させたp型InP層
3を形成する。更に前記p型InP層3上にはエピタキ
シャル成長させたInGaAsP層4を形成する。そし
て更に前記InGaAsP層4上にはエピタキシャル成
長させたn型InP層5を形成して、2重ヘテロ構造の
InGaAsP混晶/InP系ウェハlを形つする。
前記各エピタキシャル成長方法には、有機金属気相エピ
タキシー(MOVPE)や分子線エピタキシー(MBE
)等が用いられる。
前記ウェハlを用いて以下の工程により半導体レーザの
埋め込み部を形成する。
工程■「窒化シリコン層形成」では、前記ウェハ1のn
型InP層5上に窒化シリコン(以下Si、Ny と略
記)層6を形成する。このSi、Ny層6は減圧CVD
法等により形成される。
■程■「エツチングマスク形成」では、前記S i、 
My層6を所定幅であって前記p型1nP基板2の(0
11>方向に沿った縞状に加工する。この加工では、例
えばホトリソグラフィー法によりエツチングマスクパタ
ーンを形成して、エツチングにより5IXNy M6を
加工する。
工程■「n型InP層のエツチング」では、前記ウェハ
1を塩酸とリン酸とを混合したエツチング液に浸漬して
、前記n型1nP層5をエツチングする。この時前記5
ixN、層6がエツチングマスクに威る。又前記エツチ
ング液では、塩酸の容積混合比を40%以上60%以下
にして残部をリン酸にすることが望ましい、塩酸の容積
混合比が40%未満になると、エツチング速度が遅くな
って、n型InP層5のアンダーカット量が大きくなる
。一方塩酸の容積混合比が60%を超えると、エツチン
グ速度が速くなり過ぎて、寸法精度が低下してしまう。
更にエツチング面5aにエッチピットが析出してしまう
又前記エツチング液の温度は、0℃以上25℃以下が好
ましい、0℃より低い温度ではエツチング速度が遅くな
り過ぎて、アンダーカット量が大きくなる。一方25℃
を超える温度ではエツチング速度が速すぎてエツチング
量の制御が困難になる。
よって寸法精度が得られなくなる。又エツチング面5a
が粗れてしまう。
■程■「洗浄」では、前記ウェハlを純水により洗浄す
る。
工程■「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。
工程■r InGaAsP層のエツチング」では、前記
ウェハlを硫酸と過酸化水素と水とを混合したエツチン
グ液に浸漬して、前記InGaAsP層4をエツチング
する。この時前記n型1nP層5がエツチングマスクに
威る。又前記エツチング液では、硫酸と過酸化水素と水
との容積混合比が10:1:lのものを用いた。当然の
ことながら、各液の容積混合比は限定されるものではな
く、硫酸の容積混合比が過酸化水素や水の容積混合比よ
りも高いものであれば良い。一方硫酸の容積混合比が過
酸化水素の容積混合比よりも低くなると、過酸化水素に
よる酸化速度によってエツチング速度が律速される為に
エツチング速度が速くなる。又結晶面によって酸化速度
が異なる為に異方性エツチングになる。よってInGa
AsP層4の寸法制御が難しくなる。
工程■「洗浄」では、前記ウェハlを純水洗浄する。
工程■「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。
工程■「p型InP層のニー2チング」では、前記ウェ
ハlを塩酸とリン酸とを混合したニー7チンダ液にfi
漬して、前記p型InP層3をエツチングする。この時
前記1nGaA+P層4がエツチングマスクになる。又
このエツチング液は、前記工程■で説明したエツチング
液と同様のものであるので詳細な説明は省略する。
工程[相]「洗浄」では、前記ウェハ1を純水洗浄する
工程0「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。
上記した様に、工程の乃至工程Oを順に行うことによっ
てn型1nP層5とInGaAsP層4とP型InP層
3とによりなる半導体レーザ素子の埋め込み部が形成さ
れる。
次に前記n型InP層5及びP型1nP暦3をエツチン
グする塩酸とリン酸とを混合したエツチング液の作用に
ついて説明する。
このエツチング液では、塩酸によって各1nP層3.5
が(011)面に沿って(l l 1)面方向に異方性
エツチングされる為に、各InP層3,5はInP基板
2に対して垂直にエツチングされる。
又リン酸によって各InP層3,5は(011)面方向
にエツチングが進行する。しかしそのエツチング速度が
塩酸による(111)面方向のエツチング速度に比較し
て極めて遅い為に、アンダーカット量が小さくなり、又
(011)面のエツチング面が鏡面又は亜鏡面になる。
(発明の効果〉 以上、説明した様に0本発明によれば、塩酸とリン酸と
を混合したエツチング液でn型InP層及びp型InP
層をエツチングしたので、各InP層のエツチング面を
InP基板に対して略垂直に形成できる。又エツチング
マスク寸法を略垂直に形成したn型InP層を介してI
nGaAsP層に転写することができるので、活性層と
なるInGaAsP層の寸法精度が向上できる。よって
InGaAsP混晶/InP系半導体レーザ素子の埋め
込み部の形状精度及び寸法精度が向上できるのでウェハ
上に形成した各半導体レーザ素子毎の発振波長のばらつ
きが防止できる。
又InP 1f!を垂直にエツチングできる為に、埋め
込み部の断面形状が略矩形状になるので、基部で折れな
くなる。
更に、エツチング液が不揮発性溶液である為に、エツチ
ング液の濃度を一定に保ち易くなり、常に安定したエツ
チング性能を得ることができる。
【図面の簡単な説明】
化合物半導体のエツチング方法の上 第1図は、 程図、 第2図は、 る。 l…ウェハ。 3・・・P型InP層。 5・・・n型InP層。 従来のエツチング方法の説明図であ 2・・・p型InP基板。 4−−− InClaAsP層。 6・・・Si、Ny層。

Claims (1)

  1. 【特許請求の範囲】 (100)面を表面に有するp型インジウムリン基板と
    、 前記p型インジウムリン基板上にエピタキシャル成長さ
    せたp型インジウムリン層と、 前記p型インジウムリン層上にエピタキシャル成長させ
    たインジウムガリウムヒ素リン混晶層と、 前記インジウムガリウムヒ素リン混晶層上にエピタキシ
    ャル成長させたn型インジウムリン層とにより成る2重
    ヘテロ構造のウェハに半導体レーザ素子の埋め込み部を
    形成する化合物半導体のエッチング方法であつて、 工程(1):前記ウェハのn型インジウムリン層上に窒
    化シリコン層を形成する、 工程(2):前記窒化シリコン層を前記インジウムリン
    基板の〈011〉方向に沿った縞状に加工して、エッチ
    ングマスクを形成する、 工程(3):前記ウェハを塩酸とリン酸とを混合したエ
    ッチング液に浸漬して前記n型インジウムリン層をエッ
    チングする、 工程(4):前記ウェハを純水洗浄する、 工程(5):前記ウェハを乾燥する、 工程(6):前記ウェハを硫酸と過酸化水素と水とを混
    合したエッチング液に浸漬して前記インジウムガリウム
    ヒ素リン層をエッチングする、 工程(7):前記ウェハを純水洗浄する、 工程(8):前記ウェハを乾燥する、 工程(9):前記ウェハを塩酸とリン酸とを混合したエ
    ッチング液に浸漬して前記p型インジウムリン層をエッ
    チングする、 工程(10):前記ウェハを純水洗浄する、工程(11
    ):前記ウェハを乾燥する、 より成る工程(1)乃至工程(11)を順に行うことを
    特徴とする化合物半導体のエッチング方法。
JP32122089A 1989-12-11 1989-12-11 化合物半導体のエッチング方法 Pending JPH03181133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32122089A JPH03181133A (ja) 1989-12-11 1989-12-11 化合物半導体のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32122089A JPH03181133A (ja) 1989-12-11 1989-12-11 化合物半導体のエッチング方法

Publications (1)

Publication Number Publication Date
JPH03181133A true JPH03181133A (ja) 1991-08-07

Family

ID=18130149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32122089A Pending JPH03181133A (ja) 1989-12-11 1989-12-11 化合物半導体のエッチング方法

Country Status (1)

Country Link
JP (1) JPH03181133A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049544A1 (de) * 1998-03-25 1999-09-30 Infineon Technologies Ag Verfahren zur herstellung eines stegwellenleiters in iii-v-verbindungshalbleiter-schichtstrukturen und halbleiterlaservorrichtung besonders für niedere serienwiderstände
JP2013051331A (ja) * 2011-08-31 2013-03-14 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049544A1 (de) * 1998-03-25 1999-09-30 Infineon Technologies Ag Verfahren zur herstellung eines stegwellenleiters in iii-v-verbindungshalbleiter-schichtstrukturen und halbleiterlaservorrichtung besonders für niedere serienwiderstände
JP2013051331A (ja) * 2011-08-31 2013-03-14 Mitsubishi Electric Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2547001B2 (ja) 半導体構造の製造方法
US4566171A (en) Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
CA2072632A1 (en) Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
US5266518A (en) Method of manufacturing a semiconductor body comprising a mesa
US4661961A (en) Buried heterostructure devices with unique contact-facilitating layers
JP4537549B2 (ja) 化合物半導体装置の製造方法
Krames et al. Buried‐oxide ridge‐waveguide InAlAs‐InP‐InGaAsP (λ∼ 1.3 μm) quantum well heterostructure laser diodes
JPH03181133A (ja) 化合物半導体のエッチング方法
US5153147A (en) Selective growth of inp in device fabrication
JPH0582915A (ja) ストライプの形成にドライエツチングを使用する埋込みストライプ半導体レーザの製造方法及びこの方法によつて得られるレーザ
JPH0797573B2 (ja) ヒ化アルミニウムガリウムの選択エッチング法
JP2525788B2 (ja) 半導体レ−ザ装置の製造方法
US5807765A (en) Processing of Sb-based lasers
JPH05234982A (ja) 化合物半導体基板のエッチング方法
US20260011982A1 (en) Method of fabricating semiconductor optical device
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
KR950011998B1 (ko) 반도체 레이저 다이오드의 제조방법
TW202606134A (zh) 製造半導體光學元件的方法
JPS61101088A (ja) 半導体レ−ザの製造方法
KR950013438B1 (ko) 반도체레이저소자의 제조방법
JPH06283816A (ja) 埋め込み構造半導体レーザとその製造方法
KR970007118B1 (ko) 레이저 다이오드의 메사 형성방법
KR100366043B1 (ko) 레이저 다이오드의 제조방법
JP2567066B2 (ja) 半導体発光素子の製造方法
JP2004006826A (ja) 半導体デバイス