JPH03181215A - 差動チャンネル・フィルター - Google Patents
差動チャンネル・フィルターInfo
- Publication number
- JPH03181215A JPH03181215A JP2306950A JP30695090A JPH03181215A JP H03181215 A JPH03181215 A JP H03181215A JP 2306950 A JP2306950 A JP 2306950A JP 30695090 A JP30695090 A JP 30695090A JP H03181215 A JPH03181215 A JP H03181215A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- network
- output
- gain
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 5
- 230000005291 magnetic effect Effects 0.000 description 30
- 230000004044 response Effects 0.000 description 18
- 230000006870 function Effects 0.000 description 16
- 238000012546 transfer Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005094 computer simulation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、−gに磁気ヘッド用信号処理に関し、特に、
連続パルス間のパルス干渉を最小限にするためのパルス
・スリミング(Pulse Slimming)手法に
関する。
連続パルス間のパルス干渉を最小限にするためのパルス
・スリミング(Pulse Slimming)手法に
関する。
パルス・スリミング等化(equalizatton)
手法は、符号量干渉を減らすことにより、磁気媒体にお
ける磁気変化の磁気記録密度を増加させるときに有効か
つ必要である。媒体の高密度、高転送速度領域から得る
パルス列の隣接パルス間の干渉を最小限にするため、リ
ードバック(readback)・パルスを狭くするた
めの信号処理は、リードバック信頼性を高める。
手法は、符号量干渉を減らすことにより、磁気媒体にお
ける磁気変化の磁気記録密度を増加させるときに有効か
つ必要である。媒体の高密度、高転送速度領域から得る
パルス列の隣接パルス間の干渉を最小限にするため、リ
ードバック(readback)・パルスを狭くするた
めの信号処理は、リードバック信頼性を高める。
磁気記録またはリードバック分解能を改善するための研
究が、長年にわたり報告されている。該研究の例は、H
,M、5ierraによる、“線形受動ネットワークに
よる磁気記録リードバック分解能の増大(Increa
sed Magnetic Recording Re
adbackRe5olution by Mea
ns of a Linear Passiv
eNetwork) ″、IBM J、RES、DE
VELOP 、、Vol、7.22−23頁、1963
年1月、およびG、 B、 Jacobyによる、“デ
ジタル磁気記録における信号等化(Signal Eq
ualization In Digital Mag
netic Recording)、”TEEETra
nsactions on Magnetics、、V
ol、MAG−4、N013.1963年9月、および
J、C,Vermdulenによる、′線形フィルタリ
ングによるリード・パルス圧縮(ReadPulse
Compression by Linear Fil
tering)”、IBMTechnical Dis
closure Bulletin 、 Vol、9、
No、10.1272−1273頁、1967年3月に
報告されている。
究が、長年にわたり報告されている。該研究の例は、H
,M、5ierraによる、“線形受動ネットワークに
よる磁気記録リードバック分解能の増大(Increa
sed Magnetic Recording Re
adbackRe5olution by Mea
ns of a Linear Passiv
eNetwork) ″、IBM J、RES、DE
VELOP 、、Vol、7.22−23頁、1963
年1月、およびG、 B、 Jacobyによる、“デ
ジタル磁気記録における信号等化(Signal Eq
ualization In Digital Mag
netic Recording)、”TEEETra
nsactions on Magnetics、、V
ol、MAG−4、N013.1963年9月、および
J、C,Vermdulenによる、′線形フィルタリ
ングによるリード・パルス圧縮(ReadPulse
Compression by Linear Fil
tering)”、IBMTechnical Dis
closure Bulletin 、 Vol、9、
No、10.1272−1273頁、1967年3月に
報告されている。
Richard C,5chneiderは、“磁気記
録のための改善パルススリミング法(An Tmpro
ved、PulseSlimming Method
For Magnetic Recording) ”
IEEE Transactions on Magn
etics、 Vol、MAG、−11、No、5.1
240−1241頁、1975年9月、の論文中で、パ
ルス前縁およびパルス後縁を順次狭くするために、2つ
以上のカスケード段の能動回路素子から成る大容量記憶
システムのイコライザーについて述べている。ゼロ・ク
ロッシングを得るのに最後のパルス・スリミング段で積
分器を使用する場合には、望ましくない負サイド・ロー
ブまたは信号オーバシュートを基線(base 1in
e)から離しておくことの実験的研究(An Expe
rimental 5tudy of SignalE
qualization for 丁hjn F
ilm Heads)”、 IEEETransac
tions on Magnetics、、Vol、M
AG、−22、N005.1209−1211頁、■9
86年9月、の論文の中で、薄膜ヘッドのための信号処
理において負サイド・ローブを減少させる2つの手法に
ついて述べている。
録のための改善パルススリミング法(An Tmpro
ved、PulseSlimming Method
For Magnetic Recording) ”
IEEE Transactions on Magn
etics、 Vol、MAG、−11、No、5.1
240−1241頁、1975年9月、の論文中で、パ
ルス前縁およびパルス後縁を順次狭くするために、2つ
以上のカスケード段の能動回路素子から成る大容量記憶
システムのイコライザーについて述べている。ゼロ・ク
ロッシングを得るのに最後のパルス・スリミング段で積
分器を使用する場合には、望ましくない負サイド・ロー
ブまたは信号オーバシュートを基線(base 1in
e)から離しておくことの実験的研究(An Expe
rimental 5tudy of SignalE
qualization for 丁hjn F
ilm Heads)”、 IEEETransac
tions on Magnetics、、Vol、M
AG、−22、N005.1209−1211頁、■9
86年9月、の論文の中で、薄膜ヘッドのための信号処
理において負サイド・ローブを減少させる2つの手法に
ついて述べている。
その1つは、パルス・スリミングおよび負サイド・ロー
ブ除去をもたらすイコライザーである。該イコライザー
は、ダブル・コサイン・イコライザー(double
cosign equalizer)と呼ばれている。
ブ除去をもたらすイコライザーである。該イコライザー
は、ダブル・コサイン・イコライザー(double
cosign equalizer)と呼ばれている。
2つの連続遅延ラインを用いてサイド・ローブを減少さ
せる。ダブル・コサイン・イコライザーは、信号の振幅
を増加させリップルを減少させるためにあると言われて
いる。当該リップルを減少させる他の方法には、非対称
磁極面を有するヘッドを与える方法がある。
せる。ダブル・コサイン・イコライザーは、信号の振幅
を増加させリップルを減少させるためにあると言われて
いる。当該リップルを減少させる他の方法には、非対称
磁極面を有するヘッドを与える方法がある。
Robert Kost他は、“単純LC構造を備えた
任意等化(Arbitrary Equalizati
on With Simple LC5tructur
es)’、IEEE Transactions on
Magnetics。
任意等化(Arbitrary Equalizati
on With Simple LC5tructur
es)’、IEEE Transactions on
Magnetics。
Vol、門AG−17、N096.3346−3348
頁、1981年11月、の論文の中で受動LCフィルタ
ーについて記述している。出力信号の設計は、振幅しき
い値および信号ピーク検出を用いるシステムに関して提
示される。2つのフィルター・モデルを用いる全極、L
Cラダー・フィルターのための設計プロセスが提示され
、挿入損失回路の実現と多重入力回路の実現とが比較さ
れる。該論文は、狭められた出力パルスから誘導される
時間的符号量干渉を除去するために、イコライザーと呼
ばれるフィルター・デザイン(不例証)について述べて
いる。入力パルスおよび狭められた出力パルスの5PI
CEシミユレーシヨンが、時間に置き代えて表されてい
る。
頁、1981年11月、の論文の中で受動LCフィルタ
ーについて記述している。出力信号の設計は、振幅しき
い値および信号ピーク検出を用いるシステムに関して提
示される。2つのフィルター・モデルを用いる全極、L
Cラダー・フィルターのための設計プロセスが提示され
、挿入損失回路の実現と多重入力回路の実現とが比較さ
れる。該論文は、狭められた出力パルスから誘導される
時間的符号量干渉を除去するために、イコライザーと呼
ばれるフィルター・デザイン(不例証)について述べて
いる。入力パルスおよび狭められた出力パルスの5PI
CEシミユレーシヨンが、時間に置き代えて表されてい
る。
これらの論文では、差動イコライザーについて触れてい
ない。Aikawa他は、パルス・スリミングにおける
ノイズ抹殺のために、整合遅延ラインを使用するという
結論に達せざるをえなかった。差動ネットワークの使用
は、本発明に従ってもたらされるので、これらの論文で
は扱われていない。
ない。Aikawa他は、パルス・スリミングにおける
ノイズ抹殺のために、整合遅延ラインを使用するという
結論に達せざるをえなかった。差動ネットワークの使用
は、本発明に従ってもたらされるので、これらの論文で
は扱われていない。
Aikawa氏により提唱された遅延ライン等化は、差
動構成に直ちに適用されない。遅延ラインは、複雑であ
り整合させるのが困難である。
動構成に直ちに適用されない。遅延ラインは、複雑であ
り整合させるのが困難である。
5chneiderにより提唱されたような、連続能動
段を用いるパルス前縁および後縁の独立スリミングも複
雑なので、ネットワーク槽底の差動形に、容易にまたは
有効に適用されない。差動ネットワークでは、4つの相
互作用する能動回路調整が要求される。
段を用いるパルス前縁および後縁の独立スリミングも複
雑なので、ネットワーク槽底の差動形に、容易にまたは
有効に適用されない。差動ネットワークでは、4つの相
互作用する能動回路調整が要求される。
LCフィルターを用いて信号等化を達成するためにKo
st他がとったアプローチでは、調整の困難な第2図の
電流入力を必要とする。1つの駆動入力および2つのフ
ィードフォワード、すなわち利得制御が示しである。こ
れらは、また、ネットワークで相互作用する。利得制御
は独立調整を要求する。LCラダー・ネットワークのノ
ードに電流を入れる概念は、お互いに関しておよび磁気
媒体に関して様々な利得の多数の磁気ヘッドを用いる信
号スリミングにおける単純性とは適合しない。
st他がとったアプローチでは、調整の困難な第2図の
電流入力を必要とする。1つの駆動入力および2つのフ
ィードフォワード、すなわち利得制御が示しである。こ
れらは、また、ネットワークで相互作用する。利得制御
は独立調整を要求する。LCラダー・ネットワークのノ
ードに電流を入れる概念は、お互いに関しておよび磁気
媒体に関して様々な利得の多数の磁気ヘッドを用いる信
号スリミングにおける単純性とは適合しない。
これらの論文は、出願人に現在知られている先行技術の
受動および能動パルス等化についての簡単な概説であり
、高密度磁気媒体記憶システムにおけるパルス・スリミ
ング手法に関している。
受動および能動パルス等化についての簡単な概説であり
、高密度磁気媒体記憶システムにおけるパルス・スリミ
ング手法に関している。
以下に述べる特許は、本発明に関して先行技術を調査し
た結果を表す。一般に、これらの特許の関連性は、リー
ドバック・システムにおけるトランスジューサから得ら
れる信号の処理でのしCネットワークのアプリケーショ
ンにある。
た結果を表す。一般に、これらの特許の関連性は、リー
ドバック・システムにおけるトランスジューサから得ら
れる信号の処理でのしCネットワークのアプリケーショ
ンにある。
USP 4,208.634で、Peek他は、Lzコ
ード盤の傷により生しるパルス形状ノイズを抑圧するた
めの回路について述べている。この回路は、LCネット
ワークを用いるという点だけに関連性がある。パルス・
スリミングについては言及していない。
ード盤の傷により生しるパルス形状ノイズを抑圧するた
めの回路について述べている。この回路は、LCネット
ワークを用いるという点だけに関連性がある。パルス・
スリミングについては言及していない。
USP 4244..008で、Ho1tは、微分アン
プの人力に連結された差動LCフィルターから戒る周波
数イコライザーを用いるフロッピー・ディスクを走査す
るトランスジューサのためのリードバック回路について
述べている。この明細書の目的は、イコライザーの2つ
の回路を制御しリードバックにおけるピーク・シフティ
ングを補正するために、トラック・カウンタを使用する
ことである。
プの人力に連結された差動LCフィルターから戒る周波
数イコライザーを用いるフロッピー・ディスクを走査す
るトランスジューサのためのリードバック回路について
述べている。この明細書の目的は、イコライザーの2つ
の回路を制御しリードバックにおけるピーク・シフティ
ングを補正するために、トラック・カウンタを使用する
ことである。
USP 4,276.573で、Halpern他は、
容量の限られたパラレル・カスケードのLCフィルター
を用いて、正弦パルス形成フィルターとしてm能するデ
ィスク・メモリ・システムのトランスジューサのための
パルス整形ネットワークについて述べている。
容量の限られたパラレル・カスケードのLCフィルター
を用いて、正弦パルス形成フィルターとしてm能するデ
ィスク・メモリ・システムのトランスジューサのための
パルス整形ネットワークについて述べている。
このシステムは、ピーク振幅を等化しピーク移相を修正
するための、符号間の漏話の減少に向けられている。符
号量漏話は、パルス・スリミングを最適化するための第
一および第三半周期高調波から成るネットワーク伝達関
数を用いて減少させる。
するための、符号間の漏話の減少に向けられている。符
号量漏話は、パルス・スリミングを最適化するための第
一および第三半周期高調波から成るネットワーク伝達関
数を用いて減少させる。
USP 4,327,383で、Ho1tは、レコード
媒体からデジタル・データを読み出すためのトランスジ
ューサを有する回路における等化フィルターの使用につ
いて述べている。等化フィルターは、特定(speci
fic)ラプラス変換により表される周波数領域に応答
を有し、中央部から内部にかけてのディスク・トラック
のような高記憶密度を有するトラックに関連した周波数
範囲におけるほぼ線形な時間遅延および許容可能な利得
増加をもたらす。
媒体からデジタル・データを読み出すためのトランスジ
ューサを有する回路における等化フィルターの使用につ
いて述べている。等化フィルターは、特定(speci
fic)ラプラス変換により表される周波数領域に応答
を有し、中央部から内部にかけてのディスク・トラック
のような高記憶密度を有するトラックに関連した周波数
範囲におけるほぼ線形な時間遅延および許容可能な利得
増加をもたらす。
トラック・カウンタは、等化フィルター周辺の外部トラ
ック信号を、ロー・パスLCフィルターおよび検出器を
含む出力に切り換える。
ック信号を、ロー・パスLCフィルターおよび検出器を
含む出力に切り換える。
USP 4,344,093で、Huberは、磁気媒
体に記録されたデータを検出するためのトランスジュー
サ回路、およびトランスジューサ回路からの人力を受信
する最適イコライザー回路を含むリードバック回路につ
いて記述している。最適イコライザーは、8極フイルタ
ーとして示された、受動LC1平衡ラダー・ネットワー
クにより実施される。最適イコライザーの非線形位相遅
延は、ともにカスケード接続されるコンデンサ・インダ
クタ部のオールパス格子形ネットワークにより実施され
る第2の遅延イコライザーにより補正される。入力読込
み信号は、改善された信号−雑音比性能および限定パル
ス幅を有する代表的なデータ信号に変換されることを述
べておく。
体に記録されたデータを検出するためのトランスジュー
サ回路、およびトランスジューサ回路からの人力を受信
する最適イコライザー回路を含むリードバック回路につ
いて記述している。最適イコライザーは、8極フイルタ
ーとして示された、受動LC1平衡ラダー・ネットワー
クにより実施される。最適イコライザーの非線形位相遅
延は、ともにカスケード接続されるコンデンサ・インダ
クタ部のオールパス格子形ネットワークにより実施され
る第2の遅延イコライザーにより補正される。入力読込
み信号は、改善された信号−雑音比性能および限定パル
ス幅を有する代表的なデータ信号に変換されることを述
べておく。
USP 4,506,236で、C1okeは、供給さ
れる伝達関数の偶関数および奇関数をもたらすため、デ
ィスク・ドライブ・システムの読み/書きチャンネルで
使用する端開放(□pen−ended)複合フィルタ
ー/微分回路について述べている。抵抗器がエネルギー
源と直列に接続され、LCネットワークの入力はエネル
ギー源と抵抗器にわたって連結されている。奇関数は抵
抗器から得られ、偶関数はLCネットワークのコンデン
サ威端出力(capacitorterminated
output)から得られる。
れる伝達関数の偶関数および奇関数をもたらすため、デ
ィスク・ドライブ・システムの読み/書きチャンネルで
使用する端開放(□pen−ended)複合フィルタ
ー/微分回路について述べている。抵抗器がエネルギー
源と直列に接続され、LCネットワークの入力はエネル
ギー源と抵抗器にわたって連結されている。奇関数は抵
抗器から得られ、偶関数はLCネットワークのコンデン
サ威端出力(capacitorterminated
output)から得られる。
これらの特許は、LCラダー・ネットワークなどのパル
ス整形のための各種手法について述べているが、そのう
ちの幾つか、すなわちC1okeを除くHuberおよ
びHalpern他の基準パルス・スリミングでは、複
雑な読み/書きチャンネルを必然的に伴う。入力を制御
したりネットワーク周波数を変えるために、一部ではス
イッチングが要求される(2つのHo1t特許)。C1
okeは、奇/偶伝送関数を処理するために、認定論理
とともにゼロ・クロッシングおよびしきい値検出器を要
求する。
ス整形のための各種手法について述べているが、そのう
ちの幾つか、すなわちC1okeを除くHuberおよ
びHalpern他の基準パルス・スリミングでは、複
雑な読み/書きチャンネルを必然的に伴う。入力を制御
したりネットワーク周波数を変えるために、一部ではス
イッチングが要求される(2つのHo1t特許)。C1
okeは、奇/偶伝送関数を処理するために、認定論理
とともにゼロ・クロッシングおよびしきい値検出器を要
求する。
該磁気記憶システムにおける大記憶容量の増加に関連す
るサイズの減少に対してニーズが継続的にあるので、パ
ルス・スリミングおよび利得制御についての簡単な概念
の回路を用いて、読み書きにおける高い記録密度および
結果的なパルス圧縮が要求される。
るサイズの減少に対してニーズが継続的にあるので、パ
ルス・スリミングおよび利得制御についての簡単な概念
の回路を用いて、読み書きにおける高い記録密度および
結果的なパルス圧縮が要求される。
本発明は、連続パルス間の相互干渉を最小限にするため
の装置を提供することを目的とする。
の装置を提供することを目的とする。
(発明の概要〕
本発明は、フィードフォワード・パルス等化の差動方法
を用いる、単純で、低次な、集中定数の、単一成端され
た差動設計のLCラダー・ネットワークを提供する点に
おいて、これまでに参照されたような従来技術システム
に対して改良をもたらすものである。この単一チャンネ
ルのフィルター・ネットワークは、ネットワークの遅延
(位相)応答を変えることなく可変ピーク振幅応答をも
たらす。媒体において磁気遷移を走査するトランスジュ
ーサにより発生されるリードバック・パルスは、充分に
狭くされるので、隣接パルス間の相互作用および結果生
ずるひずみが除去される。
を用いる、単純で、低次な、集中定数の、単一成端され
た差動設計のLCラダー・ネットワークを提供する点に
おいて、これまでに参照されたような従来技術システム
に対して改良をもたらすものである。この単一チャンネ
ルのフィルター・ネットワークは、ネットワークの遅延
(位相)応答を変えることなく可変ピーク振幅応答をも
たらす。媒体において磁気遷移を走査するトランスジュ
ーサにより発生されるリードバック・パルスは、充分に
狭くされるので、隣接パルス間の相互作用および結果生
ずるひずみが除去される。
大記憶容量システムにおける複数のトランスジューサ間
で1つのトランスジューサから別のトランスジューサに
媒体およびパルス幅変動を走査する際に、許容されるパ
ルス狭小量を、異なる位置においてトランスジューサに
より生成されるパルス幅の差に合わせるように、ネット
ワークを変動または制御するための規定がある。
で1つのトランスジューサから別のトランスジューサに
媒体およびパルス幅変動を走査する際に、許容されるパ
ルス狭小量を、異なる位置においてトランスジューサに
より生成されるパルス幅の差に合わせるように、ネット
ワークを変動または制御するための規定がある。
この単一チャンネル・フィルターは、完全に差動的であ
るということにおいて、改善及び利点がある。LCラダ
ー・ネットワークは、複雑な遅延素子ではなく、わずか
いくつかの部分だけから戒り、実施にはいくつかの素子
だけを必要とする。パルス振幅調整のために1つの人力
だけが必要とされる。位相調整および振幅調整は独立し
て行われる。
るということにおいて、改善及び利点がある。LCラダ
ー・ネットワークは、複雑な遅延素子ではなく、わずか
いくつかの部分だけから戒り、実施にはいくつかの素子
だけを必要とする。パルス振幅調整のために1つの人力
だけが必要とされる。位相調整および振幅調整は独立し
て行われる。
ラダー・ネットワークは終端されない。すなわち、出力
は無負荷である。ネットワークは、人力に有限インピー
ダンス差動成端を備えている。このLCラダー・ネット
ワークの差動構成は、出力回路における信号干渉を防止
し、差動分岐におけるノイズを抹消する。可変振幅応答
をもたらすために、利得の単一調整だけが要求される。
は無負荷である。ネットワークは、人力に有限インピー
ダンス差動成端を備えている。このLCラダー・ネット
ワークの差動構成は、出力回路における信号干渉を防止
し、差動分岐におけるノイズを抹消する。可変振幅応答
をもたらすために、利得の単一調整だけが要求される。
振幅応答および位相応答は互いに独立しているので、位
相応答は利得調整のあるときでも一定である。利得調整
はξLCラダー・ネットワークの入力から出力に連結さ
れたフィードフォワード・ネットワークを用いて行われ
る。
相応答は利得調整のあるときでも一定である。利得調整
はξLCラダー・ネットワークの入力から出力に連結さ
れたフィードフォワード・ネットワークを用いて行われ
る。
第7図は、本発明の特定原理を明示するためのチャンネ
ル・フィルターの解析モデルを示す。発明の目的は、例
えばディスク・ドライブの磁気ヘッドなどのトランスジ
ューサのリードバンク・パルスを狭くして、パルス列の
隣接パルスがお互いに干渉してパルスひずみを引き起こ
さないようにすることである。しかし、本発明では、第
7図のような片側成端すなわち単一成端モデルではなく
差動ネットワークを用いているが、この口で凰遺tJ齋
した方カマコンピュータを用いるモデル作成および図示
の形で明示するためにずっと簡単である。これらの原理
は、パルス・スリミングおよびネットワークのフィード
フォワード応答であり、第2図に関して詳細を述べる。
ル・フィルターの解析モデルを示す。発明の目的は、例
えばディスク・ドライブの磁気ヘッドなどのトランスジ
ューサのリードバンク・パルスを狭くして、パルス列の
隣接パルスがお互いに干渉してパルスひずみを引き起こ
さないようにすることである。しかし、本発明では、第
7図のような片側成端すなわち単一成端モデルではなく
差動ネットワークを用いているが、この口で凰遺tJ齋
した方カマコンピュータを用いるモデル作成および図示
の形で明示するためにずっと簡単である。これらの原理
は、パルス・スリミングおよびネットワークのフィード
フォワード応答であり、第2図に関して詳細を述べる。
第7図において、チャンネル・フィルターは、例えばH
(s)で示す伝達関数を有するLCラダー・フィルター
・ネットワークである受動回路1を含む。チャンネル・
フィルターは、Z inで示す単一成端有限人力インピ
ーダンス、およびほぼ電気的に無負荷のしたがって、非
常に高インピーダンスの出力を有する。電圧源4からの
入力端子パルスViは、抵抗器R0を介して回路1の入
力に連結される。回路1は遅延素子として機能し、遅延
はラダー・ネットワークの極数の直接関数であり、すな
わちラダー・ネットワークの極数が増加すると遅延が増
大する。
(s)で示す伝達関数を有するLCラダー・フィルター
・ネットワークである受動回路1を含む。チャンネル・
フィルターは、Z inで示す単一成端有限人力インピ
ーダンス、およびほぼ電気的に無負荷のしたがって、非
常に高インピーダンスの出力を有する。電圧源4からの
入力端子パルスViは、抵抗器R0を介して回路1の入
力に連結される。回路1は遅延素子として機能し、遅延
はラダー・ネットワークの極数の直接関数であり、すな
わちラダー・ネットワークの極数が増加すると遅延が増
大する。
チャンネル・フィルターのフィードフォワード利得制御
増幅器2は、フィルター回路1の人力から出力にかけて
結合される。増幅器2には、−にで示される利得がある
。増幅器2およびフィルター回路1の出力は、例えば総
和接合部3、たとえば抵抗器において代数的に総和され
て、出力電圧v0を生成する。ネットワークの出力電圧
V0は次の式により定められる: 式1から、ネットワークの利得は、次にボルト/ボルト
に関して誘導される。これは、下記の式2%式% 式3では、G (S)は、入力と結合したネットワーク
1の伝達関数H(s)を表し、伝達関数H(s)による
ネットワークの利得を示す(ボルト/ボルト)。
増幅器2は、フィルター回路1の人力から出力にかけて
結合される。増幅器2には、−にで示される利得がある
。増幅器2およびフィルター回路1の出力は、例えば総
和接合部3、たとえば抵抗器において代数的に総和され
て、出力電圧v0を生成する。ネットワークの出力電圧
V0は次の式により定められる: 式1から、ネットワークの利得は、次にボルト/ボルト
に関して誘導される。これは、下記の式2%式% 式3では、G (S)は、入力と結合したネットワーク
1の伝達関数H(s)を表し、伝達関数H(s)による
ネットワークの利得を示す(ボルト/ボルト)。
式4はネットワーク全体の利得を定義し、最後の項は、
フィードフォワード、利得制御増幅器2の利得−kによ
るフィードフォワード利得を定める(ボルト/ボルト)
。
フィードフォワード、利得制御増幅器2の利得−kによ
るフィードフォワード利得を定める(ボルト/ボルト)
。
前述の考察および特に式1に関して、分子のゼロの数は
分母の極(ポール)数取下であることが分かる。これか
ら、パルス・スリミングの“次数(order)”が伝
達関数H(s)の次数により制御されることが明らかで
ある。
分母の極(ポール)数取下であることが分かる。これか
ら、パルス・スリミングの“次数(order)”が伝
達関数H(s)の次数により制御されることが明らかで
ある。
第7図の解析モデルのコンピュータ・モデルであるフィ
ードフォワード・チャンネル・フィルターを第2図に示
す。これも片側成端、すなわち、シングルエンドのフィ
ルターである。第7図よりもずっと詳細に示してあり、
高インピーダンス入力端子および未成端出力がある。フ
ィードフォワードは、高インピーダンス入力端子と出力
との間に結合されたフィードフォワード回路2において
簡単に表されており、ラダー・ネットワークlの出力と
連結されている。
ードフォワード・チャンネル・フィルターを第2図に示
す。これも片側成端、すなわち、シングルエンドのフィ
ルターである。第7図よりもずっと詳細に示してあり、
高インピーダンス入力端子および未成端出力がある。フ
ィードフォワードは、高インピーダンス入力端子と出力
との間に結合されたフィードフォワード回路2において
簡単に表されており、ラダー・ネットワークlの出力と
連結されている。
ネットワークlは、コンデンサC1、C3、C5、およ
びインダクタL2、L4−t−備えた5極の1.Cラダ
ー・フィルターである。ネットワーク1の未成端出力は
、コンデンサC5の端子10.11間に現れる。
びインダクタL2、L4−t−備えた5極の1.Cラダ
ー・フィルターである。ネットワーク1の未成端出力は
、コンデンサC5の端子10.11間に現れる。
フィードフォワード利得による出力は端子12および1
3にある。電圧源4からネットワークへの電圧入力は、
抵抗器16を通して接地される電流源14により供給さ
れる。この電圧源からの出力電圧は抵抗器1Bによりし
Cラダー・ネットワークの入力に結合され、その伝達特
性はRo−1として表される。
3にある。電圧源4からネットワークへの電圧入力は、
抵抗器16を通して接地される電流源14により供給さ
れる。この電圧源からの出力電圧は抵抗器1Bによりし
Cラダー・ネットワークの入力に結合され、その伝達特
性はRo−1として表される。
R,は抵抗器の値(オーム)を表している。
ネットワーク出力および該出力の総和は、総和回路3で
表される。この回路は電流源19および20を含み、そ
れぞれ端子対10、工1および12.13におけるネッ
トワーク出力を表す。これらの電流源は、電流を代数的
に総和するために、出力抵抗器21の両端に連結される
。出力電圧はVoである。
表される。この回路は電流源19および20を含み、そ
れぞれ端子対10、工1および12.13におけるネッ
トワーク出力を表す。これらの電流源は、電流を代数的
に総和するために、出力抵抗器21の両端に連結される
。出力電圧はVoである。
第2図の回路のコンピュータ・モデリングで用いる回路
構成要素の値を下記に示す。
構成要素の値を下記に示す。
R,=100Ω
CI =39 、 F
L2 =0.983μH
C3=134.4 、 F
L4 =1.66 μ H
C5=241 P F
チャンネル・フィルターの位相応答のコンピュータによ
るグラフを第3図に表す。パルスの大きさまたは振幅応
答のコンピュータによるグラフを第4図および第5図に
示す。パルス・スリミングのコンピュータによるグラフ
を第6図に示す。
るグラフを第3図に表す。パルスの大きさまたは振幅応
答のコンピュータによるグラフを第4図および第5図に
示す。パルス・スリミングのコンピュータによるグラフ
を第6図に示す。
第2図に示すコンピュータ・モデルの位相応答の計算結
果は、第3図のネットワークの一申葺プd遅延(秒)対
周波数(Hz)のグラフである。縦座標の目盛は、1目
盛あたりInsであり、周波数の関数としてのネットワ
ークの位相応答の遅延を表す。
果は、第3図のネットワークの一申葺プd遅延(秒)対
周波数(Hz)のグラフである。縦座標の目盛は、1目
盛あたりInsであり、周波数の関数としてのネットワ
ークの位相応答の遅延を表す。
このネットワークでは、フィードフォワード利得は位相
応答とは独立なので、第3図は利得にの任意の値に対す
る位相応答を示すことが明らかである。
応答とは独立なので、第3図は利得にの任意の値に対す
る位相応答を示すことが明らかである。
第4図および第5図は、異なる利得kに対する振幅応答
のコンピュータによるグラフである。これらは、ボルト
/ボルト(c!B)の振幅対周波数(Hz)のグラフで
ある。第4図では、利得はに=0.3である。ボルト/
ボルトの振幅は、1.E+7 Hzまでの周波数範囲に
わたり一3dBからOdBの間で変動する比較的フラッ
トな応答を呈し、その範囲を越えるとOdBから約−3
0dBのdB 範囲にわたり深いノツチが現れる。
のコンピュータによるグラフである。これらは、ボルト
/ボルト(c!B)の振幅対周波数(Hz)のグラフで
ある。第4図では、利得はに=0.3である。ボルト/
ボルトの振幅は、1.E+7 Hzまでの周波数範囲に
わたり一3dBからOdBの間で変動する比較的フラッ
トな応答を呈し、その範囲を越えるとOdBから約−3
0dBのdB 範囲にわたり深いノツチが現れる。
第5図に示すようにk・0.5の利得では、ピーク振幅
応答は、1.E+7 tlzまでの周波数範囲にわたり
6 dBからOdBの範囲になる。当該周波数を越える
と、振幅での深いノツチが再び生じる。k=0.5の利
得において、チャンネル・フィルターのコンピュータ・
モデルにより行われるパルス・スリミングは、第6図の
コンピュータでのグラフで明らかである。人力パルスI
Pは、磁気メモリ・ディスクの表面での磁気遷移を走査
する磁気ヘッドの薄膜形に対するコンピュータでのグラ
フである。狭められたパルスSPは、パルスのベースの
直接比較をもたらすために、人力パルスと同相の位置に
描かれるパルスは振幅対時間で溝かれる。振幅はボルト
で描かれ、時間は10−6秒で描かれる。
応答は、1.E+7 tlzまでの周波数範囲にわたり
6 dBからOdBの範囲になる。当該周波数を越える
と、振幅での深いノツチが再び生じる。k=0.5の利
得において、チャンネル・フィルターのコンピュータ・
モデルにより行われるパルス・スリミングは、第6図の
コンピュータでのグラフで明らかである。人力パルスI
Pは、磁気メモリ・ディスクの表面での磁気遷移を走査
する磁気ヘッドの薄膜形に対するコンピュータでのグラ
フである。狭められたパルスSPは、パルスのベースの
直接比較をもたらすために、人力パルスと同相の位置に
描かれるパルスは振幅対時間で溝かれる。振幅はボルト
で描かれ、時間は10−6秒で描かれる。
高インピーダンス人力、フィードフォワード・ネットワ
ークと結合し、簡単で、低次な、集中定数の、単一成端
された、電力か゛黒勇荷杖龍z゛あろ、ラダー・ネット
ワークを有するチャンネル・フィルター(ここでは、ラ
ダー・ネットワークおよびフィードフォワード回路の出
力が、無負荷チャンネル・フィルター出力で代数的に結
合される)が、パルス幅狭小およびピーク振幅パルス調
整をもたらし、位相調整および振幅調整はお互いに独立
であることを、コンピュータ・モデルは明示している。
ークと結合し、簡単で、低次な、集中定数の、単一成端
された、電力か゛黒勇荷杖龍z゛あろ、ラダー・ネット
ワークを有するチャンネル・フィルター(ここでは、ラ
ダー・ネットワークおよびフィードフォワード回路の出
力が、無負荷チャンネル・フィルター出力で代数的に結
合される)が、パルス幅狭小およびピーク振幅パルス調
整をもたらし、位相調整および振幅調整はお互いに独立
であることを、コンピュータ・モデルは明示している。
完全差動フィードフォワード・チャンネル・フィルター
にお−ける本発明の実施例を第1図に示す。これも、単
一成端を有するチャンネル・フィルターであるが、この
場合には差動成端である。
にお−ける本発明の実施例を第1図に示す。これも、単
一成端を有するチャンネル・フィルターであるが、この
場合には差動成端である。
これは、調整可能なフィードフォワード回路分岐を伴う
5極の差動ラダー・フィルターを備え、第2図の素子に
対応する回路素子は同様な参照文字を付けている。
5極の差動ラダー・フィルターを備え、第2図の素子に
対応する回路素子は同様な参照文字を付けている。
デュアル・ラダー・ネットワーク回路分岐の入力抵抗器
R0は、ソース・インピーダンスをもたらす。電圧a4
からネットワーク1への入力には、例えば磁気トランス
ジューサ23のコイル22を含ミ、これは、差動増幅器
A1を介して(出力は+およびの印が付けられる)、各
抵抗器Roに結合される。差動入力電圧は、差動LCラ
ダー・ネットワークの第−極であるコンデンサCIの端
子間に現れる。
R0は、ソース・インピーダンスをもたらす。電圧a4
からネットワーク1への入力には、例えば磁気トランス
ジューサ23のコイル22を含ミ、これは、差動増幅器
A1を介して(出力は+およびの印が付けられる)、各
抵抗器Roに結合される。差動入力電圧は、差動LCラ
ダー・ネットワークの第−極であるコンデンサCIの端
子間に現れる。
ネットワークの2つの信号回路分岐は、各分岐にインダ
クタL2およびL4を含みコンデンサC5の両端で終結
し、各々、トランジスタTIおよびI2のベースに結合
され、高人力インピーダンスをもたらし、高インピーダ
ンス人力、低インピーダンス出力、差動アンプとして共
同して機能する。NPN )ランジスタが示されてい
るが、使用可能なトランジスタの種類を限定したもので
はない。各トランジスタ出力回路は、コレクタ抵抗器2
4およびエミッタ抵抗器26を備えている。エミッタ抵
抗器は、抵抗器28に共通に結合されている。電力は、
+Vccと接地との間の電圧により表される出力回路に
供給される。差動出力電圧■。。は、それぞれトランジ
スタTIおよびI2のコレクタに接続される、導体30
および32を備えた出力回路の端子間に現れる。この出
力回路は、効率的に無負荷にされ、該理由により未成端
と呼ばれる。
クタL2およびL4を含みコンデンサC5の両端で終結
し、各々、トランジスタTIおよびI2のベースに結合
され、高人力インピーダンスをもたらし、高インピーダ
ンス人力、低インピーダンス出力、差動アンプとして共
同して機能する。NPN )ランジスタが示されてい
るが、使用可能なトランジスタの種類を限定したもので
はない。各トランジスタ出力回路は、コレクタ抵抗器2
4およびエミッタ抵抗器26を備えている。エミッタ抵
抗器は、抵抗器28に共通に結合されている。電力は、
+Vccと接地との間の電圧により表される出力回路に
供給される。差動出力電圧■。。は、それぞれトランジ
スタTIおよびI2のコレクタに接続される、導体30
および32を備えた出力回路の端子間に現れる。この出
力回路は、効率的に無負荷にされ、該理由により未成端
と呼ばれる。
可変、単一調整、差動、フィードフォワード電圧は、乗
算器(multiplier)34により導体30およ
び32でネットワークの差動出力に代数的に結合され、
該乗算器は、調整可能な利得制御電圧と、LCネットワ
ークへの入力にあるコンデンサCIの各端における、接
地点に対する電圧とを掛は合わせる。
算器(multiplier)34により導体30およ
び32でネットワークの差動出力に代数的に結合され、
該乗算器は、調整可能な利得制御電圧と、LCネットワ
ークへの入力にあるコンデンサCIの各端における、接
地点に対する電圧とを掛は合わせる。
乗算器には高インピーダンスのバッファー人力があり、
これは乗算器の一部であるか、乗算器人力における外部
差動アンプ(図示していない)によって備えられる。乗
算器は従来通りである。この回路で使用する市販モデル
はMCI495である。
これは乗算器の一部であるか、乗算器人力における外部
差動アンプ(図示していない)によって備えられる。乗
算器は従来通りである。この回路で使用する市販モデル
はMCI495である。
乗算器34の差動出力はフィードフォワード利得信号に
である。利得信号には、個々の導体36および38をそ
れぞれ導体30および32に接続することにより、差動
出力回路3に結合される。利得信号は、乗算器に結合さ
れる制御電圧に応じてラダー・ネットワーク出力に加算
したり、該出力から減算Lflソする。LCネットワー
クは、パルス幅狭小化すなわちパルス・スリミングを制
御するように機能し、フィードフォワードの利得回路は
、ネットワーク(パルス振幅)の電圧出力を制御して利
得制御を行い、利得(振幅)限界内にある、トランスジ
ューサ・コイル22から発する信号をもたらす。実際、
例えば、ディスク・ドライブでは、各磁気ヘッド回路に
1つの該パルス制御ネットワークがあり、各ヘッドに適
合されたパルス・スリミングおよび利得制御をもたらし
ている。
である。利得信号には、個々の導体36および38をそ
れぞれ導体30および32に接続することにより、差動
出力回路3に結合される。利得信号は、乗算器に結合さ
れる制御電圧に応じてラダー・ネットワーク出力に加算
したり、該出力から減算Lflソする。LCネットワー
クは、パルス幅狭小化すなわちパルス・スリミングを制
御するように機能し、フィードフォワードの利得回路は
、ネットワーク(パルス振幅)の電圧出力を制御して利
得制御を行い、利得(振幅)限界内にある、トランスジ
ューサ・コイル22から発する信号をもたらす。実際、
例えば、ディスク・ドライブでは、各磁気ヘッド回路に
1つの該パルス制御ネットワークがあり、各ヘッドに適
合されたパルス・スリミングおよび利得制御をもたらし
ている。
ディスク・ドライブの磁気ヘッドにより生成される2つ
の異なるパルス幅に対して、第1図の回路の組織的概念
を具現化する回路で行われた試験により、それぞれ第8
図および第9図に描くパルスが発生された。パルスを発
生する磁気的双ビットの遷移と呼ばれる周方向端が示さ
れている。スリム化されていない磁気ヘッドのパルスは
、これらの各図の上部に示しである。スリム化されたパ
ルスは、各図の下部に現れている。パルスは、1目盛あ
たり20nsの横座標目盛に閘かれている。第8図の下
部のスリム化されたパルスは約55nsのパルス幅であ
り、第9図の下部のスリム化パルスは約80nsのパル
ス幅である。各場合のパルス・スリミングは、隣接パル
スとの干渉を効率的に排除するのに充分である。
の異なるパルス幅に対して、第1図の回路の組織的概念
を具現化する回路で行われた試験により、それぞれ第8
図および第9図に描くパルスが発生された。パルスを発
生する磁気的双ビットの遷移と呼ばれる周方向端が示さ
れている。スリム化されていない磁気ヘッドのパルスは
、これらの各図の上部に示しである。スリム化されたパ
ルスは、各図の下部に現れている。パルスは、1目盛あ
たり20nsの横座標目盛に閘かれている。第8図の下
部のスリム化されたパルスは約55nsのパルス幅であ
り、第9図の下部のスリム化パルスは約80nsのパル
ス幅である。各場合のパルス・スリミングは、隣接パル
スとの干渉を効率的に排除するのに充分である。
以上説明したように、本発明を用いることにより、連続
パルス間の相互干渉を最小限にすることができる。
パルス間の相互干渉を最小限にすることができる。
第1図は本発明による一実施例を示す概略図である。
第2図は第7図に示す回路の詳細図である。
第3図は第2図の回路の位相応答の計算結果を示す図で
ある。 第4図及び第5図は第2図の回路のパルス出力の大きさ
応答の計算結果を示す図である。 第6図は第2図の回路の入力及び出力信号の計算結果を
重ねた図である。 第7図は非差動フィードフォワード、スリム・フィルタ
ー・ネットワークの解析モデルを示すブロック図である
。 第8図及び第9図は第1図に示す回路の試験結果を示す
信号トレース図である。 23:磁気トランスジューサ
ある。 第4図及び第5図は第2図の回路のパルス出力の大きさ
応答の計算結果を示す図である。 第6図は第2図の回路の入力及び出力信号の計算結果を
重ねた図である。 第7図は非差動フィードフォワード、スリム・フィルタ
ー・ネットワークの解析モデルを示すブロック図である
。 第8図及び第9図は第1図に示す回路の試験結果を示す
信号トレース図である。 23:磁気トランスジューサ
Claims (1)
- 入力パルス信号を受信する差動入力と、幅の狭められた
パルス信号を出力する差動出力とを有する差動LCラダ
ー・ネットワークと、前記差動LCラダー・ネットワー
クの差動入力に結合された高インピーダンス差動入力と
、前記差動LCラダー・ネットワークの差動出力に結合
された差動出力とを有する差動フィードフォワード回路
と、前記差動フィードフォワード回路の利得を変えて、
前記狭められたパルス出力信号の振幅を制御する手段と
、を備えて成る差動フィードフォワード・チャンネル・
フィルター
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US434,657 | 1989-11-13 | ||
| US07/434,657 US4973915A (en) | 1989-11-13 | 1989-11-13 | Feed forward differential equalizer for narrowing the signal pulses of magnetic heads |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181215A true JPH03181215A (ja) | 1991-08-07 |
Family
ID=23725111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306950A Pending JPH03181215A (ja) | 1989-11-13 | 1990-11-13 | 差動チャンネル・フィルター |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4973915A (ja) |
| EP (1) | EP0427928A3 (ja) |
| JP (1) | JPH03181215A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5249086A (en) * | 1990-02-15 | 1993-09-28 | Micropolis Corporation | H.D.A. pulse shaping system using a differential delay line with multiple inputs |
| US5235540A (en) * | 1990-04-26 | 1993-08-10 | Silicon Systems, Inc. | Parasitic insensitive programmable biquadratic pulse slimming technique |
| US5406425A (en) * | 1991-08-06 | 1995-04-11 | R-Byte, Inc. | ISO/IEC compatible digital audio tape digital data storage system with increased data transfer rate |
| EP0575624B1 (en) * | 1992-01-10 | 1998-10-14 | Fujitsu Limited | Circuit for equalizing waveform of signal reproduced by thin film magnetic head |
| US5455816A (en) * | 1992-05-18 | 1995-10-03 | At&T Global Information Solutions Company | MOS amplifier with gain control |
| GB2270595B (en) * | 1992-09-09 | 1995-12-06 | Guy De Warrenne Bruce Adams | An audio system |
| US5390053A (en) * | 1993-07-22 | 1995-02-14 | Eastman Kodak Company | Circuit for controlling the overall upper cutoff frequency of an amplifier stage |
| US6448846B2 (en) * | 1998-10-01 | 2002-09-10 | Stephen R. Schwartz | Controlled phase-canceling circuits/systems |
| US6265944B1 (en) * | 1999-09-27 | 2001-07-24 | Conexant Systems, Inc. | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method |
| FR2832874A1 (fr) * | 2001-11-27 | 2003-05-30 | Koninkl Philips Electronics Nv | Tuner comprenant un filtre selectif |
| US8014110B2 (en) * | 2007-01-22 | 2011-09-06 | Johnson Controls Technology Company | Variable speed drive with integral bypass contactor |
| JP6227391B2 (ja) * | 2013-12-12 | 2017-11-08 | 松江エルメック株式会社 | 受動イコライザ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264935A (en) * | 1980-04-09 | 1981-04-28 | Sperry Corporation | Balanced tapped delay line spectral shaping differentiation circuit for signal detection |
| US4479152A (en) * | 1982-04-22 | 1984-10-23 | Sperry Corporation | Adjustable equalizer |
| JPH079683B2 (ja) * | 1986-03-31 | 1995-02-01 | 株式会社東芝 | 波形等化装置 |
| US4755890A (en) * | 1987-02-03 | 1988-07-05 | Maxtor | Channel filter |
| US4853802A (en) * | 1987-10-28 | 1989-08-01 | International Business Machines Corporation | Single stage feedforward equalizer |
-
1989
- 1989-11-13 US US07/434,657 patent/US4973915A/en not_active Expired - Fee Related
-
1990
- 1990-08-10 EP EP19900115386 patent/EP0427928A3/en not_active Withdrawn
- 1990-11-13 JP JP2306950A patent/JPH03181215A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0427928A2 (en) | 1991-05-22 |
| EP0427928A3 (en) | 1992-03-04 |
| US4973915A (en) | 1990-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3252098A (en) | Waveform shaping circuit | |
| JPH03181215A (ja) | 差動チャンネル・フィルター | |
| US4344093A (en) | Delay and optimum amplitude equalizers for a readback circuit | |
| KR100445391B1 (ko) | 통신채널에대한시간영역필터 | |
| US4264935A (en) | Balanced tapped delay line spectral shaping differentiation circuit for signal detection | |
| US4319288A (en) | Current injection tapped delay line spectral shaping equalizer and differentiator | |
| US4327383A (en) | Read circuit for a floppy disk drive | |
| JPH08504534A (ja) | 光学的記録システムにおけるディジタルイコライザ | |
| US4875112A (en) | Compound pulse dimming circuitry for conditioning readback signals | |
| JPH079683B2 (ja) | 波形等化装置 | |
| US5812009A (en) | Boost type equalizing circuit | |
| Chi | Characterization and spectral equalization for hight-density disk recording | |
| US6314444B1 (en) | Second order filter-delay element for generalized analog transversal equalizer | |
| EP0300029B1 (en) | Channel filter | |
| JPH0228924B2 (ja) | ||
| US5249086A (en) | H.D.A. pulse shaping system using a differential delay line with multiple inputs | |
| Mackintosh | A superposition-based analysis of pulse-slimming techniques for digital recording | |
| Chi | Spacing loss and nonlinear distortion in digital magnetic recording | |
| US5448423A (en) | Magnetic head compensator | |
| AU680498B2 (en) | Method and apparatus for noise reduction in magnetic media | |
| JPS63195809A (ja) | 磁気記録装置の読出し回路 | |
| JP2770886B2 (ja) | 磁気記録再生装置 | |
| JP2609686B2 (ja) | デジタル方式磁気記録再生装置 | |
| JPH04271510A (ja) | 波形等化器 | |
| JPH01178168A (ja) | ディスク記録媒体再生信号の波形等化回路 |