JPH03183126A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03183126A JPH03183126A JP32127389A JP32127389A JPH03183126A JP H03183126 A JPH03183126 A JP H03183126A JP 32127389 A JP32127389 A JP 32127389A JP 32127389 A JP32127389 A JP 32127389A JP H03183126 A JPH03183126 A JP H03183126A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- silicon oxide
- oxide film
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 14
- 238000005137 deposition process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 32
- 239000010703 silicon Substances 0.000 abstract description 31
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 28
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 8
- 238000011282 treatment Methods 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000005245 sintering Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 239000010410 layer Substances 0.000 description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置の製造方法、特に、電極配線のコン
タクトを良好に形成し得るようにした半導体装置の製造
方法に関するものである。
タクトを良好に形成し得るようにした半導体装置の製造
方法に関するものである。
(従来の技術)
従来、半導体基板、例えば、シリコン基板に形成された
不純物拡散領域(ソース・ドレイン領域)と、アルミニ
ウム(八l)配線とのコンタクトをとる場合の構造は既
知であり、第2図に示すように構成されている。即ち、
シリコン基板1にその導電型とは反対の導電型を呈する
不純物を拡散してソース・ドレイン領域2を形成し、シ
リコン基板1上全体に亘って例えばBPSG絶縁膜3を
設け、この絶縁膜の、前記ソース・ドレイン領域上の箇
所にコンタクト窓を形成し、このコンタクト窓内および
前記BPSG絶縁膜3上にアルミニウム配線4を施して
、例えば電界効果トランジスタのような回路素子を形成
するようにしている。
不純物拡散領域(ソース・ドレイン領域)と、アルミニ
ウム(八l)配線とのコンタクトをとる場合の構造は既
知であり、第2図に示すように構成されている。即ち、
シリコン基板1にその導電型とは反対の導電型を呈する
不純物を拡散してソース・ドレイン領域2を形成し、シ
リコン基板1上全体に亘って例えばBPSG絶縁膜3を
設け、この絶縁膜の、前記ソース・ドレイン領域上の箇
所にコンタクト窓を形成し、このコンタクト窓内および
前記BPSG絶縁膜3上にアルミニウム配線4を施して
、例えば電界効果トランジスタのような回路素子を形成
するようにしている。
(発明が解決しようとする課題)
かかる構成においては、アルミニウム配線4とシリコン
基板1とのコンタクト部において、アルミニウム配線4
が純アルミニウムの場合には、第2図に示すように半導
体装置の製造中の熱工程・熱処理でシリコン基板1中に
アルミニウムのくさび状部分5が形成され、これにより
ソース・ドレイン領域2とシリコン基板1との接合が破
壊されるようになる。このような現象は、上述した熱処
理によってシリコン基板1のシリコンがアルミニウムに
吸上げられ、その後にアルミニウムが入す込むと云うシ
リコンとアルミニウムとの相互拡散によるものである。
基板1とのコンタクト部において、アルミニウム配線4
が純アルミニウムの場合には、第2図に示すように半導
体装置の製造中の熱工程・熱処理でシリコン基板1中に
アルミニウムのくさび状部分5が形成され、これにより
ソース・ドレイン領域2とシリコン基板1との接合が破
壊されるようになる。このような現象は、上述した熱処
理によってシリコン基板1のシリコンがアルミニウムに
吸上げられ、その後にアルミニウムが入す込むと云うシ
リコンとアルミニウムとの相互拡散によるものである。
このような接合破壊を防止するためには、アルミニウム
中に1%程度のシリコンを含有させるようにしたアルミ
ニウム合金による配線が用いられているが、かかる配線
の場合には、接合の破壊は防止されるが、逆に第3図に
示すように半導体装置の製造中に熱処理によりアルミニ
ウム配線中のシリコンがアルミニウム配線内を拡散し、
(450℃、30分で38μmの拡散長を持つ)、コン
タクト窓部分に析出され、固相エピタキシャル成長され
て析出シリコン6が形成されるようになる。
中に1%程度のシリコンを含有させるようにしたアルミ
ニウム合金による配線が用いられているが、かかる配線
の場合には、接合の破壊は防止されるが、逆に第3図に
示すように半導体装置の製造中に熱処理によりアルミニ
ウム配線中のシリコンがアルミニウム配線内を拡散し、
(450℃、30分で38μmの拡散長を持つ)、コン
タクト窓部分に析出され、固相エピタキシャル成長され
て析出シリコン6が形成されるようになる。
また、コンタクト窓の寸法が大きい場合には析出シリコ
ン6はコンタクト窓内に部分的に形成されるだけである
が、コンタクト窓の寸法が小さい場合には図示のように
析出シリコン6がコンタクト窓を完全に覆うようになる
。この析出シリコン6はアルミニウムをアクセプタとし
て含み、従ってP型であるため、特に下地のシリコンが
N型の部分でオーミックコンタクトが得られず、コンタ
クト不良を起こし、場合によってはPN接合が形成され
てダイオード特性を呈するようになる。
ン6はコンタクト窓内に部分的に形成されるだけである
が、コンタクト窓の寸法が小さい場合には図示のように
析出シリコン6がコンタクト窓を完全に覆うようになる
。この析出シリコン6はアルミニウムをアクセプタとし
て含み、従ってP型であるため、特に下地のシリコンが
N型の部分でオーミックコンタクトが得られず、コンタ
クト不良を起こし、場合によってはPN接合が形成され
てダイオード特性を呈するようになる。
以上の現象は、アルミニウムとシリコンとが相互に拡散
するために生ずるものである。これがため、アルミニウ
ムとシリコンとの間に拡散バリヤを介挿することにより
第2および3図に示す欠点を解消するような技術が開発
されている(例えば特開昭63−136567号公報)
。
するために生ずるものである。これがため、アルミニウ
ムとシリコンとの間に拡散バリヤを介挿することにより
第2および3図に示す欠点を解消するような技術が開発
されている(例えば特開昭63−136567号公報)
。
従来、かかる拡散バリヤとしては例えばスパッタリング
により成膜された窒化チタン(TiN)が用いられてい
る。この場合第4図に示すように拡散バリヤ層の窒化チ
タン膜7を純アルミニウム膜4の堆積前に形成して、ア
ルミニウム膜4と拡散層2との間に介挿し得るようにす
る。かように、窒化チタン膜7を拡散バリヤとして介挿
することにより、アルミニウムとシリコンとの相互拡散
を抑制することができるが、この場合、450℃〜48
0℃の熱工程・熱処理を繰返し行うため、第2図に示す
ようなアルミニウムのくさび状部分5が窒化チタン膜7
を貫通して形成され、従って窒化チタンの拡散バリヤが
完全ではないことが確かめられた。
により成膜された窒化チタン(TiN)が用いられてい
る。この場合第4図に示すように拡散バリヤ層の窒化チ
タン膜7を純アルミニウム膜4の堆積前に形成して、ア
ルミニウム膜4と拡散層2との間に介挿し得るようにす
る。かように、窒化チタン膜7を拡散バリヤとして介挿
することにより、アルミニウムとシリコンとの相互拡散
を抑制することができるが、この場合、450℃〜48
0℃の熱工程・熱処理を繰返し行うため、第2図に示す
ようなアルミニウムのくさび状部分5が窒化チタン膜7
を貫通して形成され、従って窒化チタンの拡散バリヤが
完全ではないことが確かめられた。
本発明は上記コンタクト部のアルミニウム電極配線と不
純物拡散層との間の電気抵抗の値が増大するのを防止し
、良好なコンタクトが得られるようにした上述した種類
の半導体装置の製造方法を提供することを目的とする。
純物拡散層との間の電気抵抗の値が増大するのを防止し
、良好なコンタクトが得られるようにした上述した種類
の半導体装置の製造方法を提供することを目的とする。
(課題を解決するための手段)
本発明は半導体基板を設け、この半導体基板上に通常の
材料堆積処理により所望導電型の半導体層を堆積し、こ
の半導体層にパターニング処理、不純物拡散処理および
材料堆積処理を施して不純物拡散層および/または電極
層を夫々設け、これら不純物拡散層および/または電極
層に材料除去処理を施してコンタクト窓を形成し、材料
堆積処理によりアルミニウムを主成分とする金属膜を前
記基板全面上に被着し、コンタクト窓の周辺を残して材
料除去処理を施した後、所望の材料堆積処理により基板
全面にシリコン酸化膜を形成し、その後再度材料堆積処
理によりアルミニウムを主成分とする金属膜を基板全面
に被着し、所望の電極配線パターニング処理を施した後
事に熱処理を施し前記両金属膜間のシリコン酸化膜を還
元することを特徴とする。
材料堆積処理により所望導電型の半導体層を堆積し、こ
の半導体層にパターニング処理、不純物拡散処理および
材料堆積処理を施して不純物拡散層および/または電極
層を夫々設け、これら不純物拡散層および/または電極
層に材料除去処理を施してコンタクト窓を形成し、材料
堆積処理によりアルミニウムを主成分とする金属膜を前
記基板全面上に被着し、コンタクト窓の周辺を残して材
料除去処理を施した後、所望の材料堆積処理により基板
全面にシリコン酸化膜を形成し、その後再度材料堆積処
理によりアルミニウムを主成分とする金属膜を基板全面
に被着し、所望の電極配線パターニング処理を施した後
事に熱処理を施し前記両金属膜間のシリコン酸化膜を還
元することを特徴とする。
本発明によれば半導体基板および半導体基板表面に設け
られた拡散層上に、または電極層上にアルミニウム合金
からなる電極配線のコンタクトを形成してなる半導体装
置において、上記電極配線が上記コンタクトの部分の周
辺で電極配線との間にシリコン酸化膜を有し、熱工程・
熱処理を施すことにより上記シリコン酸化膜を上記電極
配線であるアルミニウムにより還元し得るようにする。
られた拡散層上に、または電極層上にアルミニウム合金
からなる電極配線のコンタクトを形成してなる半導体装
置において、上記電極配線が上記コンタクトの部分の周
辺で電極配線との間にシリコン酸化膜を有し、熱工程・
熱処理を施すことにより上記シリコン酸化膜を上記電極
配線であるアルミニウムにより還元し得るようにする。
即ち、本発明によれば半導体基板の拡散層または電極層
上に設けられた絶縁膜にコンタクト窓を形成した後、ア
ルミニウム合金からなる金属膜をこのコンタクト窓内を
含む基板全体に被着し、コンタクト部分の周辺にアルミ
ニウム合金を残すようにパターニング・エツチング処理
を施し、このアルミニウム合金の周囲に還元可能な厚さ
のシリコン酸化膜を成膜し、再びアルミニウム合金から
なる金属膜を基板全体に被着し、その後再びパターニン
グ・エツチング処理を施して電極配線構体を形成する。
上に設けられた絶縁膜にコンタクト窓を形成した後、ア
ルミニウム合金からなる金属膜をこのコンタクト窓内を
含む基板全体に被着し、コンタクト部分の周辺にアルミ
ニウム合金を残すようにパターニング・エツチング処理
を施し、このアルミニウム合金の周囲に還元可能な厚さ
のシリコン酸化膜を成膜し、再びアルミニウム合金から
なる金属膜を基板全体に被着し、その後再びパターニン
グ・エツチング処理を施して電極配線構体を形成する。
その後熱工程・熱処理により、このシリコン酸化膜を還
元し、電極配線の単一体化を図り電極配線が導通し得る
ようにする。
元し、電極配線の単一体化を図り電極配線が導通し得る
ようにする。
(作用)
上述した手段によれば、熱工程・熱処理によるアルミニ
ウムのシリコン酸化膜還元が完了するまでの間、このシ
リコン酸化膜がアルミニウム合金電極配線中のシリコン
のコンタクトホールへの拡散の防止膜となるため、コン
タクト部分のシリコンの析出を防止することができ、拡
散層または電極層と、アルミニウム合金金属配線との間
の析出シリコンによる電気抵抗増大を防止することがで
きる。また、熱工程・熱処理の終了と同時にシリコン酸
化膜の還元を完了することにより電極配線の単一化、即
ち、電気的な導通を確保でき、これにより前記目的を遠
戚することができる。
ウムのシリコン酸化膜還元が完了するまでの間、このシ
リコン酸化膜がアルミニウム合金電極配線中のシリコン
のコンタクトホールへの拡散の防止膜となるため、コン
タクト部分のシリコンの析出を防止することができ、拡
散層または電極層と、アルミニウム合金金属配線との間
の析出シリコンによる電気抵抗増大を防止することがで
きる。また、熱工程・熱処理の終了と同時にシリコン酸
化膜の還元を完了することにより電極配線の単一化、即
ち、電気的な導通を確保でき、これにより前記目的を遠
戚することができる。
シリコン膜の厚さはアルミニウム合金電極配線形成後の
半導体装置の製造工程における熱処理の温度および時間
並びに第5図に示すアルミニウム(A1)と酸化珪素(
S102)との反応特性図(LSIハンドブック第27
9頁、電子通信学会、オーム社、1985年参照)から
決定することができる。
半導体装置の製造工程における熱処理の温度および時間
並びに第5図に示すアルミニウム(A1)と酸化珪素(
S102)との反応特性図(LSIハンドブック第27
9頁、電子通信学会、オーム社、1985年参照)から
決定することができる。
(実施例)
図面につき本発明の詳細な説明する。
第1図gに示すように、本発明方法においてはまず最初
、比抵抗が10Ω・Cff1で、結晶方位(100)の
P型シリコン基板1を用意し、その表面にイオン注入に
より砒素を5×10I5/cI12.100 k eV
でドープし、n型拡散層2を形威し、その後、4%の硼
素および4%の燐を含んだBPSG膜3を厚さ0.5μ
mに亘って気相成長法(CVD法)により基板上全体に
堆積し、次いで、コンタクト部分に対応するBPSG膜
3の部分をリアクティブイオンエツチング処理により除
去し、コンタクト窓8を形成する。
、比抵抗が10Ω・Cff1で、結晶方位(100)の
P型シリコン基板1を用意し、その表面にイオン注入に
より砒素を5×10I5/cI12.100 k eV
でドープし、n型拡散層2を形威し、その後、4%の硼
素および4%の燐を含んだBPSG膜3を厚さ0.5μ
mに亘って気相成長法(CVD法)により基板上全体に
堆積し、次いで、コンタクト部分に対応するBPSG膜
3の部分をリアクティブイオンエツチング処理により除
去し、コンタクト窓8を形成する。
次いで、第1図すに示すように通常の直流スパッタ法に
より全体に0.5μmのアルミニウム合金4a(例えば
A11%、Si)を堆積し、第1図Cに示すように、コ
ンタクト窓8の周辺にアルミニウム合金4a’を残すよ
うに、リアクティブイオンエツチング処理を行う。
より全体に0.5μmのアルミニウム合金4a(例えば
A11%、Si)を堆積し、第1図Cに示すように、コ
ンタクト窓8の周辺にアルミニウム合金4a’を残すよ
うに、リアクティブイオンエツチング処理を行う。
その後、第1図dに示すように通常の気相成長法(CV
D法)によってBPSG膜3およびアルミニウム合金4
a’を被覆するように、シリコン酸化膜9を形成する。
D法)によってBPSG膜3およびアルミニウム合金4
a’を被覆するように、シリコン酸化膜9を形成する。
このシリコン酸化膜9はその膜厚をアルミニウム合金電
極配線形成後の熱工程・熱処理の温度および時間で還元
されるような厚さ、即ち、240Aとする。
極配線形成後の熱工程・熱処理の温度および時間で還元
されるような厚さ、即ち、240Aとする。
かように、シリコン酸化膜9の厚さを240Aとする理
由は、アルミニウム合金電極配線形成後に460℃の温
度で合計90分間に亘り、層間絶縁膜、最終表面保護膜
形成用熱工程および460℃の温度で30分間に亘り、
アルミニウムシンターリング(アロイ)用の熱処理を施
し、従って合計で460℃の温度で120分間の熱工程
・熱処理を施す必要があることから、第5図を参照すれ
ば460℃におけるアルミニウム(A1)とシリコン酸
化膜(8102)との反応速度が1λ/分であり、しか
も、シリコン酸化膜の両面から還元反応が行われるから
である。
由は、アルミニウム合金電極配線形成後に460℃の温
度で合計90分間に亘り、層間絶縁膜、最終表面保護膜
形成用熱工程および460℃の温度で30分間に亘り、
アルミニウムシンターリング(アロイ)用の熱処理を施
し、従って合計で460℃の温度で120分間の熱工程
・熱処理を施す必要があることから、第5図を参照すれ
ば460℃におけるアルミニウム(A1)とシリコン酸
化膜(8102)との反応速度が1λ/分であり、しか
も、シリコン酸化膜の両面から還元反応が行われるから
である。
次に、第1図eに示すように直流スパッタ法により全体
に厚さ0.5μmのアルミニウム合金4bを堆積し、第
1図fに示すようにコンタクト上部のアルミニウム合金
4bの凸部を除去し、平坦化処理を施す。
に厚さ0.5μmのアルミニウム合金4bを堆積し、第
1図fに示すようにコンタクト上部のアルミニウム合金
4bの凸部を除去し、平坦化処理を施す。
次いで、第1図gに示すように、リアクティブイオンエ
ツチング処理によりパターニング処理を施して第1図り
に示すようなアルミニウム合金電極配線4Cに対応する
形状の配線パターンを形成する。その後、図示しない眉
間絶縁膜、表面保護膜を形成した後、アルミニウムシン
ターリング(アロイ)処理を施し、これら熱工程・熱処
理により厚さ240Aのシリコン酸化膜9をアルミニウ
ムにより還元し、第1図りに示すような良好なオーミッ
クコンタクト4Cを有する半導体装置を形成する。
ツチング処理によりパターニング処理を施して第1図り
に示すようなアルミニウム合金電極配線4Cに対応する
形状の配線パターンを形成する。その後、図示しない眉
間絶縁膜、表面保護膜を形成した後、アルミニウムシン
ターリング(アロイ)処理を施し、これら熱工程・熱処
理により厚さ240Aのシリコン酸化膜9をアルミニウ
ムにより還元し、第1図りに示すような良好なオーミッ
クコンタクト4Cを有する半導体装置を形成する。
本発明によれば、熱処理によるアルミニウムのシリコン
酸化膜還元が完了するまでの間、このシリコン酸化膜が
アルミニウム合金電極配線中のシリコンのコンタクトホ
ールへの拡散の防止膜となるため、コンタクト部分のシ
リコン析出を防止することができ、拡散層とアルミニウ
ム合金電極配線との間の析出シリコンによる電気抵抗の
増大を防止することができる。
酸化膜還元が完了するまでの間、このシリコン酸化膜が
アルミニウム合金電極配線中のシリコンのコンタクトホ
ールへの拡散の防止膜となるため、コンタクト部分のシ
リコン析出を防止することができ、拡散層とアルミニウ
ム合金電極配線との間の析出シリコンによる電気抵抗の
増大を防止することができる。
また、熱工程・熱処理の終了と同時に、シリコン酸化膜
の還元を完了することにより、電極配線を単一化し、そ
の電気的導通を確保でき、従って装置の信頼性および歩
留りを向上させることができる。
の還元を完了することにより、電極配線を単一化し、そ
の電気的導通を確保でき、従って装置の信頼性および歩
留りを向上させることができる。
本発明は上述した例にのみ限定されるものではなく要旨
を変更しない範囲内での種々の変形が可能である。例え
ば、拡散層2はp型としてもよく、シリコン酸化膜9の
形成方法はプラズマを用いた気相成長法(PE−CVD
)としてもよい。また、本発明を電極層のコンタクトホ
ールの形成にも適用することができることは明らかであ
る。
を変更しない範囲内での種々の変形が可能である。例え
ば、拡散層2はp型としてもよく、シリコン酸化膜9の
形成方法はプラズマを用いた気相成長法(PE−CVD
)としてもよい。また、本発明を電極層のコンタクトホ
ールの形成にも適用することができることは明らかであ
る。
(発明の効果)
上述したように本発明によれば、半導体装置の製造時に
そのコンタクト部において、シリコンの析出を防止する
ことができ、半導体装置の信頼性向上に有効である。
そのコンタクト部において、シリコンの析出を防止する
ことができ、半導体装置の信頼性向上に有効である。
第1図a〜第1図りは本発明方法により製造する半導体
装置の製造工程を示す断面図、第2〜4図は従来の半導
体装置の断面図、第5図はアルミニウムAIと酸化珪素
層(Si02)との反応特性図である。 1 ・・・ シリコン基板 2 ・・・ n型拡散層(ソース・ドレイン領域)3
・・・ BPSG膜 4 ・−・ A1配線 4a ・・・ アルミニウム合金 4b ・・・ アルミニウム合金 4C・・・ アルミニウム合金電極配線5 ・・・ A
2<さび状部分 6 ・・・ 析出シリコン 7 ・・・ TiN膜 8 ・・・ コンタクト窓 9 ・・・ シリコン酸化膜 第1図 第2図 第3図 第4図 Jff(′c) AIと5i02どの11応特佳
装置の製造工程を示す断面図、第2〜4図は従来の半導
体装置の断面図、第5図はアルミニウムAIと酸化珪素
層(Si02)との反応特性図である。 1 ・・・ シリコン基板 2 ・・・ n型拡散層(ソース・ドレイン領域)3
・・・ BPSG膜 4 ・−・ A1配線 4a ・・・ アルミニウム合金 4b ・・・ アルミニウム合金 4C・・・ アルミニウム合金電極配線5 ・・・ A
2<さび状部分 6 ・・・ 析出シリコン 7 ・・・ TiN膜 8 ・・・ コンタクト窓 9 ・・・ シリコン酸化膜 第1図 第2図 第3図 第4図 Jff(′c) AIと5i02どの11応特佳
Claims (1)
- 1、半導体基板を設け、この半導体基板上に通常の材料
堆積処理により所望導電型の半導体層を堆積し、この半
導体層にパターニング処理と、不純物拡散処理および材
料堆積処理を施して不純物拡散層および/または電極層
を夫々設け、これら不純物拡散層および/または電極層
に材料除去処理を施してコンタクト窓を形成し、材料堆
積処理によりアルミニウムを主成分とする金属膜を前記
基板上全面に被着し、コンタクト窓の周辺を残して材料
除去処理を施した後、所望の材料堆積処理により基板全
面にシリコン酸化膜を形成し、その後再度材料堆積処理
によりアルミニウムを主成分とする金属膜を基板全面に
被着し、所望の電極配線パターニング処理を施した後更
に熱処理を施し前記両金属膜間のシリコン酸化膜を還元
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32127389A JPH03183126A (ja) | 1989-12-13 | 1989-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32127389A JPH03183126A (ja) | 1989-12-13 | 1989-12-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03183126A true JPH03183126A (ja) | 1991-08-09 |
Family
ID=18130732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32127389A Pending JPH03183126A (ja) | 1989-12-13 | 1989-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03183126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015204301A (ja) * | 2014-04-10 | 2015-11-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN106663612A (zh) * | 2014-07-31 | 2017-05-10 | 三菱电机株式会社 | 半导体装置的制造方法 |
-
1989
- 1989-12-13 JP JP32127389A patent/JPH03183126A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015204301A (ja) * | 2014-04-10 | 2015-11-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9755037B2 (en) | 2014-04-10 | 2017-09-05 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN106663612A (zh) * | 2014-07-31 | 2017-05-10 | 三菱电机株式会社 | 半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451545A (en) | Process for forming stable local interconnect/active area silicide structure VLSI applications | |
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| US4538344A (en) | Method of forming electrode/wiring layer | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JPH03110837A (ja) | 半導体装置の製造方法 | |
| EP0472804B1 (en) | Copper germanium compounds capable of being produced at low temperature | |
| EP0209654B1 (en) | Semiconductor device having wiring electrodes | |
| JPS6364057B2 (ja) | ||
| US6100186A (en) | Method of selectively forming a contact in a contact hole | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| JP2848333B2 (ja) | 半導体装置の製造方法 | |
| JPH0697667B2 (ja) | 半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
| JPS63111665A (ja) | 半導体装置 | |
| JPS6160580B2 (ja) | ||
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| KR970007835B1 (ko) | 반도체 장치의 금속 배선층 형성방법 | |
| JPH0677162A (ja) | 半導体装置とその製法 | |
| JPH02244716A (ja) | 半導体装置の製造方法 | |
| JP2790028B2 (ja) | 半導体集積回路装置及び製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 |