JPH03183130A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPH03183130A
JPH03183130A JP32203089A JP32203089A JPH03183130A JP H03183130 A JPH03183130 A JP H03183130A JP 32203089 A JP32203089 A JP 32203089A JP 32203089 A JP32203089 A JP 32203089A JP H03183130 A JPH03183130 A JP H03183130A
Authority
JP
Japan
Prior art keywords
wafer
wafers
bonding
bonded
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32203089A
Other languages
Japanese (ja)
Inventor
Akira Nieda
贄田 晃
Hiroshi Sato
弘 佐藤
Muneharu Shimanoe
島ノ江 宗治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32203089A priority Critical patent/JPH03183130A/en
Publication of JPH03183130A publication Critical patent/JPH03183130A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To eliminate an unbonded part, at the outer circumference of wafers, caused at a pasting operation and to prevent the breakage produced at the outer circumference part of the wafers by a method wherein two wafers are pasted and, after that, their outer circumference is chamfered. CONSTITUTION:Two wafers 1 and 2 are pasted; after that, the outer circumference part of the two wafers 1 and 2 which have been pasted in advance is chamfered. As a result, when the wafer 1 on one side is polished and processed at a posterior process, the peripheral end edge 1a of the wafer 1 on one side is not levitated from the wafer 11 on the other side. That is to say, since an unbouded part is eliminated, a breakage is not produced at the outer circumference part of the wafer 1 on one side. Consequently, reliability of a semiconductor substrate 1d is increased, and the yield of a device formed on the substrate 16 can be increased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の製造方法、特にウェーハを貼り合
せてS OI (silicon−on−insula
tor)基板を製造する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor substrate, and particularly to a method for manufacturing a semiconductor substrate by bonding wafers together to form an SOI (silicon-on-insula).
(tor)) relates to a method of manufacturing a substrate.

〔発明の概要] 本発明は、2枚のウェーハを貼り合せて成る半導体基板
の製造方法において、上記2枚のウェーハを貼り合せた
後、その外周を面取りすることにより、貼り合せ時に生
じたウェーハ外周部の未接着部分を除去して、その後の
研磨による一方のウェーハに対する薄膜化の際、ウェー
ハの外周部に生じる欠けを防止できるようにして、半導
体基板の高信頼性化並びに該基板上に形成されるデバイ
スの高歩留り化を図れるようにしたものである。
[Summary of the Invention] The present invention provides a method for manufacturing a semiconductor substrate formed by bonding two wafers together. By removing the unbonded portion on the outer periphery and preventing chips from occurring on the outer periphery of the wafer when one wafer is thinned by subsequent polishing, it is possible to improve the reliability of the semiconductor substrate and to improve the reliability of the semiconductor substrate. This makes it possible to achieve a high yield of devices to be formed.

特に、上記面取りをダイヤモンドホイールで行ない、更
にウェーハの回転方向とダイヤモンドホイールの回転方
向を同方向に設定することにより、面取り時でのウェー
ハの欠けを防止して、半導体基板の高信頼性化並びに該
基板上に形成されるデバイスの高歩留り化をより一層図
れるようにしたものである。
In particular, by performing the above-mentioned chamfering with a diamond wheel, and by setting the rotational direction of the wafer and the diamond wheel in the same direction, chipping of the wafer during chamfering can be prevented, thereby improving the reliability of semiconductor substrates and improving the reliability of semiconductor substrates. This makes it possible to further increase the yield of devices formed on the substrate.

〔従来の技術〕[Conventional technology]

近時、絶縁体上に薄膜単結晶シリコン層を形成してなる
所謂Sol基板を用いて超LSIを作製する開発が進め
られている。各種のSol基板の作製方法の中でも最も
結晶性が良く、特性面でも優れていると考えられるもの
に貼り合せ方式がある。
BACKGROUND ART Recently, development has been progressing to fabricate a VLSI using a so-called Sol substrate formed by forming a thin single-crystal silicon layer on an insulator. Among the various methods for producing Sol substrates, the bonding method is considered to have the best crystallinity and superior properties.

第17図は貼り合せ方式によるSOI基板の一例を示す
。第17図Aに示すように鏡面シリコンウェーハ(51
)の主面にフォ) IJソゲラフイー技術を用いて複数
の凸部(52)が形成されるように所定パターンの段差
を形成する。そして、その主面上に絶縁膜例えば5I0
2膜(53)を形成し、さらに段差を埋めるために全面
に平坦化用の層例えば多結晶シリコン層(54)を形成
し、この多結晶シリコン層(54)の表面を平担研磨す
る。
FIG. 17 shows an example of an SOI substrate using a bonding method. As shown in FIG. 17A, a mirror silicon wafer (51
4) A predetermined pattern of steps is formed on the main surface of 4) using the IJ sogerafy technique so that a plurality of convex portions (52) are formed. Then, on the main surface, an insulating film, for example, 5I0
Two films (53) are formed, and a planarization layer, such as a polycrystalline silicon layer (54), is formed on the entire surface to fill in the steps, and the surface of this polycrystalline silicon layer (54) is polished flat.

次に、第17図Bに示すように平坦化された多結晶シリ
コン層(54)に別の鏡面シリコンウェーハ(55)を
貼り合せて貼り合せウェーハ(57)とした後、第17
図Cに示すように5i02膜(53)を研磨ストッパー
にして、シリコンウェーハ(51)の裏面より研磨し、
5in2膜(53〉で分離された複数の島状シリコン領
域(56〉を有したSOI基板(58)を得ている。
Next, as shown in FIG. 17B, another mirror silicon wafer (55) is bonded to the flattened polycrystalline silicon layer (54) to form a bonded wafer (57).
As shown in Figure C, the silicon wafer (51) is polished from the back side using the 5i02 film (53) as a polishing stopper.
An SOI substrate (58) having a plurality of island-like silicon regions (56) separated by a 5in2 film (53) is obtained.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来の半導体基板の製造方法においては
、第17図Cで示す研磨加工の際、貼り合せウェーハ(
57)の外周部において欠けが生じるという不都合があ
る。即ち、一般にウェーハ(51)及び(55)は、第
18図に示すように、その各周端縁(51a)及び<5
5a)  が断面円弧状となっているため、第17図C
で示す一方のウェーハ(51)に対する研磨加工の際、
貼り合せ界面(j’)付近まで研磨したとき、一方のウ
ェーハ(51)の周縁縁(51a)  が別のウェーハ
(55)に対して浮いた状態となり、更にその浮いた部
分(未接着部分) (59)が非常に薄くなって欠は易
くなる。この部分〈59)が欠けるとダスト源、ゴミの
原因となってデバイス作製上の歩留りの低下につながる
という不都合がある。
However, in the conventional semiconductor substrate manufacturing method, during the polishing process shown in FIG. 17C, the bonded wafer (
There is an inconvenience that chipping occurs on the outer periphery of 57). That is, generally the wafers (51) and (55) have their respective peripheral edges (51a) and <5
5a) has an arcuate cross section, so Figure 17C
When polishing one wafer (51) shown in
When polishing is performed to the vicinity of the bonding interface (j'), the peripheral edge (51a) of one wafer (51) is floating relative to the other wafer (55), and the floating part (unbonded part) (59) becomes very thin and easily chipped. If this portion <59) is missing, it becomes a source of dust and dirt, which is disadvantageous in that it leads to a decrease in the yield in manufacturing devices.

本発明は、このような点に鑑み成されたもので、その目
的とするところは、研磨時に生じるウェーハ外周部の欠
けを防止することができ、半導体基板の高信頼性化並び
に該基板上に形成されるデバイスの高歩留り化を図るこ
とができる半導体基体の製造方法を提供することにある
The present invention has been made in view of the above points, and its purpose is to prevent chipping on the outer periphery of a wafer that occurs during polishing, improve the reliability of semiconductor substrates, and improve the reliability of semiconductor substrates. An object of the present invention is to provide a method for manufacturing a semiconductor substrate that can achieve a high yield of devices to be formed.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の製造方法は、2枚のウェーハ(1)及び(工1
)を貼り合せて成る半導体基板<sor基板)(16)
の製造方法において、2枚のウェーハ(1)及び(11
)を貼り合せた後、その外周を面取りする。
The manufacturing method of the present invention includes two wafers (1) and (process 1)
) (16)
In the manufacturing method, two wafers (1) and (11
), then chamfer the outer periphery.

上記面取りは、例えばダイヤモンドホイール(23)を
用いて行ない、更にウェーハ(1)及び(11〉の回転
方向とダイヤモンドホイール(23)の回転方向を同方
向に設定して行なう。
The chamfering described above is performed using, for example, a diamond wheel (23), and is further performed by setting the rotational direction of the wafers (1) and (11> and the rotational direction of the diamond wheel (23) in the same direction.

〔作用〕[Effect]

上述の本発明の製造方法によれば、2枚のウェーハ(1
)及び(11)を貼り合せた後、予め貼り合せた2枚の
ウェーハ(1)及び(11)の外周部を面取りするよう
にしたので、後工程である一方のウェーハ(1)に対す
る研磨加工の際、一方のウェーハ(1)の周端1(la
)が別のウェーハ(11)に対し浮くということがなく
なり、即ち未接着の部分がなくなるため、一方のウェー
ハ(1)の外周部での欠けは生じなくなる。従って、半
導体基板(16)の高信頼性化が図れるようになると共
に、該基板(16〉上に形成されるデバイスの高歩留り
化も図ることができる。
According to the manufacturing method of the present invention described above, two wafers (1
) and (11), the outer peripheries of the two wafers (1) and (11) that had been bonded in advance were chamfered, so one of the wafers (1) could be polished in the subsequent process. At this time, the peripheral edge 1 (la
) will no longer float relative to another wafer (11), that is, there will be no unbonded parts, and chipping will no longer occur at the outer periphery of one wafer (1). Therefore, not only can the reliability of the semiconductor substrate (16) be improved, but also the yield of devices formed on the substrate (16) can be increased.

特に、ウェーハ0〕及び(11)の外周に対する上記面
取りをダイヤモンドホイール(23)によって行ない、
更にウェーハ(1)及び(11〉の回転方向とダイヤモ
ンドホイール(23)の回転方向を同方向に設定すれば
、面取り時に生じる研削くず(25)を特につ工−ハ(
11)とダイヤモンドホイール(23)間にまき込むこ
とがないため、面取り時でのウェーハ(11)の欠けが
防止され、半導体基板(16)の高信頼性化並びに該基
板(16)上に形成されるデバイスの高歩留り化をより
一層図ることができる。
In particular, the chamfering of the outer peripheries of wafers 0] and (11) is performed using a diamond wheel (23),
Furthermore, by setting the rotation direction of the wafers (1) and (11> and the rotation direction of the diamond wheel (23) in the same direction, the grinding waste (25) generated during chamfering can be particularly removed from the grinding wheel (25).
11) and the diamond wheel (23), the wafer (11) is prevented from chipping during chamfering, and the reliability of the semiconductor substrate (16) is improved and the diamond wheel (16) is formed on the substrate (16). Accordingly, it is possible to further increase the yield of manufactured devices.

〔実施例〕〔Example〕

以下、第1図〜第16図を参照しながら本発明の詳細な
説明する。
Hereinafter, the present invention will be explained in detail with reference to FIGS. 1 to 16.

第1図は、本実施例に係る半導体基板(以後、SO■基
板と記す)の製造方法を示す工程図である。以下、その
工程を順を追って説明する。
FIG. 1 is a process diagram showing a method of manufacturing a semiconductor substrate (hereinafter referred to as an SO2 substrate) according to this embodiment. The steps will be explained step by step below.

まず、第1図Aに示すように、両面が鏡面加工されたシ
リコンウェーハ(1)の主面にフォトリングラフィ技術
を用いて複数の厚さ1000人の凸部(2)が形成され
るように所定パターンの段差を形成する。
First, as shown in FIG. 1A, a plurality of convex portions (2) with a thickness of 1000 mm are formed on the main surface of a silicon wafer (1) whose both sides are mirror-finished using photolithography technology. A predetermined pattern of steps is formed.

次に、第1図Bに示すように、段差を有するシリコンウ
ェーハ(1)の主面上に厚さ1μm程度の熱酸化及びC
VD (化学気相成長〉法にょる5in2膜(3)を形
成し、このS1口□膜(3)をバッファとして、更にこ
の上にCVD法による多結晶シリコン層(4)を厚さ5
μm程度堆積する。
Next, as shown in FIG.
A 5in2 film (3) is formed using the VD (chemical vapor deposition) method, and this S1-hole film (3) is used as a buffer, and a polycrystalline silicon layer (4) is further formed on this film to a thickness of 5 cm using the CVD method.
Deposits are about μm.

次に、第1図Cに示すように、凸部(2)の影響による
多結晶シリコン層(4)上の凸部(1000A程度の段
差)(5)を除去するために、多結晶シリコン層(4)
に対し平坦化研磨を行なう。この研磨により1000A
程度の微小なパターン凸部(5)のみが研磨され、多結
晶シリコン層(4)が平坦化される。
Next, as shown in FIG. (4)
Perform flattening polishing on the surface. This polishing produces 1000A
Only the minute pattern protrusions (5) are polished, and the polycrystalline silicon layer (4) is planarized.

次に、第1図りに示すように、別のシリコンウェーハ(
11)を平坦化された多結晶シリコン層〔4)に直接接
合して貼り合せウェーハ(12)となす。
Next, as shown in the first diagram, another silicon wafer (
11) is directly bonded to the flattened polycrystalline silicon layer [4] to form a bonded wafer (12).

この貼り合せ工程の際、両ウェーハ(1)、(11) 
をアンモニアと過酸化水素の混合液で洗浄して両ウェー
ハ(1)、 (11)  の表面を洗浄化したのち、ス
ピンドライヤーにて乾燥させる。次に、クリーンな雰囲
気中で貼り合せを行なう。その後、酸素雰囲気又は窒素
雰囲気中で1100℃、2時間の熱処理を行なって貼り
合せ界面(A)に対してバルク並みの密着度をもたせる
During this bonding process, both wafers (1) and (11)
After cleaning the surfaces of both wafers (1) and (11) with a mixed solution of ammonia and hydrogen peroxide, they are dried using a spin dryer. Next, bonding is performed in a clean atmosphere. Thereafter, heat treatment is performed at 1100° C. for 2 hours in an oxygen atmosphere or a nitrogen atmosphere to provide adhesion to the bonding interface (A) comparable to that of the bulk.

次に、第1図E及び第2図に示すように、貼り合せウェ
ーハ(12〉の周端縁(lla)、 (la)に対し面
取りを行なう。この面取りは、砥石車の回転研削による
ならい加工が用いられ、第3図に示すように、貼り合せ
ウェーハ(12)の上下間をチャック(21a)。
Next, as shown in Fig. 1E and Fig. 2, the peripheral edges (lla) and (la) of the bonded wafer (12>) are chamfered. As shown in FIG. 3, processing is used to chuck (21a) between the top and bottom of the bonded wafer (12).

(21b)  で挟むと共に、貼り合せウェーハ(12
)をチャック(21a)、 (21b) 及び回転軸(
22a)、 (22b) を介して約lrpmの回転数
で回転させ、砥石車であるダイヤモンドホイール(23
〉も回転軸(24)を介して約280Orpm の回転
数で回転させ、更に貼り合せウェーハ(12)の周端縁
(la)、 (lla)とダイヤモンドホイール〈23
)のダイヤ電着部(23a)  とを互いに接触させて
行なう。そして、第2図Bに示すように、一方のウェー
ハ(1)の周端縁(la)を中心に削り、別のウェーハ
(11)の周端1(lla)  に対しては界面〈Iり
をやや削る程度とする。このとき、貼り合せウェーハ(
12)の回転方向とダイヤモンドホイール(23)の回
転方向は、同方向に設定される。尚、一方のウェーハ(
1)に対する最大研削代dは3〜4mm程度とした。通
常、砥石車の回転によるならい研削加工は、加工物〈こ
の場合、貼り合せウェーハ(12) )の回転方向と砥
石車(この場合、ダイヤモンドホイール(23) )の
回転方向を異にして行なわれる。この方法を上記面取り
加工に適用した場合、第4図に示すように、研削開始点
aと研削(ず噴出点すが異なった位置にできるため、第
5図に示すように、研削くず(25)を貼り合せウェー
ハ、特に別のウェーハ(11)とダイヤモンドホイール
(23)のダイヤ電着部(23a)  間にまき込んで
しまい、そのため、ダイヤモンドホイール(23)とウ
ェーハ(11)間に研削くず(25〉がつまり、それに
より無理な力が加わって亀裂(26)が入ったり、第6
図に示すように、ウェーハ(11)の外周部(flb)
に欠け(27)が生じるという不都合がある。しかし、
本例の如く、貼り合せウェーハ(12)とダイヤモンド
ホイール〈23〉の回転方向を同方向に設定すれば、第
7図に示すように、研削開始点aと研削くず噴出点すが
同位置となるため、研削くず(25)をウェーハ(11
〉とダイヤモンドホイール(23〉間にまき込むことが
ない。従って、第8図に示すように、ウェーハ(11)
の外周部(Ilb)  に欠けが生じるということがな
く、高精度に面取りを行なうことができる。
(21b) and the bonded wafer (12
) with chucks (21a), (21b) and rotating shaft (
22a) and (22b) at a rotation speed of about lrpm, and a diamond wheel (23
〉 is also rotated at a rotation speed of approximately 280 rpm via the rotating shaft (24), and the peripheral edges (la), (lla) of the bonded wafer (12) and the diamond wheel 〈23
) and the diamond electrodeposited portion (23a) are brought into contact with each other. Then, as shown in FIG. 2B, the peripheral edge (la) of one wafer (1) is polished, and the peripheral edge 1 (lla) of the other wafer (11) is polished at the interface It should be slightly removed. At this time, the bonded wafer (
12) and the diamond wheel (23) are set in the same direction. In addition, one wafer (
The maximum grinding allowance d for 1) was set to about 3 to 4 mm. Normally, profile grinding by rotating a grinding wheel is carried out with the direction of rotation of the workpiece (in this case, the bonded wafer (12)) and the direction of rotation of the grinding wheel (in this case, the diamond wheel (23)) being different. . When this method is applied to the chamfering process, as shown in Fig. 4, the grinding start point a and the grinding (spraying point) can be at different positions, so as shown in Fig. ) gets caught between the bonded wafer, especially another wafer (11), and the diamond electrodeposited part (23a) of the diamond wheel (23), and as a result, grinding debris is generated between the diamond wheel (23) and the wafer (11). (25) is clogged, which causes excessive force to be applied and cracks (26) to appear, or the 6th
As shown in the figure, the outer periphery (flb) of the wafer (11)
There is an inconvenience that a chip (27) occurs. but,
As in this example, if the rotation directions of the bonded wafer (12) and the diamond wheel <23> are set in the same direction, the grinding start point a and the grinding waste ejection point will be at the same position as shown in Fig. 7. Therefore, the grinding waste (25) is transferred to the wafer (11).
) and the diamond wheel (23).Therefore, as shown in Figure 8, the wafer (11)
Chamfering can be performed with high precision without causing any chipping on the outer circumferential portion (Ilb).

その後、第1図Eに示すように、研削表面に生じた砥石
によるダメージ層をエツチング除去して加工歪をとる。
Thereafter, as shown in FIG. 1E, the damage layer caused by the grindstone on the grinding surface is removed by etching to remove machining strain.

このとき、一方のウェーハ(1)の他主面側においてR
(円弧) (13)が形成されるようにする。
At this time, R on the other main surface side of one wafer (1)
(Circular arc) (13) is formed.

しかる後、第1図Fに示すように、一方のウェーハ(1
)をその端面より平坦研磨(即ち、選択研磨)してSi
O□膜(3)で互いに分離された複数の島状シリコン領
域(15)を形成して目的のSol基板(16〉を得る
After that, as shown in FIG. 1F, one of the wafers (1
) from its end face by polishing to make it flat (i.e. selective polishing).
A plurality of island-like silicon regions (15) separated from each other by O□ films (3) are formed to obtain the desired Sol substrate (16).

上述の如く、本例によれば、2枚のウェーハ(1)及び
(11)を貼り合せた後、その貼り合せウェーハ(12
〉の外周部を面取りするようにしたので、後工程である
一方のウェーハ(1)に対する選択研磨加工の際、第9
図に示すように、一方のウェーハ(1)の研削後の周端
縁(To)が別のウェーハ(11)lご対し浮くという
ことがなくなり、即ち、通常生じていた未接着の部分(
14) (−点鎖線て示す)がなくなるため、一方のウ
ェーハ(1)の外周部での欠けは生じなくなる。従って
、SOI基板(16〉の高信頼性化が図れると共に、該
SOI基板(16)上に形成されるデバイスの高歩留り
化を図ることができる。また、上記面取りの際、貼り合
せウェーハ〈12)とダイヤモンドホイール(23〉の
回転方向を同方向に設定したので、面取り時に生じる研
削くず(25)を貼り合せウェーハ、詩にウェーハ(1
1)とダイヤモンドホイール(23)間にまき込むこと
がなくなり、面取り時におけるウェーハ(11)の外周
部(llb) への欠けを防止することができる。従っ
て、SOI基板(16)の高信頼性化並びにデバイスの
高歩留り化をより一層図ることができる。
As described above, according to this example, after bonding two wafers (1) and (11), the bonded wafer (12
Since the outer periphery of the wafer (1) is chamfered, the 9th
As shown in the figure, the peripheral edge (To) of one wafer (1) after grinding no longer floats relative to the other wafer (11), and in other words, the unbonded portion (
14) Since the wafer (indicated by the - dotted chain line) is eliminated, chipping on the outer periphery of one wafer (1) no longer occurs. Therefore, it is possible to improve the reliability of the SOI substrate (16) and to increase the yield of devices formed on the SOI substrate (16).Furthermore, during the chamfering, the bonded wafer (12) ) and the diamond wheel (23〉) were set to rotate in the same direction, so the grinding waste (25) generated during chamfering was removed from the bonded wafer and the wafer (1).
1) and the diamond wheel (23), and chipping of the outer peripheral portion (llb) of the wafer (11) during chamfering can be prevented. Therefore, the reliability of the SOI substrate (16) and the yield of devices can be further improved.

上記実施例における2枚のウェーハ(1)及び(11)
を貼り合せる工程(第1図り参照〉において、通常は第
10図Aに示すように、2枚のウェーハ(1)及び(1
1)に対し、強制的な変形を全く加えないでそのまま合
体させ貼り合せるようにしている。この場合、ウェーハ
(1)及び(11)間の水素結合力及びファンデルワー
ルス力により互に自己接合(吸着〉する際、ランダムに
貼り合さるため、第10図Bに示すように、貼り合せ界
面<i>に空気を取り込み易く、その結果、貼り合せ界
面(Iりに気泡(31)が多数発生するという不都合が
ある。また、他の貼り合せ方法としては、第11図Aに
示すように、片方のウェーハ(例えばウェーハ(11)
) を真空吸引チエツク(図示せず)に保持させると共
に、このウェーハ(11)を真空吸引して凸球面状にそ
らせ、その後、強制変形されていないウェーハ(例えば
ウェーハ(1))と上記ウェーハ(11)の各中心部を
互いに接着させたのち、上記真空吸引チエツクの吸引力
を弱めて両ウェーハ(1)及び(11)の自己吸着作用
を利用して中心部より外周部に向かって貼り合せるとい
う方法があるが、この場合も、第11図Bに示すように
、貼り合せ界面<i>の外周付近に気泡(31〉の取り
込みが認められる。これは、ウェーハ(11〉のそりを
徐々に戻しながらウェーハ(1)と貼り合せる際、外周
付近の接触スピードが中心付近の接触スピードよりも速
くなるかと考えられる。このような貼り合せ界面(1)
に気泡(31)が入った貼り合せウェーハ(12)で例
えばデバイスを作製すると、熱処理プロセスで気泡(3
1)の破裂が起こり、デバイスの歩留り低下を引起こす
と共に、パーティクルによるプロセスの汚染源となって
しまうという不都合が生じる。
Two wafers (1) and (11) in the above example
In the process of bonding the wafers (see the first diagram), normally two wafers (1) and (1) are bonded together as shown in Figure 10A.
In contrast to 1), they are combined and bonded as is without any forced deformation. In this case, when wafers (1) and (11) self-bond (adsorb) to each other due to hydrogen bonding force and van der Waals force, they are randomly bonded, so as shown in Figure 10B, the bonding There is a disadvantage that air is easily taken into the interface <i>, and as a result, a large number of air bubbles (31) are generated at the bonding interface (I).In addition, as another bonding method, as shown in FIG. , one of the wafers (e.g. wafer (11)
) is held in a vacuum suction check (not shown), and the wafer (11) is deflected into a convex spherical shape by vacuum suction, and then the wafer (11) that has not been forcibly deformed (for example, wafer (1)) and the wafer (11) are After adhering the centers of each wafer (11) to each other, weaken the suction force of the vacuum suction check and use the self-adsorption effect of both wafers (1) and (11) to bond them from the center toward the outer periphery. There is a method of When bonding with wafer (1) while returning the wafer to wafer (1), it is thought that the contact speed near the outer periphery will be faster than the contact speed near the center.Such a bonding interface (1)
For example, if a device is manufactured using a bonded wafer (12) containing air bubbles (31), the air bubbles (31) will be removed during the heat treatment process.
1) rupture occurs, resulting in a decrease in device yield and the inconvenience of becoming a source of contamination in the process due to particles.

そこで本例では、貼り合せる時に生じた気泡(31)を
貼り合せウェーハ(12〉の片面又は両面から加圧する
ことにより気泡(31)を貼り合せ界面<i>から外へ
押し出して、貼り合せ界面(A>に気泡(31)が全く
無い高信頼性のあるSol基板(16)を得るようにす
る。即ち、上記方法で2枚のつs−ハ(1)及び(11
)を貼り合せた後、赤外線の透過等によって気泡の混入
の確認を行なう。このとき、第12図A及びBに示すよ
うに、貼り合せウェーハ(12)の貼り合せ界面(j’
)に気泡(31)が入っている場合、第13図に示すよ
うなローラプレス機(41)を用いて第14図に示すよ
うにローラ(42)をウェーハ(12)の一端面から他
端面まで加圧しながら移動させる。このとき、気泡(3
1)が、ローラ(42〉に押されるように移動し、最終
的に貼り合せ界面<i>から外へ押し出されるため、気
泡(31)が全く無い貼り合せウェーハ(12)を得る
。尚、ローラ(42)による加圧は、あまり高いとウェ
ーハ(12)が割れる危険性があるため、0.1kg/
cut以上であればよい。
Therefore, in this example, the air bubbles (31) generated during bonding are pushed out from the bonding interface <i> by applying pressure from one or both sides of the bonded wafer (12>), and the bonding interface (A>) to obtain a highly reliable Sol substrate (16) with no air bubbles (31) at all. That is, by the above method, two sheets of
) are pasted together, the inclusion of air bubbles is confirmed by transmitting infrared rays, etc. At this time, as shown in FIGS. 12A and 12B, the bonding interface (j'
), if there are bubbles (31) in the wafer (12), use a roller press (41) as shown in FIG. 13 to move the roller (42) from one end surface of the wafer (12) to the other end surface as shown in FIG. Move while applying pressure. At this time, bubbles (3
1) moves as if being pushed by the roller (42>) and is finally pushed out from the bonding interface <i>, thereby obtaining a bonded wafer (12) completely free of air bubbles (31). If the pressure applied by the roller (42) is too high, there is a risk of cracking the wafer (12), so the pressure applied by the roller (42) should be 0.1 kg/
It is sufficient if it is equal to or greater than cut.

また、ウェーハ(12)の下に敷くもの(バッファ)(
43)としては、軟質のものがよく、例えばシリコーン
ゴム等を用いるを可とする。また、ローラプレス機によ
る気泡(31)の追い出しは、ウエーノ\〔1)及び(
11)の貼り合せ後、すぐに行なうことが好ましい。な
ぜなら、ウェーハ(1)及び(11)の貼り合せ後にお
ける熱処理後に行なうと、気泡(31)以外の箇所は完
全に接着が完了しているため、気泡(31)を押し出す
ことが不可能となるからである。貼り合せウェーハ(1
2)に対する加圧の方法としては、上記ローラプレス機
(41〉に限定せず、第15図に示すように、下面凸状
の治具(44〉を用いてもよい。
Also, something (buffer) to place under the wafer (12) (
43) is preferably a soft material, such as silicone rubber. In addition, the air bubbles (31) are expelled using a roller press machine.
It is preferable to carry out immediately after the bonding in step 11). This is because if this is done after the heat treatment after bonding the wafers (1) and (11), it will be impossible to push out the bubbles (31) because the bonding has been completed in areas other than the bubbles (31). It is from. Bonded wafer (1
The method for applying pressure to 2) is not limited to the roller press machine (41), but a jig (44) having a convex bottom surface may be used as shown in FIG. 15.

即ち、軟質板(例えばシリコーンゴム等> (45)の
上に貼り合せウェーハ(12)を載置し、上記治具(4
4)にてウェーハ〈12)中心より加圧すると、貼り合
せ界面(I2)より気泡(31)が外へ押し出され、ロ
ーラプレス機(41〉を用いたときと同様に、気泡り3
1)が全く無い貼り合せウェーハ(12)を得ることが
できる。尚、この治具(44)の凸部(44a)  の
高さhは20μm〜200μm程度とし、大きさはウェ
ーハ(12)の径より大きいことが望ましい。
That is, the bonded wafer (12) is placed on a soft plate (for example, silicone rubber, etc.) (45), and the jig (4)
When pressure is applied from the center of the wafer (12) in 4), the air bubbles (31) are pushed out from the bonding interface (I2), and the air bubbles (31) are
A bonded wafer (12) completely free of 1) can be obtained. Note that the height h of the convex portion (44a) of this jig (44) is approximately 20 μm to 200 μm, and the size is preferably larger than the diameter of the wafer (12).

上記例は、貼り合せウェーハ〈12〉に気泡(31)が
入ってしまった場合において、その気泡(31)を取り
除く方法の例を示したが、その他、貼り合せウェーハ(
12)への気泡(31)の混入を事前に防止する方法と
して、次のような方法が本例では用いられる。
The above example shows a method for removing air bubbles (31) when they have entered the bonded wafer (12).
In this example, the following method is used to prevent air bubbles (31) from entering 12).

即ち、第16図Aに示すように、2枚のウェーハ(1)
及び〈11)を例えばシリコーンゴム等の弾性体で作っ
た真空吸引チャック(図示せず)に吸引させて、夫々凸
球面状に変形させる。この状態で各ウェーハ(1)及び
(11)を互いにほぼ中心付近から接触させていく。そ
の後、真空吸引チエツクの吸引圧力をコントロールしな
がら、該真空吸引チエツクで両ウェーハ(1)及び(1
1)を互いに押し付けながら徐々に互いの外周部分まで
接触させ、モしてウェーハ(1)及び(11〉全面が接
触したとき、上記真空吸引チエツクを常圧に戻して貼り
合せが完了する。
That is, as shown in FIG. 16A, two wafers (1)
and <11) are sucked into a vacuum suction chuck (not shown) made of an elastic material such as silicone rubber, and deformed into a convex spherical shape. In this state, the wafers (1) and (11) are brought into contact with each other from approximately the center. After that, while controlling the suction pressure of the vacuum suction check, both wafers (1) and (1) are removed by the vacuum suction check.
The wafers (1) and (11) are gradually brought into contact with each other up to their outer peripheries while being pressed against each other, and when the entire surfaces of the wafers (1) and (11) come into contact, the vacuum suction check is returned to normal pressure to complete the bonding.

この方法によれば、ウェーハ(1)及び(11)間の各
中心部付近における接触スピードと各外周部付近におけ
る接触スピードがほぼ同じになるため、貼り合せ時、第
16図Bに示すように、貼り合せ界面(Iりへの気泡混
入が全くない貼り合せウェーハ(12)を得ることがで
きる。尚、ここでは、真空吸引チエツク(図示せず)の
真空を保ったまま貼り合せを行なったが、別な方法とし
て凸球面状にそらせた2枚のウェーハ(1)及び(11
)間の各中心付近が接触し始めた時点で常圧にゆっくり
戻すようにしてもよい。このときは、ウェーハ(1)及
び(11)の自己復元力により互いが貼り合わされてい
くが、この場合においても、気泡混入がない貼り合せウ
ェーハ(12)を得ることができる。これは、通常の場
合(第11図参照)と比べ、接触スピードが外周部で遅
いため、気泡の取り込みが無くなると考えられる。
According to this method, the contact speed near the center between wafers (1) and (11) and the contact speed near each outer periphery are almost the same, so that when bonding, as shown in FIG. 16B, , it is possible to obtain a bonded wafer (12) with no air bubbles mixed into the bonded interface (I).Here, bonding was performed while maintaining the vacuum of a vacuum suction check (not shown). However, as an alternative method, two wafers (1) and (11) deflected into a convex spherical surface are
) The pressure may be slowly returned to normal pressure at the point when the centers of the two areas begin to come into contact with each other. At this time, the wafers (1) and (11) are bonded together due to their self-restoring force, but even in this case, a bonded wafer (12) without air bubbles can be obtained. This is thought to be because the contact speed is slower at the outer periphery than in the normal case (see FIG. 11), so that air bubbles are not captured.

上記第13図〜第16図の方法によれば、貼り合せウェ
ーハ(12)の貼り合せ界面(I!〉への気泡混入が全
く無くなるため、その後の熱処理での気泡破裂が防止さ
れ、気泡破裂による熱処理炉の汚染が無くなり、デバイ
スの歩留りが向上すると共に、デバイスの信頼性が向上
する。特に、第16図の場合、貼り合せ時に貼り合せ界
面(1)への気泡(31)の混入が事前に防止されるた
め、第13図及び第15図で示すローラプレス機(41
〉や治具(44)等を使用する必要がなく、製造装置の
メンテナンスが少なくて済み、作業性が向上する。
According to the method shown in FIGS. 13 to 16 above, since no air bubbles are mixed into the bonding interface (I!) of the bonded wafer (12), bubble bursting during subsequent heat treatment is prevented, and bubble bursting is prevented. This eliminates contamination of the heat treatment furnace due to contamination of the heat treatment furnace, improving the yield of the device and improving the reliability of the device.In particular, in the case of FIG. In order to prevent this in advance, the roller press machine (41
), jigs (44), etc. are not required, maintenance of the manufacturing equipment is reduced, and workability is improved.

〔発明の効果〕〔Effect of the invention〕

本発明に係る半導体基板の製造方法は、2枚のウェーハ
を貼り合せた後、その外周を面取りするようにしたので
、貼り合せ時に生じるウェーハ外周の未接着部分を除去
することができ、その後の研磨による一方のウェーハに
対する薄膜化の際、ウェーハの外周部に生じる欠けを防
止することができ、半導体基板の高信頼性並びに該基板
上に懲戒されるデバイスの高歩留り化を図ることができ
る。
In the method for manufacturing a semiconductor substrate according to the present invention, after bonding two wafers, the outer periphery of the two wafers is chamfered, so that the unbonded portion of the wafer outer circumference that occurs during bonding can be removed, and the subsequent When one wafer is thinned by polishing, it is possible to prevent chipping from occurring on the outer periphery of the wafer, thereby achieving high reliability of the semiconductor substrate and high yield of devices formed on the substrate.

特に、上記面取りをダイヤモンドホイールで行ない、更
にウェーハとダイヤモンドホイールの回転方向を同じに
したので、面取り時に生じるウェーハとダイヤモンドホ
イール間への研削<ずのまき込みを防止でき、面取り時
でのウェーハの欠けを防止することができる。従って、
半導体基板の高信頼性化並びにデバイスの高歩留り化を
より一層図ることができる。
In particular, since the chamfering described above is performed using a diamond wheel, and the rotation direction of the wafer and the diamond wheel are the same, it is possible to prevent grinding particles from getting into the space between the wafer and the diamond wheel that occurs during chamfering, and Chips can be prevented. Therefore,
It is possible to further improve the reliability of the semiconductor substrate and the yield of devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本実施例に係るSOI基板の製造方法を示す工
程図、第2図は面取り加工を示す説明図、第3図は面取
り方法の具体例を示す説明図、第4〜第6図はウェーハ
とダイヤモンドホイールの回転方向を違えた場合の作用
を示す説明図、第7図及び′58図はウェーハとダイヤ
モンドホイールの回転方向を同方向に設定した場合の作
用を示す説明図、第9図は選択研磨時におけるウェーハ
の状態を示す説明図、第10図は通常の貼り合せ方法を
示す説明図、第11図は通常の貼り合せ方法の他の例を
示す説明図、第12図A及びBは貼り合せ時におけるウ
ェーハの状態を示す側面図及び平面図、第13図へ及び
Bはローラプレス機を示す側面図及び平面図、第14図
はローラプレス機による気泡の除去方法を示す説明図、
第15図は気泡の除去方法の他の例を示す説明図、第1
6図は気泡混入を防止した貼り合せ方法を示す説明図、
第17図は従来例に係るSOI基板を示す工程図、第1
8図は従来での選択研磨時におけるウェーハの状態を示
す説明図である。 (1)及び(11〉はシリコンウェーハ、(2)は凸部
、(3)はSiO□膜、(4)は多結晶シリコン層、(
12)は貼り合せウェーハ、(15)は島状シリコン領
域、(16)はSOI基板、(1)は貼り合せ界面、(
23)はダイヤモンドホイールである。 代 理 人 松 隈 秀 盛 本実施例: 2、示す工程関 第2図 1bぷり収り権の周鴫嗣k 運状a膳時に・お゛(↑るウェーへ〇状島、乞示す鋭8
月圀第9図 tZUりそ目=ウェーダ\ 通常の砧り冶せ方うa2示ず説明国 策10図 3!掌の貼りせセがう六の把の#11と示T喜ロ月ロ第
11図 幻−・・S;Oxm 交・・・島状′シリコン暢を或 従来例を7rXす工程口 第11図
Fig. 1 is a process diagram showing the method for manufacturing the SOI substrate according to this embodiment, Fig. 2 is an explanatory drawing showing chamfering processing, Fig. 3 is an explanatory drawing showing a specific example of the chamfering method, and Figs. 4 to 6 is an explanatory diagram showing the effect when the rotation directions of the wafer and the diamond wheel are different; FIGS. 7 and '58 are explanatory diagrams showing the effect when the rotation direction of the wafer and the diamond wheel are set in the same direction; 10 is an explanatory diagram showing the state of the wafer during selective polishing, FIG. 10 is an explanatory diagram showing a normal bonding method, FIG. 11 is an explanatory diagram showing another example of the normal bonding method, and FIG. 12A and B are a side view and a plan view showing the state of the wafers during bonding; FIG. Explanatory diagram,
FIG. 15 is an explanatory diagram showing another example of the bubble removal method,
Figure 6 is an explanatory diagram showing a bonding method that prevents air bubbles from entering.
FIG. 17 is a process diagram showing an SOI substrate according to a conventional example;
FIG. 8 is an explanatory diagram showing the state of a wafer during conventional selective polishing. (1) and (11>) are silicon wafers, (2) are convex parts, (3) are SiO□ films, (4) are polycrystalline silicon layers, (
12) is a bonded wafer, (15) is an island silicon region, (16) is an SOI substrate, (1) is a bonded interface, (
23) is a diamond wheel. Agent Hidemori Matsukuma This example: 2. Showing the process section Figure 2 1b Pre-requisition right of Shushuk
Tsukikuni Diagram 9 tZU Risome = Wader \ How to fix normal Kinutori U A2 Explanation National Policy 10 Diagram 3! The palm of the hand is attached to the six grips #11 and shown in Figure 11. figure

Claims (1)

【特許請求の範囲】 1、2枚のウェーハを貼り合せて成る半導体基板の製造
方法において、 上記2枚のウェーハを貼り合せた後、その外周を面取り
することを特徴とする半導体基板の製造方法。 2、上記面取りをダイヤモンドホィールによって行なう
と共に、ウェーハの回転方向と上記ダイヤモンドホィー
ルの回転方向を同じにして行なうことを特徴とする請求
項1記載の半導体基板の製造方法。
[Claims] A method for manufacturing a semiconductor substrate by bonding one or two wafers, characterized in that after bonding the two wafers, the outer periphery of the two wafers is chamfered. . 2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the chamfering is performed using a diamond wheel, and the chamfering is performed with the rotational direction of the wafer and the rotational direction of the diamond wheel being the same.
JP32203089A 1989-12-12 1989-12-12 Manufacture of semiconductor substrate Pending JPH03183130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32203089A JPH03183130A (en) 1989-12-12 1989-12-12 Manufacture of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32203089A JPH03183130A (en) 1989-12-12 1989-12-12 Manufacture of semiconductor substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000122451A Division JP3239884B2 (en) 1989-12-12 2000-04-24 Semiconductor substrate manufacturing method

Publications (1)

Publication Number Publication Date
JPH03183130A true JPH03183130A (en) 1991-08-09

Family

ID=18139142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32203089A Pending JPH03183130A (en) 1989-12-12 1989-12-12 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH03183130A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084633A1 (en) * 2000-04-28 2001-11-08 Sumitomo Mitsubishi Silicon Corporation Method and apparatus for producing bonded dielectric separation wafer
JP2004320050A (en) * 2004-06-29 2004-11-11 Sumitomo Mitsubishi Silicon Corp Soi substrate and method for manufacturing same
JP2011135535A (en) * 2009-12-25 2011-07-07 Ngk Insulators Ltd Composite substrate, and method for manufacturing the same
CN103084950A (en) * 2011-11-08 2013-05-08 株式会社迪思科 Processing method for wafer
JP2017170541A (en) * 2016-03-22 2017-09-28 株式会社東京精密 Chamfering device and chamfering method
JP2017177251A (en) * 2016-03-29 2017-10-05 株式会社東京精密 Chamfering device and chamfering method
JP2020092142A (en) * 2018-12-04 2020-06-11 株式会社ディスコ Processing method for wafer
JP2021049638A (en) * 2020-12-01 2021-04-01 株式会社東京精密 Chamfering device and chamfering method
JP2022066282A (en) * 2020-12-01 2022-04-28 株式会社東京精密 Chamfering device and chamfering method
JP2022127060A (en) * 2021-02-19 2022-08-31 グローバルウェーハズ・ジャパン株式会社 Silicon wafer and manufacturing method for multilayer wafer using the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084633A1 (en) * 2000-04-28 2001-11-08 Sumitomo Mitsubishi Silicon Corporation Method and apparatus for producing bonded dielectric separation wafer
US6830985B2 (en) 2000-04-28 2004-12-14 Sumitomo Mitsubishi Silicon Corporation Method and apparatus for producing bonded dielectric separation wafer
JP2004320050A (en) * 2004-06-29 2004-11-11 Sumitomo Mitsubishi Silicon Corp Soi substrate and method for manufacturing same
JP2011135535A (en) * 2009-12-25 2011-07-07 Ngk Insulators Ltd Composite substrate, and method for manufacturing the same
US9437439B2 (en) 2011-11-08 2016-09-06 Disco Corporation Processing method for wafer having chamfered portion along the outer circumference thereof followed by thinning and separating
JP2013102026A (en) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd Processing method of wafer
CN103084950A (en) * 2011-11-08 2013-05-08 株式会社迪思科 Processing method for wafer
JP2017170541A (en) * 2016-03-22 2017-09-28 株式会社東京精密 Chamfering device and chamfering method
JP2017177251A (en) * 2016-03-29 2017-10-05 株式会社東京精密 Chamfering device and chamfering method
JP2020092142A (en) * 2018-12-04 2020-06-11 株式会社ディスコ Processing method for wafer
CN111276397A (en) * 2018-12-04 2020-06-12 株式会社迪思科 Method for processing wafer
CN111276397B (en) * 2018-12-04 2024-04-05 株式会社迪思科 Wafer processing method
JP2021049638A (en) * 2020-12-01 2021-04-01 株式会社東京精密 Chamfering device and chamfering method
JP2022066282A (en) * 2020-12-01 2022-04-28 株式会社東京精密 Chamfering device and chamfering method
JP2022127060A (en) * 2021-02-19 2022-08-31 グローバルウェーハズ・ジャパン株式会社 Silicon wafer and manufacturing method for multilayer wafer using the same

Similar Documents

Publication Publication Date Title
JP3352896B2 (en) Manufacturing method of bonded substrate
CN101124657B (en) Bonded wafer manufacturing method and bonded wafer
JP3239884B2 (en) Semiconductor substrate manufacturing method
KR20030044849A (en) Method of dividing wafer using cleavage
JP4277469B2 (en) Method for producing bonded wafer and bonded wafer
JPH06112451A (en) Method for manufacturing SOI substrate
KR100882380B1 (en) Method of manufacturing thin film of semiconductor material from both sides of donor wafer and thereby semiconductor-on-insulator structure
JPH03183130A (en) Manufacture of semiconductor substrate
JP2662495B2 (en) Method for manufacturing bonded semiconductor substrate
JP3216583B2 (en) Manufacturing method of bonded SOI substrate
CN112289694A (en) Wafer bonding method
JP3352902B2 (en) Manufacturing method of bonded substrate
JPH08107092A (en) Manufacture of soi substrate
JPH05226305A (en) Method for manufacturing bonded wafer
JPH08107091A (en) Manufacture of soi substrate
JP3632531B2 (en) Manufacturing method of semiconductor substrate
JPH0897111A (en) Method for manufacturing soi substrate
US9321636B2 (en) Method for producing a substrate holder
JPH10335195A (en) Manufacturing method of bonded substrate
JPH10270298A (en) Manufacturing method of bonded substrate
JP3422225B2 (en) Laminated semiconductor substrate and method of manufacturing the same
JP2003151939A (en) Method of manufacturing soi substrate
JPH1187203A (en) Substrate bonding method
JP2011071283A (en) Lamination soi wafer and method for manufacturing the same
JP2719276B2 (en) Manufacturing method of bonded SOI wafer