JPH03184356A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH03184356A JPH03184356A JP1324529A JP32452989A JPH03184356A JP H03184356 A JPH03184356 A JP H03184356A JP 1324529 A JP1324529 A JP 1324529A JP 32452989 A JP32452989 A JP 32452989A JP H03184356 A JPH03184356 A JP H03184356A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- adhesion surface
- pad
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置を構成する金属リードフレーム
状態で半導体装置の電気的特性検査（以下、テストと称
す）を行うに当って、半導体チップとリードフレーム間
の耐電圧を向上するリードフレームに関するものである
。
状態で半導体装置の電気的特性検査（以下、テストと称
す）を行うに当って、半導体チップとリードフレーム間
の耐電圧を向上するリードフレームに関するものである
。
［従来の技ｖ＃］
従来、半導体集積回路装置（以下、ＩＣと称す）は、金
属リードフレーム（以下、フレームと称す）を使用して
製造され、樹脂封止後に外部電極となる各リード及びＩ
Ｃ本体と切離し、しかる後テストを行う第１の方法と、
樹脂封止後に外部電極となる各リードだけを切離し、Ｉ
Ｃ本体はフレームにつながった状態でテストを行う第２
の方法が行なわれている。この発明は上記第２の方法に
関するもので、以下第６〜ｌＯ図に従って説明する。
属リードフレーム（以下、フレームと称す）を使用して
製造され、樹脂封止後に外部電極となる各リード及びＩ
Ｃ本体と切離し、しかる後テストを行う第１の方法と、
樹脂封止後に外部電極となる各リードだけを切離し、Ｉ
Ｃ本体はフレームにつながった状態でテストを行う第２
の方法が行なわれている。この発明は上記第２の方法に
関するもので、以下第６〜ｌＯ図に従って説明する。
第６図は従来のフレームを示す平面図、第７図は従来の
フレームにＩＣチップを搭載し、フレームの各外部リー
ドと配線した状態を示す平面図、第８図は第７図の状態
のフレームに樹脂封止を施した状態を示す平面図、第９
図は第８図のフレームに各外部リードの切断及び曲げ加
工を施した状態を示す平面図、第１Ｏ図は第９図の状態
のフレームのＩＣをテストする状態を示すテスターの断
面図である。
フレームにＩＣチップを搭載し、フレームの各外部リー
ドと配線した状態を示す平面図、第８図は第７図の状態
のフレームに樹脂封止を施した状態を示す平面図、第９
図は第８図のフレームに各外部リードの切断及び曲げ加
工を施した状態を示す平面図、第１Ｏ図は第９図の状態
のフレームのＩＣをテストする状態を示すテスターの断
面図である。
図において、（１）は金属のリードフレームで所定形状
に打ち抜き成形された板材であり（ｌａ）〜（ｌｈ）の
各部分から構成されている。（ｌａ）は第１フレーム枠
、（１ｂ）は第２フレーム枠、（ｌｃ）は第１フレーム
枠（ｌａ）に設けられたピッチ穴、（１ｄ）は第２フレ
ーム枠（Ｉｂ）に設けられたピッチ穴、（ＩＣ）は接着
剤を介しＩＣチップを乗せる為のパッド、（１ｆ）はパ
ッド（ｌｅ）と第１フレーム枠（１ａ）、′１ＰＪｚフ
レーム枠（ｌｂ）とをつなぐ連結リード、（Ｉｇ）はＩ
Ｃの外部電極となる外部リード（１ｈ）を第１フレーム
枠（１ａ）、第２フレーム枠（１ｂ）とつなぐ連結リー
ド、（ｌｈ）はＩＣの外部電極となる外部リードである
。（２）はパッド（１ｅ）にＩＣチップ（３）を接着す
るための接着剤、（４）はＩＣチップ（３）の各電極と
外部リード（ｌｂ）を結ぶワイヤ線、（５）は第７図の
状態のフレームを樹脂封止し、連結リード（Ｉｆ）と外
部リード（ｔｈ）を残して第１フレーム枠（ｌａ）、第
２フレーム枠（ｌｂ）から切断し、切離した外部リード
（ｌｈ）に曲げ加工を施したＩＣである。（５，１）〜
（５，１６）はＩ（：（５）の外部電極リード、（５，
１７）は封止樹脂である。（６）〜（１５）は第９図の
状態のフレームに並んだＩＧ（５）をテストする装置の
各構成部分で、うち（６）〜（９）は第９図の状態のフ
レームを搬送、位置決めするハンドリング装置部を構成
し、また（１１）〜（１５）はＩＣ（５）をテストする
電気計測に係るテスト装置部分を構成しており、（６）
はハンドリング装置部の基礎となるベース板、 （ａ、
ｔ）は第１搬送レール、（８，２）は第２搬送レール、
（７）はベース板（６）と第１搬送レール（ａ、ｔ）
、第２搬送レール（８，２）の間に設けられた中継板、
（８，３）、 （８，４）はカバーレールである。第１
搬送レール（８，１） 、第２搬送レール（８，２ン
カバーレール（８，３） （８，４）は第１フレー
ム枠（ｌａ）、第２フレーム枠（ｌｂ）を受けてガイド
を行う搬送部分である。（９）は位置決めされたＩＣ（
５）の外部電極リード（５，１）〜（５，１６）とコン
タクトプローブ（１２，１）〜（１２，１６）の導通な
得る鳥のＩＣ押上げ具、（１１）はコンタクトプローブ
（１２，１）〜（１２，１６）を保持する保持板、（１
３）はコンタクトプローブ（１２，１）〜（１２，１６
）に挿入された圧縮バネ、（１５）はテスト測定値の印
加、測定値の読取り、良否判定を行う【Ｃテスター （
１４）はコンタクトプローブ（１２，１）〜（１２，１
６）へＩＣテスター（１５）から電流、電圧の印加及び
測定値をテスト装置部分へ送る為のケーブル群である。
に打ち抜き成形された板材であり（ｌａ）〜（ｌｈ）の
各部分から構成されている。（ｌａ）は第１フレーム枠
、（１ｂ）は第２フレーム枠、（ｌｃ）は第１フレーム
枠（ｌａ）に設けられたピッチ穴、（１ｄ）は第２フレ
ーム枠（Ｉｂ）に設けられたピッチ穴、（ＩＣ）は接着
剤を介しＩＣチップを乗せる為のパッド、（１ｆ）はパ
ッド（ｌｅ）と第１フレーム枠（１ａ）、′１ＰＪｚフ
レーム枠（ｌｂ）とをつなぐ連結リード、（Ｉｇ）はＩ
Ｃの外部電極となる外部リード（１ｈ）を第１フレーム
枠（１ａ）、第２フレーム枠（１ｂ）とつなぐ連結リー
ド、（ｌｈ）はＩＣの外部電極となる外部リードである
。（２）はパッド（１ｅ）にＩＣチップ（３）を接着す
るための接着剤、（４）はＩＣチップ（３）の各電極と
外部リード（ｌｂ）を結ぶワイヤ線、（５）は第７図の
状態のフレームを樹脂封止し、連結リード（Ｉｆ）と外
部リード（ｔｈ）を残して第１フレーム枠（ｌａ）、第
２フレーム枠（ｌｂ）から切断し、切離した外部リード
（ｌｈ）に曲げ加工を施したＩＣである。（５，１）〜
（５，１６）はＩ（：（５）の外部電極リード、（５，
１７）は封止樹脂である。（６）〜（１５）は第９図の
状態のフレームに並んだＩＧ（５）をテストする装置の
各構成部分で、うち（６）〜（９）は第９図の状態のフ
レームを搬送、位置決めするハンドリング装置部を構成
し、また（１１）〜（１５）はＩＣ（５）をテストする
電気計測に係るテスト装置部分を構成しており、（６）
はハンドリング装置部の基礎となるベース板、 （ａ、
ｔ）は第１搬送レール、（８，２）は第２搬送レール、
（７）はベース板（６）と第１搬送レール（ａ、ｔ）
、第２搬送レール（８，２）の間に設けられた中継板、
（８，３）、 （８，４）はカバーレールである。第１
搬送レール（８，１） 、第２搬送レール（８，２ン
カバーレール（８，３） （８，４）は第１フレー
ム枠（ｌａ）、第２フレーム枠（ｌｂ）を受けてガイド
を行う搬送部分である。（９）は位置決めされたＩＣ（
５）の外部電極リード（５，１）〜（５，１６）とコン
タクトプローブ（１２，１）〜（１２，１６）の導通な
得る鳥のＩＣ押上げ具、（１１）はコンタクトプローブ
（１２，１）〜（１２，１６）を保持する保持板、（１
３）はコンタクトプローブ（１２，１）〜（１２，１６
）に挿入された圧縮バネ、（１５）はテスト測定値の印
加、測定値の読取り、良否判定を行う【Ｃテスター （
１４）はコンタクトプローブ（１２，１）〜（１２，１
６）へＩＣテスター（１５）から電流、電圧の印加及び
測定値をテスト装置部分へ送る為のケーブル群である。
次に動作について第１０図に従って説明するが、第６図
の状態のフレームから第９図の状態のフレームに至る図
示しない製造装置の動作については周知の技術である為
割愛する。
の状態のフレームから第９図の状態のフレームに至る図
示しない製造装置の動作については周知の技術である為
割愛する。
まず第９図のリードフレーム（１）がハンドリング装置
部の図示しないハンドリング機構により第１搬送レール
（８，１） 及び第２搬送レール（８，２）の上に乗
せられる。第１搬送レール（８，１）及び第２搬送レー
ル（８，２）はベース板（６）を基礎として中継板（７
）の上に組立てられておりベース板（６）と中継板（７
）と共に金属材料であるステンレス鋼材から出来ている
。そして電気的にはＧＮＤレベルとなっているのが一般
的で第１Ｏ図においてもその様になっている。第１搬送
レール（８，１）及び第２搬送レール（８，２）に乗せ
られたリードフレーム（１）はピッチ穴（ｌｃ）又は（
ｌｄ）に、図示しない定ピツチ搬送機構の送り爪が挿入
しカバーレール（８，３） （８，４）にガイドされ
ながら定ピツチ搬送される。定ピツチ搬送を終えるとＩ
（：（５）の下に設けられたＩＣ押上げ具（９）が図示
しない機構によりＩ（１：（５）の封止樹脂（５，１７
）を押上げる。押上げられたＩ Ｃ（５）はＩＣ押上げ
具（９）の真上に設けられた、保持板（ＩＩ）に配列さ
れたコンタクトプローブ（１２，１）〜（１２，１６）
にＩＣ（５）の外部電極リード（５，１）〜（５，１６
）が接触することになる。接触を完了するとハンドリン
グ装置部からテストスタート信号が発生し、図示しない
信号線でＩＣテスター（１５）へスタート命令が与えら
れる。
部の図示しないハンドリング機構により第１搬送レール
（８，１） 及び第２搬送レール（８，２）の上に乗
せられる。第１搬送レール（８，１）及び第２搬送レー
ル（８，２）はベース板（６）を基礎として中継板（７
）の上に組立てられておりベース板（６）と中継板（７
）と共に金属材料であるステンレス鋼材から出来ている
。そして電気的にはＧＮＤレベルとなっているのが一般
的で第１Ｏ図においてもその様になっている。第１搬送
レール（８，１）及び第２搬送レール（８，２）に乗せ
られたリードフレーム（１）はピッチ穴（ｌｃ）又は（
ｌｄ）に、図示しない定ピツチ搬送機構の送り爪が挿入
しカバーレール（８，３） （８，４）にガイドされ
ながら定ピツチ搬送される。定ピツチ搬送を終えるとＩ
（：（５）の下に設けられたＩＣ押上げ具（９）が図示
しない機構によりＩ（１：（５）の封止樹脂（５，１７
）を押上げる。押上げられたＩ Ｃ（５）はＩＣ押上げ
具（９）の真上に設けられた、保持板（ＩＩ）に配列さ
れたコンタクトプローブ（１２，１）〜（１２，１６）
にＩＣ（５）の外部電極リード（５，１）〜（５，１６
）が接触することになる。接触を完了するとハンドリン
グ装置部からテストスタート信号が発生し、図示しない
信号線でＩＣテスター（１５）へスタート命令が与えら
れる。
スタート信号を受取ったＩＣテスター（１５）は、予め
入力されているテストプログラムに従い定電圧又は定電
流を発生し、ケーブル群（１４）、コンタクトプローブ
（１２，１）〜（１２，１６）を通じて［（５）の外部
電極リード（５，１）〜（５，１６）に印加し、テスト
測定値を読取り良否を判定する。判定を終えたＩＣテス
ター（１５）から良否信号とテストエンド信号が発生し
、図示しない信号線でハンドリング装置部へ送られる。
入力されているテストプログラムに従い定電圧又は定電
流を発生し、ケーブル群（１４）、コンタクトプローブ
（１２，１）〜（１２，１６）を通じて［（５）の外部
電極リード（５，１）〜（５，１６）に印加し、テスト
測定値を読取り良否を判定する。判定を終えたＩＣテス
ター（１５）から良否信号とテストエンド信号が発生し
、図示しない信号線でハンドリング装置部へ送られる。
テストエンド信号を受取るとハンドリング装置部はＩＣ
押上げ具（９）を下げ初期位置に戻す。又圧縮バネ（１
３）により圧縮されていたコンタクトプローブ（１２，
１）〜（１２，１６）は圧縮バネ（１３）が伸びること
で初期位置に戻る。そして良否信号データーを記憶して
データーを転送すると同時に次の定ピツチ搬送を行う。
押上げ具（９）を下げ初期位置に戻す。又圧縮バネ（１
３）により圧縮されていたコンタクトプローブ（１２，
１）〜（１２，１６）は圧縮バネ（１３）が伸びること
で初期位置に戻る。そして良否信号データーを記憶して
データーを転送すると同時に次の定ピツチ搬送を行う。
以上の動作を繰返しながらＩＣ（５）のテストが行われ
図示しない連結リード（Ｉｆ）を切離す加工装置へ送ら
れる。
図示しない連結リード（Ｉｆ）を切離す加工装置へ送ら
れる。
［発明が解決しようとする課題］
従来のリードフレームは以上のように構成されているの
で、リードフレームは金属の板材を使用したものであり
、従ってＩＣチップを搭載するパッドは導電性を有して
いる。又第１Ｏ図に示すようにＩＣのテストを行う際に
おいて第１フレーム枠及び第２フレーム枠はハンドリン
グ装置の第１搬送レール及び第２搬送レールに接触し電
気的にＧＮＤレベルとなっており、この第１フレーム枠
及び第２フレーム枠と連結されている部分も同じくＧＮ
Ｄレベルとなる。この状態でテストの定電圧、定電流の
印加を行うと図示しないＩＣチップの不純物分布（例え
ばＮ層、Ｐ層）の区別によってＩＣチップのパッドとの
接触面が動作機能上＋ｖＣＣレベル（例えば＋４．５ｖ
、＋５ｖすど）トナルＩＣ（例えばＣＭＯＳロジックＩ
Ｃなど）においてパッド、連結リード、及び第１フレー
ム枠及び第２フレーム枠を介してハンドリング装置のＧ
ＮＤと短絡する為、パッドから上記ＧＮＤへ過電流が流
れる不具合がある為、事実上第１Ｏ図に示す状態でのテ
ストは不可能であった。
で、リードフレームは金属の板材を使用したものであり
、従ってＩＣチップを搭載するパッドは導電性を有して
いる。又第１Ｏ図に示すようにＩＣのテストを行う際に
おいて第１フレーム枠及び第２フレーム枠はハンドリン
グ装置の第１搬送レール及び第２搬送レールに接触し電
気的にＧＮＤレベルとなっており、この第１フレーム枠
及び第２フレーム枠と連結されている部分も同じくＧＮ
Ｄレベルとなる。この状態でテストの定電圧、定電流の
印加を行うと図示しないＩＣチップの不純物分布（例え
ばＮ層、Ｐ層）の区別によってＩＣチップのパッドとの
接触面が動作機能上＋ｖＣＣレベル（例えば＋４．５ｖ
、＋５ｖすど）トナルＩＣ（例えばＣＭＯＳロジックＩ
Ｃなど）においてパッド、連結リード、及び第１フレー
ム枠及び第２フレーム枠を介してハンドリング装置のＧ
ＮＤと短絡する為、パッドから上記ＧＮＤへ過電流が流
れる不具合がある為、事実上第１Ｏ図に示す状態でのテ
ストは不可能であった。
この対策としてＩＣチップとパッドの接着剤としてエポ
キシ系の絶縁樹脂を用い電気的に短絡を防止することが
試みられているが、接着剤の厚みのコントロールが困難
で上記の様な短絡不良となるＩＣが約ｌＯ〜２０％発生
するという問題点があった。
キシ系の絶縁樹脂を用い電気的に短絡を防止することが
試みられているが、接着剤の厚みのコントロールが困難
で上記の様な短絡不良となるＩＣが約ｌＯ〜２０％発生
するという問題点があった。
この発明は、上記で延べた問題点を解消するためになさ
れたもので、リードフレームから切り離さない状態のＩ
Ｃテストに於ける短絡不具合をなくすることを目的とし
ている。
れたもので、リードフレームから切り離さない状態のＩ
Ｃテストに於ける短絡不具合をなくすることを目的とし
ている。
［課題を解決するための手段］
この発明に係るリードフレームは、ＩＣチップの搭載さ
れるパッド面とフレーム枠とを接続している連結リード
を改良し、テストをする状態で開放出来る様にしたもの
である。
れるパッド面とフレーム枠とを接続している連結リード
を改良し、テストをする状態で開放出来る様にしたもの
である。
［作用］
ＩＣチップのパッドとの接着面が電圧レベル＋ ＶＣ（
：であっても、パッドとフレーム枠とを開放する事によ
り、ハンドリング装置のＧＮＤと短絡する事がなく、過
電流も発生することなく、フレームから切り離さない状
態でＩＣテストが可能となる。
：であっても、パッドとフレーム枠とを開放する事によ
り、ハンドリング装置のＧＮＤと短絡する事がなく、過
電流も発生することなく、フレームから切り離さない状
態でＩＣテストが可能となる。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図はリードフレームを示す平面図で、第６図の従来
例におけるフレームに対し第１フレーム枠５第２フレー
ム枠と連結し、パッドとは開放されている補助連結リー
ドを有している。
例におけるフレームに対し第１フレーム枠５第２フレー
ム枠と連結し、パッドとは開放されている補助連結リー
ドを有している。
尚、第１図はパッドと第１フレーム枠、第２フレーム枠
と連結する連結リードを従来例に対し各２本ずつとして
いる。第２図は第１図のフレームにＩＣチップを搭載し
、ＩＣチップの各電極とフレームの外部リードをワイヤ
線で配線した状態を示す平面図、第３図は第２図の状態
のフレームに樹脂封止を施した状態を示す平面図、第４
図は第３図の状態のフレームの各リードの切断及び曲げ
加工を施した状態を示す平面図で、第９図の従来例に対
して２本ずつの連結リードが切断され、補助リードで樹
脂封止されたＩＣが第１フレーム枠及び第２フレーム粋
に固定されている。第５図は第４図の状態のフレームの
ｔＣをテストする状態を示すテスターの断面図である。
と連結する連結リードを従来例に対し各２本ずつとして
いる。第２図は第１図のフレームにＩＣチップを搭載し
、ＩＣチップの各電極とフレームの外部リードをワイヤ
線で配線した状態を示す平面図、第３図は第２図の状態
のフレームに樹脂封止を施した状態を示す平面図、第４
図は第３図の状態のフレームの各リードの切断及び曲げ
加工を施した状態を示す平面図で、第９図の従来例に対
して２本ずつの連結リードが切断され、補助リードで樹
脂封止されたＩＣが第１フレーム枠及び第２フレーム粋
に固定されている。第５図は第４図の状態のフレームの
ｔＣをテストする状態を示すテスターの断面図である。
図において（２）〜（４） 、 （６） 、 （７）
、 （８，１）〜（８，３）。
、 （８，１）〜（８，３）。
（９） 、（１１）、（１２，１）〜（１２，１６）
、（１３）〜（１５）は第８図ないし第１Ｏ図の従来例
に示したものと同等であるので説明を省略する。
、（１３）〜（１５）は第８図ないし第１Ｏ図の従来例
に示したものと同等であるので説明を省略する。
（１０）はリードフレーム、（ｌｏｇ）は第１フレーム
枠、（１０ｂ）は第２フレーム枠、（１０ｃ） 、 （
１０ｄ）はピッチ穴、（１０ｅ）はパッド、（１０ｆ）
、 （１０ｇ）は連結リード、（１０ｈ）は外部リー
ド、（１０ｉ）は補助連結リードである。連結リード（
１０ｆ）は第６図の従来例における連結リード（Ｉｆ）
と同等のものであるが、連結リード（１ｆ）が１本ずつ
であるのに対し連結リード（１０ｆ）は各２本ずつとな
っている。
枠、（１０ｂ）は第２フレーム枠、（１０ｃ） 、 （
１０ｄ）はピッチ穴、（１０ｅ）はパッド、（１０ｆ）
、 （１０ｇ）は連結リード、（１０ｈ）は外部リー
ド、（１０ｉ）は補助連結リードである。連結リード（
１０ｆ）は第６図の従来例における連結リード（Ｉｆ）
と同等のものであるが、連結リード（１ｆ）が１本ずつ
であるのに対し連結リード（１０ｆ）は各２本ずつとな
っている。
補助連結リード（１０ｉ）はＩＣチップ（３）の接着面
となるパッド（ｆｏｅ）とは開放されており、第１フレ
ーム枠（１０ａ）、第２フレーム枠（１０ｂ）と連結さ
れている。（５０）はリードフレーム（１０）を使用し
たＩＣで（５０，１）〜（５０，１６）は外部電極リー
ド、（５０，１７）は封止樹脂である。
となるパッド（ｆｏｅ）とは開放されており、第１フレ
ーム枠（１０ａ）、第２フレーム枠（１０ｂ）と連結さ
れている。（５０）はリードフレーム（１０）を使用し
たＩＣで（５０，１）〜（５０，１６）は外部電極リー
ド、（５０，１７）は封止樹脂である。
次に動作について説明する。
第１図から第４図に至る過程は、第６図から第９図に至
る従来例と同じく周知の技術、製造装置（図示せず）に
よるもので説明の重複を避ける。しかし連結リード（］
Ｏｆ）は第４図の段階において切断するので、第９図の
従来例において第１フレーム枠（１ａ）と第２フレーム
枠（２ａ）はそれぞれ連結リード（Ｉｆ）を経てパッド
（ｌｅ）と導通しているのに対し、第４図においては第
１フレーム枠（１０ａ）と第２フレーム枠（１０ｂ）は
それぞれ補助連結リード（１０ｉ）によって封止樹脂（
５０，１７）に嵌入しているがパッド（１ｅ）とは導通
していない。
る従来例と同じく周知の技術、製造装置（図示せず）に
よるもので説明の重複を避ける。しかし連結リード（］
Ｏｆ）は第４図の段階において切断するので、第９図の
従来例において第１フレーム枠（１ａ）と第２フレーム
枠（２ａ）はそれぞれ連結リード（Ｉｆ）を経てパッド
（ｌｅ）と導通しているのに対し、第４図においては第
１フレーム枠（１０ａ）と第２フレーム枠（１０ｂ）は
それぞれ補助連結リード（１０ｉ）によって封止樹脂（
５０，１７）に嵌入しているがパッド（１ｅ）とは導通
していない。
［発明の効果］
以上説明したように、ＩＣチップの接着面のパッドと、
第１フレーム枠及び第２フレーム枠とを接続している従
来の連結リードが切断されても補助連結リードによりＩ
Ｃチップをフレームに固定でき、かつ、フレームとパッ
ドとは導通がなく開放されているのでＩＣチップを搭載
するパッド（接着面）が＋ｖＣＣレベルであっても、ハ
ンドリング装置のＧＮＤと短絡することなく、フレーム
から切り離さない状態でのＩＣのテストが可能となる効
果がある。
第１フレーム枠及び第２フレーム枠とを接続している従
来の連結リードが切断されても補助連結リードによりＩ
Ｃチップをフレームに固定でき、かつ、フレームとパッ
ドとは導通がなく開放されているのでＩＣチップを搭載
するパッド（接着面）が＋ｖＣＣレベルであっても、ハ
ンドリング装置のＧＮＤと短絡することなく、フレーム
から切り離さない状態でのＩＣのテストが可能となる効
果がある。
第１図はこの発明の一実施例によるリードフレームを示
す平面図、第２図は第１図のフレームにＩＣチップを搭
載し、ＩＣチップ各電極とフレームの外部リードをワイ
ヤ線で配線した状態を示す平面図、第３図は第２図の状
態のフレームに樹脂封止を施した状態を示す平面図、第
４図は第３図の状態のフレームに各リードの切断及び曲
げ加工を施した状態を示す平面図、第５図は第４図の状
態のフレームのＩＣをテストする状態を示すテスター断
面図、第６図は従来のリードフレームを示す平面図、第
７図は第６図のフレームにＩＣチップを搭載し、ＩＣチ
ップの各電極とフレームの外部リードと配線した状態を
示す平面図、第８図は第７図の状態のフレームに樹脂封
止を施した状態を示す平面図、第９図は第８図の状態の
フレームに各リードの切断及び曲げ加工を施した状態を
示す平面図、第１Ｏ図は第９図の状態のフレームのＩＣ
をテストする状態を示すテスターの断面図である。図に
おいて（２）は接着剤、（３）はＩＣチップ、（４）は
ワイヤ線、（６）はベース板、（７）は中継板、（８，
１）は第１搬送レール、（８，２）は第２搬送レール、
（８，３） 、 （８，４）はカバーレール、（９）は
ＩＣ押上げ具、（１０）はリードフレーム、（１０ａ）
は第１フレーム枠、（１０ｂ）は第２フレーム枠、（１
０ｃ） 、 （１０ｄ）はピッチ穴、（１０ｅ）はパッ
ド、（ｌｏｆ） 、 （１０ｇ）は連結リード、（１０
ｈ）は外部リード、（１０ｉ）は補助連結リード、（１
１）は保持板、（１２，１〜１２．１６）はコンタクト
プローブ、（１３）は圧縮バネ、（１４）はケーブル群
、（１５）はＩＣテスター （５０）はＩＣ１（５０，
１）〜（５０，１６）は外部電極リードである。 なお、図中、同一符号は同一、又は相当部分を示す。
す平面図、第２図は第１図のフレームにＩＣチップを搭
載し、ＩＣチップ各電極とフレームの外部リードをワイ
ヤ線で配線した状態を示す平面図、第３図は第２図の状
態のフレームに樹脂封止を施した状態を示す平面図、第
４図は第３図の状態のフレームに各リードの切断及び曲
げ加工を施した状態を示す平面図、第５図は第４図の状
態のフレームのＩＣをテストする状態を示すテスター断
面図、第６図は従来のリードフレームを示す平面図、第
７図は第６図のフレームにＩＣチップを搭載し、ＩＣチ
ップの各電極とフレームの外部リードと配線した状態を
示す平面図、第８図は第７図の状態のフレームに樹脂封
止を施した状態を示す平面図、第９図は第８図の状態の
フレームに各リードの切断及び曲げ加工を施した状態を
示す平面図、第１Ｏ図は第９図の状態のフレームのＩＣ
をテストする状態を示すテスターの断面図である。図に
おいて（２）は接着剤、（３）はＩＣチップ、（４）は
ワイヤ線、（６）はベース板、（７）は中継板、（８，
１）は第１搬送レール、（８，２）は第２搬送レール、
（８，３） 、 （８，４）はカバーレール、（９）は
ＩＣ押上げ具、（１０）はリードフレーム、（１０ａ）
は第１フレーム枠、（１０ｂ）は第２フレーム枠、（１
０ｃ） 、 （１０ｄ）はピッチ穴、（１０ｅ）はパッ
ド、（ｌｏｆ） 、 （１０ｇ）は連結リード、（１０
ｈ）は外部リード、（１０ｉ）は補助連結リード、（１
１）は保持板、（１２，１〜１２．１６）はコンタクト
プローブ、（１３）は圧縮バネ、（１４）はケーブル群
、（１５）はＩＣテスター （５０）はＩＣ１（５０，
１）〜（５０，１６）は外部電極リードである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体チップを搭載する金属レードフレームにおいて、
半導体チップの接着面と該接着面とほぼ水平で平行な上
下にフレーム枠を有したリードフレームであり、該接着
面と上記フレーム枠とは接続されたフレームであって、
上記フレーム枠から該接着面に水平に伸び該接着面とは
接触せず樹脂封止後該樹脂に埋まる突起状のリードを有
したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324529A JPH03184356A (ja) | 1989-12-13 | 1989-12-13 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324529A JPH03184356A (ja) | 1989-12-13 | 1989-12-13 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03184356A true JPH03184356A (ja) | 1991-08-12 |
Family
ID=18166822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1324529A Pending JPH03184356A (ja) | 1989-12-13 | 1989-12-13 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03184356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550013B1 (en) * | 1991-12-27 | 2000-07-26 | Fujitsu Limited | Semiconductor device and method of producing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119157A (ja) * | 1984-07-06 | 1986-01-28 | Nec Corp | リ−ドフレ−ム及びそれを用いた半導体装置 |
-
1989
- 1989-12-13 JP JP1324529A patent/JPH03184356A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119157A (ja) * | 1984-07-06 | 1986-01-28 | Nec Corp | リ−ドフレ−ム及びそれを用いた半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550013B1 (en) * | 1991-12-27 | 2000-07-26 | Fujitsu Limited | Semiconductor device and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6247629B1 (en) | Wire bond monitoring system for layered packages | |
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| US5585281A (en) | Process and apparatus for forming and testing semiconductor package leads | |
| US5656941A (en) | Tab tape-based bare chip test and burn-in carrier | |
| JPH03184356A (ja) | リードフレーム | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JP3958078B2 (ja) | テープ状ｉｃモジュールと、ｉｃモジュール製造方法 | |
| JP2634286B2 (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
| JP2007115282A (ja) | 接触・非接触共用ｉｃカード用のｉｃモジュール | |
| JPH0353536A (ja) | 導体のボンディング方法 | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| EP0632493A1 (en) | Semiconductor device with twice-bonded wire and method for manufacturing | |
| JPH03116962A (ja) | リードフレーム | |
| US12429497B2 (en) | Manufacturing method of semiconductor device and test socket for use in the same | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| US6720574B2 (en) | Method of testing a semiconductor chip | |
| JPH0980116A (ja) | 半導体チップ用ソケット | |
| JP3042408B2 (ja) | 半導体装置の測定方法及び測定治具 | |
| JPH05206233A (ja) | 半導体のエージング装置 | |
| JP2795267B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2900572B2 (ja) | フィルムキャリア型半導体装置及びその選別法 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
| JPH10115659A (ja) | ベアチップテスト用治具 |