JPH03184410A - 半導体フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、電子回路の信号入力系に侵入するノイズを除
去するための半導体フィルタ回路に関する。

Ｂ、従来の技術 例えば自動車用電子回路のフィルタ回路には、（１）各
種の誘導性負荷で発生する数百Ｖのサージのエネルギー
を吸収し、電子回路の破損を防ぐ、（２）車両外部から
の強力な電磁波による電波障害ノイズや上記サージによ
る高周波のノイズパルスを除去し、電子回路の誤動作を
防ぐ。

といった機能が要求される。

第４図は、′電気科学シリーズＣＭＯ３応用技報”１９
８０、産報出版、Ｐ４７，４８に記載されたこのような
機能を持つ従来のフィルタ回路の一例を示す回路図であ
る。

第４図において、破線で囲んだ部分がフィルタ回路１で
あり、保護抵抗２、コンデンサ３および電圧クランプ用
のダイオード４および５から構成されている。フィルタ
回路１の入力端Ａには、プルアンプ抵抗６と信号入力ス
イッチ７との接続点が配線コネクタ９を介して接続され
、信号入力スイッチ７の開閉による入力端Ａ点の電位変
化がディジタル信号としてフィルタ回路上を介して電子
回路８の入力端Ｂに与えられる。

この回路の動作は以下の通りである。

信号入力スイッチ７からフィルタ回路１の入力端Ａ点ま
での配線上に侵入する、サージ、電波障害、スイッチチ
ャタリング等によるノイズは、保護抵抗２とコンデンサ
３とによって決まる時定数でフィルタリングされて除去
される。また、サージ等の過電圧入力が印加された場合
には、ダイオード４あるいは５と保護抵抗２の経路で過
電圧による電流を逃すことにより、電子回路８の過電圧
、過電流破壊を防ぐようになっている。

また、振動、温度、湿度等において苛烈な環境下にある
車両用フィルタ回路の周辺の機能として。

（３）第４図に示すようにフィルタ回路１と信号入力ス
イッチ７とを結ぶ配線コネクタ９の導通不良による誤動
作を確実に防止する必要がある。

これは、接点の酸化が原因となるから、接点の酸化被膜
を破るのに必要な所定値以上の接点電流（通常１ｍＡ〜
２ｍＡ以上）が流れるようにすればよい。

（４〉このようなフィルタ回路は電子回路の信頼性を確
保する上で極めて重要であり、より一層高い信頼性を得
るために、また部品数の削減による組付はコストの低減
のために、構成部品数の削減が望まれる。

上述した（４）の解決手法として、フィルタ回路の集積
回路化（以下、ＩＣ化と記す）が考えられる。コスト低
減の意味からは、ＩＣはハイブリッドＩＣではなくモノ
リシックＩＣが望ましく。

さらにＩＣ製造工程も特殊プロセスではなく最も一般的
なＣＭＯ８＠準プロセスが望ましい。

第４図のフィルタ回路および周辺回路であるプルアップ
抵抗６を共にＣＭＯ８ＩＣ化する場合、保護抵抗２をＩ
Ｃ内蔵にすると、ＩＣの入力部に設置される保護抵抗２
に直接数百Ｖの過電圧が印加されてＩＣが破損するおそ
れがある。そこで、ＩＣ保護の観点から保護抵抗２を外
付けとした第５図に示すような回路となる。

第５図において、−点鎖線で囲まれた部分がＩＣ化され
たＣＭＯＳフィルタ回路１０である。

保護抵抗２はＣＭＯＳフィルタ回路１０の入力端Ａと配
線コネクタ９との間に外付けで接続され。

プルアップ抵抗６はクランプ用ダイオード４．５及びコ
ンデンサ３と同様にＣＭＯＳフィルタ回路１０内に設け
られる。さらに信号を波形整形するためのＣＭＯＳバッ
ファもしくはコンパレータ１１を備えている。

フィルタ時定数は外付けの保護抵抗２（抵抗値Ｒ）とフ
ィルタ回路内蔵のコンデンサ３（容量Ｃ）により決定さ
れる。この場合、数１０ＰＦ以上の大容量コンデンサは
ＩＣ内蔵化が困難であるから、場合によってはデジタル
回路によるフィルタとして、例えばサンプリングと２重
照合を行うサンプリング回路１２をバッファ回路１１の
後段に設けることもある。

Ｃ９発明が解決しようとする課題 しかし、上述のようなＩＣ化フィルタ回路において、上
述した（１）〜（４）の要求機能を満足させるためには
、ＣＭＯＳバッファもしくはコンパレータ１１の入力閾
値電圧は以下の条件を成立できるものでなければならな
い。

サージ印加時にダイオード４，５を流れる電流Ｉｏによ
るラッチアップおよびダイオードの破壊を防止するため
には、例えばサージ電圧を±３００Ｖと仮定するとき、
ＩＯ≦ｌｏＯｍＡとする必要がある。従って、外付は保
護抵抗２の抵抗値Ｒの条件は、 ３００Ｖ／Ｒ≦１００ｍＡから、 ３にΩ≦Ｒ・・・■ となる。

また、配線コネクタ９の接点の酸化被膜を確実に破るた
めのコネクタ接点電流ＩＣを例えばＩｃ≧１ｍＡとし、
電源電圧Ｖｏｏ＝５Ｖとすれば、保護抵抗２の抵抗値Ｒ
とプルアップ抵抗６の抵抗値ｒの和の条件は、 ５Ｖ／（Ｒ＋ｒ）≧１ｍＡから。

Ｒ＋ｒ≦５にΩ・・・■ となる。

ここで、保護抵抗２はディスクリート素子であるため、
その抵抗値Ｒのバラツキや温度に対する変化は小さくほ
ぼ一定である。これに対し、プルアンプ抵抗６はＩＣ内
蔵の素子であるため、その抵抗値ｒのバラツキや温度に
対する変化が大きい。

そこで、最悪値でも上記■、■の条件を満足するように
抵抗値Ｒ，ｒを設定すると、次のようになる。

Ｒ＝３ｋ　Ω ｒ＝１にΩ（ｒｔｙｐ）、１．５にΩ（ｒｍｘ）、０．
６にΩ（ｒ　ｗｉｎ）したがって、信号入力スイッチ７
がオンのときのフィルタ回路１０の入力電圧の最大値は
、Ｒ＋　ｒｍｉｎ　　　　　　　　　３．６ｋ　Ωとな
り、またコネクタ９の接点電流の最小値は、Ｖｏｏ　　
　　　　　５Ｖ Ｒ＋ｒｍａｘ　　　　４．５ｋ　Ω となる。したがって、ＣＭＯＳバッファもしくはコンパ
レータ１のＨｉ、Ｌｏｗ判定の入力閾値電圧ＶＴＨは。

４．１７＜ＶＴＨ＜５Ｖ となり、かなり電源電圧ＶＯＯに近いものとなる。

また、符号１１で示す回路をインバータ等の簡単なバッ
ファ回路で構成することは現実的に好ましくなくコンパ
レータを使用する必要がある。

このようなコンパレータ■１を使用する場合、その入力
閾値電圧ＶＴ）ｌが電源電圧ＶＯＯに近いと。

サージやノイズ等が入力信号に重畳された場合。

クランプダイオード４による直流再生現象によって入力
信号の電圧シフトが起こり、コンパレータ１１が誤動作
してしまう。

次に、直流再生による入力波形の状態を第６図および第
７図について説明する。

第６図は、サージ等が加わらない場合の通常の入力波形
図である。第６図（ａ）に示すＶＡは第５図に示す保護
抵抗２の前段の電圧波形であり、信号入力スイッチ７が
オンのときＯＶ、オフのとき５Ｖ（Ｖｏｏ）となる。こ
れに対し、第５図に示すフィルタ回路１０の入力電圧波
形ＶＩＮは、第６図（ｂ）に示すように信号入力スイッ
チ７がオンのとき、保護抵抗２とプルアップ抵抗６との
分圧比で決まる電圧（＜Ｖｏｏ）になり、オフ時は５ｖ
（Ｖｏｏ）になる。また、この時のコンパレータ１１の
入力閾値電圧ＶＴＨは、信号入力スイッチ７のオン時と
オフ時の電圧間に設定される。

第７図は、電波障害ノイズが加わった時の入力波形図で
ある。この場合、保護抵抗前段の電圧ＶＡは、同図（ａ
）に示すごとく信号入力スイッチ７をオフしたときの電
圧Ｏ■およびオンしたときの電圧５ｖの信号にノイズ成
分１３が重畳された形となる。これに対し、フィルタ回
路１０の入力電圧ＶＩＮは、同図（ｂ）に示すごとく信
号入力スイッチ７をオンした時およびオフした時の元の
信号に保護抵抗２およびコンデンサ３で決定される時定
数でフィルタリングされたノイズＬ４が重畳された形と
なる。

この場合、同図（ｂ）からも明らかなように電源側クラ
ンプダイオード４の直流再生により、Ｈｉ時の電圧が低
電圧側にシフトして波形に非対称性が生じる。したがっ
て、そのＨｉ時の信号の平均レベルは、ノイズがない時
に比べ下がる。その結果、信号の平均レベルがコンパレ
ータ１１の入力閾値電圧ＶＴＨより下がり、信号がＨｉ
にも拘らずＬｏと誤動作することになる。

すなわち、従来のフィルタ回路では、プルアップ抵抗の
バラツキが±４０〜５０％と大きいためにＨｉ、Ｌｏ判
定入力閾値電圧を電源電圧に接近せざるを得すノイズの
影響を受は易く、入力信号に対し誤動作して正確な信号
電送ができない問題があった。

本発明の目的は、ノイズ侵入時の直流再生を抑制して確
実にオン・オフ信号を出力できる半導体フィルタ回路を
提供することにある。

００課題を解決するための手段 一実施例を示す第１図に対応づけて本発明を説明すると
１本発明は、信号入力端子２１ａが外付けの保護抵抗３
１を介して信号入力スイッチ２９の一端に接続され、こ
の信号入力スイッチの他端が電源側もしくは接地側に接
続され、信号出力端子２１ｂが前記信号入力スイッチ２
９のオン・オフに伴うデジタル信号を受信する電子回路
３２に接続されるとともに電子回路３２に侵入するノイ
ズ等を除去する集積化されたフィルタ回路２１に適用さ
れる。そして、上述の目的は以下の構成で達成される。

信号入力スイッチ２９がいわゆるローサイドスイッチで
あれば、第１図（ａ）のように信号入力端子２１ａと接
地との間にそれぞれ逆方向および順方向に直列に接続さ
れた一対のツェナダイオード２２Ａ、２２Ｂ、および信
号入力端子２１ａと電源間に接続されたプルアップ抵抗
２４０組を備える。

信号入力スイッチ２９がいわゆるハイサイドスイッチで
あれば、第１図（ｂ）のように信号入力端子２１ａと電
源との間にそれぞれ逆方向および順方向に直列に接続さ
れた一対のツェナダイオード２３Ａ、２３Ｂ、および信
号入力端子２１ａと接地間に接続されたプルダウン抵抗
２５の組を備える。

さらにローサイドスイッチでは信号入力端子２１ａと接
地間に、ハイサイドスイッチでは信号入力端子２１ａと
電源間に接続したコンデンサ２６と、信号入力端子２１
ａと信号出力端子２１ｂ間に接続されたバッファもしく
はコンパレータ２７とを備える。

Ｅ１作用 フィルタ回路と信号入力スイッチ２９とを接続する接点
を流れる電流をＩｍＡ以上とし、かつ、サージからＩＣ
回路を保護するためには、保護抵抗とプルアップまたは
プルダウン抵抗の各抵抗値が上記の、■を満足するよう
に決定され、コンパレータの閾値ＶＴＲが電源電圧に近
くなることは従来と変わらない。しかし、それぞれ顕性
方向に直列接続された一対のツェナダイオード２２Ａ。

２２Ｂまたは２３Ａ、２３Ｂのいずれか一方の対が用い
られ、信号レベルは一対のツェナダイオードの逆方向電
圧と順方向電圧との和まで上昇できるので、入力信号が
直流再生されにくく、したがって、電圧シフトが起きな
い、その結果、信号入力スイッチ２９のオン・オフ時の
電圧の変動幅が小さくても、各電圧値の中間値に定めら
れる闇値ＶＴＲを有するバッファまたはコンパレータ２
７はそのオン・オフ信号を確実に判別して後段に伝達す
る。

なお、本発明の詳細な説明する上記り項およびＥ項では
１本発明を分かり易くするために実施例の図を用いたが
、これにより本発明が実施例に限定されるものではない
。

Ｆ、実施例 以下、本発明の実施例を図面に基づいて詳細に説明する
。

〈■：信号入カスイッチがローサイドスイッチの実施例
〉第１図は１本発明による半導体フィルタ回路の一実施
例を示す回路図である。

図において、破線で囲んだ部分がＩＣ化された半導体フ
ィルタ回路２１であり、このフィルタ回路２１は、過電
圧入力保護のための一対の電圧クランプ用ツェナダイオ
ード２２Ａ、２２Ｂと、プルアップ抵抗２４と、ノイズ
除去用のコンデンサ２６と、ＣＭＯＳバッファもしくは
コンパレータ２７とを少なくとも有し、必要に応じて、
入力抵抗３３とサンプリング回路２８を備えている。こ
こで、プルアップ抵抗２４と入力抵抗３３は、ＩＣ基板
内でポリシリコンにより形成されている。

上記構成のフィルタ回路２１において、クランプ用ツェ
ナダイオード２２Ａは入力端子２１ａと接地間に逆方向
接続され、クランプ用ツェナダイオード２２Ｂは入力端
子２１ａと接地間に順方向接続されている。各ツェナダ
イオード２２Ａ。

２２Ｂの逆方向電圧および順方向電圧はそれぞれＶＺ＋
　ＶＦである。また、プルアップ抵抗２４は入力端子２
１ａと電源電圧Ｖｐｐ間に接続され、コンデンサ２６は
入力端子２１ａと接地間゛に接続されている。バッファ
回路もしくはコンパレータ２７および必要に応じて付加
されるサンプリング回路２８は入力端子２１ａと出力端
子２１ｂ間に直列に接続されている。さらに、バッファ
回路またはコンパレータ回路２８の入力端と入力端子２
１ａとの間には入力抵抗３３が介在されている。

また、フィルタ回路２１の入力端子には外付けの保護抵
抗３１の一端が接続され、保護抵抗３１の他端は配線コ
ネクタ３０を介して信号入力スイッチ２９の一端に接続
されている。信号入力スイッチ２９の他端は接地され、
したがって、ローサイドスイッチを構成している。フィ
ルタ回路２１の出力端子２１ｂには電子回路３２が接続
されている。

上記ツェナダイオード２２Ａ、２２ＢをＩＣ基板上に形
成する一実施例を第２図に示す。

Ｎ−半導体基板２０１にＰウェル領域２０２を形威し、
このＰウェル領域２０２中にＮ“領域２０３，２０４を
設ける。そして、Ｎ０領域２０３を入力端子２１ａと接
続し、Ｎ０領域２０４を接地する。このような構造によ
り、Ｎ′″領域２０３とＰウェル領２０２とのＰＮ接合
でツェナダイオード２２Ａを形威し、Ｎ０領域２０４と
Ｐウェル領２０２とのＰＮ接合でツェナダイオード２２
Ｂを形成する。

なお、ここで、プルアップ抵抗２４と保護抵抗３１の抵
抗値Ｒ，ｒは、前述したように、最悪値でも前述した■
、■の条件を満足するように次のように決定される。

Ｒ＝３にΩ ｒ＝１　　、５ｋ　　Ω〜０．６　ｋ　Ω（ｒａｉｎ）
したがって、バッファ回路またはコンパレータ回路２７
の入力閾値電圧ＶＴＨは、 ４．１７＜ＶＴＨ＜５Ｖ の範囲に設定される。

次に、第３図により動作について説明する。

第３図は、サージ等が加わらない場合の通常の入力波形
（太線で示す）と電波障害ノイズが加わった時の入力波
形（細線で示す）をそれぞれ示している。第３図（ａ）
に示すＶＡは第１図に示す保護抵抗３１の前段の電圧波
形であり、信号入力スイッチ７がオンのときＯ■、オフ
のとき５■（Ｖｏｏ）となる、第３図（ｂ）および第３
図（Ｃ）は第１図に示すフィルタ回路１０の入力電圧波
形ＶＩＮおよびコンパレータ２７の入力電圧波形ＶＣを
示し、それぞれ信号入力スイッチ２９がオンのときには
保護抵抗３１とプルアップ抵抗２４との分圧で決まる電
圧４　、１７　Ｖ　（＜Ｖｏｏ）になり、オフ時は５Ｖ
（Ｖｏｏ）になる。したがって、コンパレータ２７の入
力閾値電圧Ｖｔｏ（４，１７＜ＶＴＨ＜５Ｖ）を境にし
て、入力信号のＬｏ、Ｈｉを確実に判別できる。

電波障害ノイズが加わった時、保護抵抗前段の電圧Ｖ＾
は、第３図（ａ）に示すごとく信号入力スイッチ２９を
オフしたときの電圧Ｏｖおよびオンしたときの電圧５Ｖ
の信号にノイズ成分■３が重畳された形となる。これに
対し、フィルタ回路２１の入力電圧ｖｒＮは、同図（ｂ
）に示すごとく信号入力スイッチ２９をオンした時およ
びオフした時の元の信号に保護抵抗３１およびコンデン
サ２６で決定される時定数でフィルタリングされたノイ
ズ１４が重畳された形となる。

この実施例では、同図（ｂ）からも明らかなように、電
源側にはクランプダイオードが設けられていないので、
信号入力スィッチ２９オフ時にノイズが入力したとき従
来のような直流再生現象が発生しない、そして、それぞ
れ順逆方向に接続された一対のツェナダイオード２２Ａ
、２２Ｂの逆方向および順方向電圧Ｖｚ、Ｖｐの和（Ｖ
ｚ＋Ｖｐ）まで入力端子２１ａの電圧ＶＩＮが上昇し得
る０例えば、Ｖｚ＝１０Ｖ、Ｖｐ＝０．６Ｖとすレバ。

１０．６Ｖまで上昇する。したがって、Ｈｉ時にノイズ
が重畳しても信号レベルが１０．６Ｖ以下ならば直流再
生現象が起きない。その結果、電圧信号入力スィッチ２
９オフ時の波形に従来（第６図（ｂ））のような非対称
性が生じないから、その時の信号の平均レベルはノイズ
がない時にほぼ等しく、信号の平均レベルがコンパレー
タ２７の入力閾値電圧ＶＴＨより常に高くなるから、コ
ンパレータ２７の入力信号がＨｉにも拘らずＬｏと誤動
作することがない。

なお、第３図（Ｃ）から分かるように、入力抵抗３３を
挿入するとフィルタリング機能が向上する。

また、信号入力スイッチ２９がオン時にも同様の理由に
より従来のような直流再生は起きず、信号入力スィッチ
２９オン時に電波障害が発生してノイズが重畳しても電
圧シフトが起きず、その平均電圧は閾値ＶＴＨよりも常
に低くなり、誤動作は起きない。

さらに、上述したように、入力抵抗３３とプルアップ抵
抗２４をポリシリコンで形成しているから、これらを拡
散抵抗で形成する場合に電源側に生じる寄生ダイオード
の影響を受けることなく以上の効果を享受できる。なお
、Ｎ型基板内にＰウェル領域を形成して接地し、そのＰ
ウェル領域中にＮ型拡散抵抗で上記入力抵抗３３やプル
アップ抵抗２４を作成するのは寄生ダイオードができな
いから構わない。

〈■：信号入力スイッチがハイサイドスイッチの実施例
〉第１図（ｂ）は、本発明によるフィルタ回路の他の実
施例を示す回路図である。

第１図（ｂ）の実施例は、信号入力スイッチ２９を電源
側に接続してハイサイドスイッチとしたものであり、こ
れに伴い順逆方向にそれぞれ接続される一対のツェナダ
イオード２３Ａ、２３Ｂを入力端子２１と電源電圧ＶＯ
Ｏの間に介装するとともに、コンデンサ２６を入力端子
２１ａと電源電圧ＶＤＤ間に接続し、さらに、入力端子
２１ａと接地間にプルダウン抵抗２５を接続する。

この実施例においても上記実施例と同様な作用効果が得
られる。

また、上述したように、入力抵抗３３とプルダウン抵抗
２５をポリシリコンで形成すれば寄生ダイオードの影響
を受けることなく上述した効果を享受できる。Ｐ型基板
内にＮウェル領域を形成して電源と接続し、そのＮウェ
ル領域中にＰ型拡散抵抗で上記入力抵抗３３やプルダウ
ン抵抗２５を作成するのは寄生ダイオードができないか
ら構わない。

Ｇ１発明の効果 以上のように本発明によれば、信号人力スイッチがロー
サイドスイッチの場合には信号ラインと接地との間にそ
れぞれ順逆方向に直列接続された一対のツェナダイオー
ドを介装し、信号入力スイッチがハイサイドスイッチの
場合には信号ラインと電源との間にそれぞれ順逆方向に
直列接続された一対のツェナダイオードを介装しサージ
を接地側あるいは電源側に逃がすようにしたので、電波
障害時の直流再生現象が起きに＜＜、信号入力スイッチ
のオン・オフを確実に後段の電子回路に伝達できる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明による発明による半導体
フィルタ回路の２実施例を示す回路図である。 第２図はＩＣ化した一対のツェナダイオードを説明する
図である。 第３図は本発明による半導体フィルタ回路の動作を説明
する波形図である。 第４図は従来のディスクリート構成によるフィルタ回路
の構成図である。 第５図は従来のＩＣ化フィルタ回路の構成図である。 第６図および第７図は従来例を説明する波形図である。 ２１：ＩＣ化フィルタ回路 ２２Ａ、２２Ｂ、２３Ａ、２３Ｂ：ツェナダイオード２
４ニブルアツプ抵抗　　　２５ニブルダウン抵抗２６：
コンデンサ

Claims (1)

1. 【特許請求の範囲】 信号入力端子が外付けの保護抵抗を介して信号入力スイ
   ッチの一端に接続され、該信号入力スイッチの他端が電
   源側もしくは接地側に接続され、信号出力端子が前記信
   号入力スイッチのオン・オフに伴うデジタル信号を受信
   する電子回路に接続されるとともに前記電子回路に侵入
   するノイズ等を除去する集積化されたフィルタ回路にお
   いて、前記信号入力端子に接続され、前記信号入力スイ
   ッチと電気的に並列に接続された、順方向および逆方向
   に直列接続された一対のツェナダイオードと、前記信号
   入力端子に接続され、前記信号入力スイッチと電気的に
   並列に接続されたコンデンサと、電源と接地間で、前記
   信号入力端子を間に介して前記信号入力スイッチと電気
   的に直列に接続されたプル抵抗と、 前記信号入力端子と前記信号出力端子間に接続されたバ
   ッファもしくはコンパレータとを備えたことを特徴とす
   る半導体フィルタ回路。