JPH03186923A - データ圧縮システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

Ａ、産業上の利用分野 本発明は一般に条件付き２進ソースの算術圧縮コーディ
ング、特にスルーブツトを増すための算術圧縮システム
のフォーマツ［・互換性に関する。 Ｂ、従来の技術 所要のスループット・データ速度を維持するために、多
くの場合、複数の並列短縮システムを必要とする。短縮
装置の符号器及び復号器の各々はそれに向けられたデー
タを既知の最大時間内に処理せねばならない。短縮は複
数の並列装置により実行されるから、スルーブツト・デ
ータ速度は最も遅い装置により制限される。 それゆえ、本発明の目的は既知の最大時間内にデータを
コード化し復号することができるデータ短縮システムを
提供することである。 各短縮装置は複数のデータ・セットを処理し、各符号器
から得られた修飾子情報はデータ・セットの全域で保持
されねばならない。データ・セットの順序も該処理を通
じて同しに維持されねばならない。 修飾子データは算術コーディング・システムの統計的な
表から得られる。復号の場合、各復号器から得られた修
飾子情報もデータ・セットの全域で保持されねばならな
い。標準的な方法は、特定のフォーマットが所与のデー
タ速度で得られるように１つの短縮装置に１つの統計表
を包含させることにより、修飾子保持問題を解決するこ
とである。そして、並列に設置されている圧縮装置の数
によりスループット・データ速度が決定される。各圧縮
装置はデータの一部を処理するから、圧縮装置の数が大
きければ大きいほどデータ速度は早くなる。それゆえ、
所要のスルーブツトにより並列短縮装置の数が決まる。 各符号器の統計的な表の学習曲線は後にデータを処理す
る、即ち圧縮するから、短縮装置の数は圧縮されたデー
タのフォーマットを決定する。以前は、より多くの短縮
装置が統計表に加えられ、その結果、データ・フォーマ
ットが変更された。以前にコード化された媒体はもはや
確実には復号できなかった。もし、後で、より高速のデ
ータ速度が要求されれば、より多くの短縮装置を用いる
新しいフォーマットが設定される。より多くの並列接続
短縮装置が供給する新しいフォーマットは前のフォーマ
ットでコード化されたデータの復号を妨げる。その逆も
成立つ。 従って、本発明前は、データ速度の増加により、前のシ
ステムと改良されたシステムの間の上方及び下方の互換
性は排除された。 ゆえに、本発明のもう１つの目的は全システムについて
同じフォーマットを保持しつつ更に高速のデータ速度を
取得できるデータ短縮システムを提供することである。 降走技東卯五Ｉ 下記の参照文献は異なる状況の２進算術コーデイング・
プロセスを示す。 Ａｒｉｔｈｍｅｔｉｃ　Ｃｏｄｉｎ　、　Ｇ、　Ｇ、　
Ｌａｎｇｄｏｎ、　Ｊｒｌ、　ｅｔ　ａｌ。 ＩＢＭ　Ｊｏｕｒｎａｌ　Ｒｅ５ｅａｒｃｈ　ａｎｄ　
Ｄｅｖｅｌｏｐｍｅｎｔ、　Ｖｏｌｕｍｅ２３、　Ｎｕ
ｍｂｅｒ　２．　Ｍａｒｃｈ、　１９７９．　Ｐａｇｅ
　１４９−１．６２゜Ｍｅｔｈｏｄ　ｆｏｒ　Ｃａｒｒ
　−０ｖｅｒ　Ｃｏｎｔｒｏｌ　ｉｎ　ａ　ＦＩＦＯＡ
ｒｉｔｈｍｅｔｉｃ　Ｃｏｄｅ　５ｔｒｉｎ　、ＩＢＭ
　ＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌ
ｅｔｉｎ、　Ｖｏｌｕｍｅ　２３．　Ｎｕｍｂｅｒ　］
、Ｊｕｎｅ。 １．９８０．　　Ｐａｇｅｓ　　３１０−３１．２゜Ｄ
ｅｌｏｃｋｉｎ　　　Ｍｅｔｈｏｄ　　ｆｏｒ　　Ｕｓ
ｅ　　ｗｉｔｈ　　ａｎ　　Ａｄａ　　ｔｉｖｅＡｒ＋
ｔｈｍｅｔ＋ｃ　　Ｅｎｃｏｄｅｒ　　Ｄｅｃｏｄｅｒ
、　　ＩＢＭ　　ＴｅｃｂｎｉｃａｌＤｉｓｃｌｏｓｕ
ｒｅ　　Ｂｕｌｌｅｔｉｎ、Ｖｏｌｕｍｅ　　２３．　
　Ｎｕｍｂｅｒ　　６，１９８０゜Ｐａｇｅｓ　　２５
２８−２５２９゜ ＵｎｉｖｅｒｓａｌＭｏｄｅｌｉｎａｎｄＣｏｄｉｎ。 ＴＥＥＥ　　Ｔｒａｎｓａｃｔｉｏｎ　　ｏｎ　　Ｔｎ
ｆｏｒｍａｔｉｏｎＩＴ−２７，Ｎｕｍｂｅｒ　　１．
Ｊａ、ｎｕａｒｙ、１９８１゜５ｔａｔｉｓｔｉｃｓ　
　Ｃｏ１１ｅｃｔｉｏｎ　　ｆｏｒ　　ＣｏｍＪ、Ｊ、
　　Ｒ＋５ｓａｎｅｎ。 Ｔｈｅｏｒｙ、　　Ｖｏｌｕｍｅ Ｐａｇｅｓ　　１２−２３、 ｒｅｓｓ＋ｏｎ　　Ｃｏｄｉｎｐ ＴｅｃｈｎｉｃａＩ Ｎｕｍｂｅｒ　　］、０゜ ｗｉｔｈ　　Ｒａｎｄｏ＋ｎ１ｚｉｎ　　ｆｅａｔｕｒ
ｅ、　　ＩＢＭＤｉｓｃｌｏｓｕｒｅ　　Ｂｕｌｌｅｔ
ｉｎ、Ｖｏｌｕｍｅ　２４゜Ｍａｒｃｈ、　　１，９８
２．　　Ｐａｇｅ　　４９］７゜Ａ　　Ｓｉｍ　　ｌｅ
　　Ｇｅｎｅｒａｌ　　Ｂｉｎａｒ　　５ｏｕｒｃｅ　
　Ｃｏｄｅ、　　Ｇ、Ｇ。 Ｌａｎｇｄｏｎ、　　Ｊｒｌ、　　ｅｔ　ａｌ、、　　
ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎＩｎｆｏｒｍ
ａｔｉｏｎ　　Ｔｈｅｏｒｙ、Ｖｏｌｕｍｅ　　ＩＴ−
２８，Ｎｕｍｂｅｒ　　５゜Ｓｅｐｔｅｍｂｅｒ、　　
１９８２．Ｐａｇｅｓ　　８００−８０３、Ｃｏｎｔｒ
ｏｌ　　Ｃｈａｒａｃｔｅｒ　　Ｉｎ５ｅｒｔｉｏｎ　
　ｉｎｔ。 Ａｒｉｔｈｍｅｔｃａｌｌ　　　Ｅｎｃｏｄｅｄ　　５
ｔｒｉｎ　　ｓ。 ＩＢＭ　　Ｔｅｃｈｎｉｃａｌ Ｄｉ、５ｃｌｏｓｕｒｅ　　Ｂｕｌｌｅｔｉｎ、　　Ｖ
ｏｌｕｍｅ　　２５．Ｎｕｍｂｅｒ　　４Ｓｅｐｔｅｍ
ｂｅｒ、　　１９８２．　　Ｐａｇｅｓ　　２０５１−
２０５２゜０ Ａ　　Ｄｏｕｂｌｅ−Ａｄａ　　ｔｉｖｅ　　Ｆｉｌｅ
　　Ｃｏｍ　　ｒｅｓｓｉｏｎ　　Ａｌ　　ｏｒｌｔｈ
ｍ。 Ｇ、Ｇ、　　Ｌａｎｇｄｏｎ、Ｊｒ、、　　ｅｔ　ａｌ
、、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　　ｏｎＣｏ
ｍｍｕｎｉｃａｔｉｏｎｓ、Ｖｏｌｕｍｅ　Ｃ０Ｍ−３
１，Ｎｕｍｂｅｒ　　］１．。 Ｎｏｖｅｍｂｅｒ、　　１９８３．Ｐａｇｅｓ　　１２
５３−５゜Ａｎ　　Ｉｎｔｒｏｄｕｃｔｉｏｎ　　ｔｏ
　Ａｒｉｔｈｍｅｔｉｃ　Ｃｏｄｉｎ　　、Ｇ、Ｇ。 Ｌａｎｇｄｏｎ、Ｊｒ、、ＩＢＭ　Ｊｏｕｒｎａｌ　　
Ｒｅ５ｅａｒｃｌ＋　ａｎｄＤｅｖｅｌｏｐｍｅｎｔ、
　　Ｖｏｌｕｍｅ　２Ｂ、　　Ｎｕｍｂｅｒ　２．　　
Ｍａｒｃｈ、　　１，９８４゜Ｐａｇｅｓ　　１３５−
１４９゜ ０ｖｅｒｌａ　　ａｄ　　５ｔａｔ】ｓｔ】ｃｓ　　Ｍ
ｅｍｏｒ　　Ａｃｃｅｓｓ　　ｆｏｒ勇狙更すｒｅｓｓ
ｉｏｎ、　　ＩＢＭ　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃ
ｌｏｓｕｒｅＢｕｌｌｅｔｉｎ、　　Ｖｏｌｕｍｅ　２
７．　　Ｎｕｍｂｅｒ　ＩＢ、　　Ｊｕｎｅ、　　１９
８４゜Ｐａｇｅｓ　　８７］−８７２゜ １１ｎｉｔｅｄ　５ｔａｔｅｓ　Ｐａｔｅｎｔ　４，４
６７．３１７．旧ｇｈ　５ｐｅｅｄＡｒｊｔｈＰＡｅｔ
ｉｃ　Ｃｏｍｐｒｅｓｓｉｏｎ　Ｃｏｄｉｎｇ　Ｕｓｉ
ｎｇ　ＣｏｎｃｕｒｒｅｎｔＶａｌｕｅ　Ｕｐｄａｔｉ
ｎｇ、　　Ｇ、Ｇ、　　Ｌａｎｇｄｏｎ、　　Ｊｒ、、
　　ｅｔ　ａｌ。 Ｃ１発明が解決しようとする課題 異なるスループット速度を持つシステムの間の短縮プロ
セスのフォーマット互換性に関する本発明は前記参照文
献のどれにも開示されていない。 本発明の目的は既知の最大時間内にデータをコー１１ ド化し復号することができるデータ短縮システムを提供
することである。 本発明のもう１つの目的は全システムについて同じフォ
ーマットを保持しつつ更に高速のデータ速度を取得でき
るデータ短縮システムを提供することである。 本発明のもう１つの目的は異なるスループット速度を用
いる短縮プロセスでフォーマット互換性が維持される高
機能の２進算術コード化プロセスを提供することである
。 本発明のもう１つの目的はコード化及び復号プロセスの
」二方及び下方フォーマット互換性を可能にする改良さ
れた短縮方式を提供することである。 本発明のもう１つの目的は増大したスルーブツト速度及
び標準的なスループット速度のどちらでコード化された
媒体も復号できる上方及び下方フォーマット互換性を提
供すると同時に今日のレコード処理システムが要求する
より高い速度でデータを圧縮し処理するためにデータに
固有のスループット速度に適応できる短縮プロセッサを
提供することである。 本発明のもう１つの目的は並列短縮装置の付加により増
大したスループット速度を持つ短縮システムに予測可能
スルーブツト速度及びフォーマット互換性を提供すると
同時に複数の並列短縮システムを利用し且つデータ・ス
トリームに適応可能な圧縮方式を提供することである。 ０１課題を解決するための手段 本発明のデータ短縮システムは最初にデータ・ストリー
ムを等しいサイズの管理可能なエンティティ、即ちデー
タ・セットに分割する。次に、これらのデータ・セット
の各々は圧縮するためにデマルチプレクサを介して複数
の符号器に分配される。符号器の各々は複数の統計表を
含み、所要のハードウェアを減らし且つより高いスルー
ブツト構成に拡張すると同時に、装置の付加によりスル
ープットが増大した２進算術符号器とのフォーマット互
換性を可能にする。短縮されたデータ・セットは再びマ
ルチプレクサで順序付けられる。 該データを復号するため該短縮されたセットはデマルチ
プレクサに送られ、短縮されたデータ・セラ１３ １・の各々を複数の復号器の１つに分配する。復号器の
各々は複数の統計表も含み、複数の復号器の増大したス
ルーブツトとのフォーマット互換性を可能にしつつ、同
様に所要のハードウェアを減らし、より高いスルーブツ
ト構成に拡張するとともに、低いスルーブツト構成に対
する下方互換性を与える。短縮解除されたデータ・セッ
トはマルチプレクサにより再び順序付けられ、最初のフ
ォーマットになるようにアセンブルし直される。 このように、本発明に従って多重短縮プロセッサを用い
てフォーマット互換性を維持しつつ所望のブタ速度を保
持することができる。各短縮プロセッサにより並列処理
するためにデータは先ず等しいサイズのデータ・セット
に分割される。ｎ個の短縮プロセッサの各短縮プロセッ
サはｍ統計表（ＳＴ）を含む。データ・セットの数はｑ
であり、ｉはセットの番号、即ち０．１．２　　、、、
、（１−１である。セットｉは統計表５ＴＪにを用いて
短縮プロセッサＣＰｊにより処理される。ｊ及びｋは下
式により決定される： 　４ ｊ　−ｉ　　王ジュー１Ｉｎ ｋ＝　　（ｉ／ｎ）（ジューｐｍ 各ＣＰにＭ　ＳＴを持つＮ　ＣＰシステムの場合、Ｎよ
りも小さい数のＤＰシステムの可能な構成は：ｍ　２Ｍ ｎ　≦　Ｎ により規定される。Ｍ、Ｎ、ｍ及びｎは全てＯよりも大
きい整数である。ｎはＮ　ＣＰシステムで最大の中から
使用されるＣＰの数であり、ｍは各ＣＰで最大Ｍの中か
ら使用されるＳＴの数である。 本発明のもう１つの目的はコード化及び復号プロセスの
上方及び下方フォーマット互換性を可能にする改良され
た短縮方式を提供することである。 本発明はレコードを管理可能なエンティティ即ちセット
に分割し、拡張又は短縮することができる短縮システム
により該データを処理し、該データ・ストリームを所望
の最大可変データ速度で処理する。 連続するデータ転送で用いる符号器及び復号器の数は転
送されるデータの速度によって決まり、連続する符号器
及び復号器の各々はそれぞれ短縮及び短縮解除を並列に
処理する。使用される符号器及び復号器の数は所要の最
大データ速度により増減できる。 符号器と復号器の数及びそれぞれが含む統計表の数を適
切に選択することにより、データ・フォーマットの互換
性が維持される。 本発明のもう１つの目的は増大したスループット速度及
び標準的なスループット速度のどちらでコード化された
媒体も復号できる上方及び下方フォーマット互換性を提
供すると同時に今日のレコード処理システムが要求する
より高い速度でデータを圧縮し処理するためにデータに
固有のスループット速度に適応できる短縮プロセッサを
提供することである。 適応圧縮は相互に排他的な２つのモード：少なくとも２
つの同じバイトが現われると必ず同じ文字のランを除去
するラン・モード、及びそれ自身の統計によりデータ・
バイトを直列化し各バイトをコード化するバイト・モー
ドのうちの１つで実行される。 両モードの結果は統計表で統計を集めるために使用され
る。統計はバイト内のビットのパターンを確立するため
に集められ、前の経験に基づいて次のピッ１・を予測す
る確率として記憶される。適応圧縮プロセスは、適応デ
ータ統計を用いて、コード・ストリングから最初のデー
タが回復されるようにデータ・ビットのストリングをコ
ード・ストリングに写像する。圧縮の量は正確なビット
予測に正比例する。 本発明のもう１つの目的は並列短縮装置の付加により増
大したスルーブツト速度を持つ短縮システムに予測可能
スループット速度及びフォーマット互換性を提供すると
同時に複数の並列短縮システムを利用し且つデータ・ス
トリームに適応可能な圧縮方式を提供することである。 本発明のもう１つのアプリケーションは可変長ストリン
グの入力記号を固定長コードに変換するレンペル・ジブ
（Ｌｅｍｐｅｌ−Ｚｉｖ）プロセスに関する。このプロ
セスは圧縮及び圧縮解除プロセスの間に空の記号ストリ
ングの表、即ち辞書で開始し、該表を構築する適応圧縮
プロセスである。このようなシステムのスループットは
複数の符号器及び復号器を用いて高めることができる。 レンペル・ジブ・プロセスのより完全な説明は下記の論
文を参照されたい：１７ Ａ　　Ｕｎｉｖｅｒｓａｌ　　Ａｌ　　ｏｒｉｔｈｍ　
　ｆｏｒ　　Ｓｅ　ｕｅｎｔｉａｌ　　ＤａｔａＣＯｍ
ｒｅＳＳｉＯｎ”、　　Ｊ、Ｚｉｖ、　　ｅｔ　ａｌ、
、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ　Ｉｎｆｏ
ｒｍａｔｉｏｎ　Ｔｈｅｏｒｙ、　　Ｖｏｌ、ＩＴ−３
，Ｍａｙ　１９７７゜ｐａｇｅｓ　　３３７−３４３゜ ’Ｃｏｍ　　ｒｅｓｓｉｏｎ　　ｏｆ　　Ｉｎｄｉｖｉ
ｄｕａｌ　　Ｓｅ　ｕｅｎｃｅｓ　　ｖｉａＶａｒｉａ
ｂｌｅ−Ｒａｔｅ　Ｃｏｄｉｎ　　、Ｊ、Ｚｊｖ、ｅｔ
　ａｌ、、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ　　ｏｎ
　　Ｉｎｆｏｒｍａｔｉｏｎ　Ｔｈｅｏｒｙ、Ｖｏｌ、
ＩＴ−２４゜Ｎｏ、５．Ｓｅｐｔｅｍｂｅｒ　　１９７
８．ｐａ、ｇｅ　５３０６゜開ｍ要 磁気テープ駆動機構で用いる算術２進圧縮コーディング
装置間のフォーマット互換性は、たとえ異なる数の圧縮
装置／圧縮解除装置がより高いスルーブツトをシステム
を通じて取得を要求されても保持することができる。装
置の各々はそれに送られるデータを既知の最大時間で処
理せねばならない。短縮装置の各々は短縮装置毎に選択
された数の統計表を含む。各々が２つの統計表を持つこ
とができる８つの短縮プロセッサが選択される。従って
、フォーマット互換性はそれぞれに２つの統計表を持つ
４つの短縮プロセッサを用いて保持し、又は符号器／復
号器８ の各々に１つの統計表を持つ８つの短縮プロセッサを用
いてスループットを２倍にすることができる。 各々の速度短縮を用いて磁気テープ上に短縮されたデー
タは各々のテープ駆動機構を用いて復号することができ
、互換性は保証される。 Ｅ、実施例 本発明は磁気テープ・システム、特にＩＢＭ　３４９０
磁気テープ装置における使用が望ましい。ゆえに、木明
細書に記載された最良のモードは磁気テープ・システム
に関するものであるが、本発明はどんな記憶装置、通信
、即ち伝送システムにも適応できる、即ちデータ処理シ
ステムのどの部分にも利用される。 該データ処理システムによりデータのストリームは例え
ば記憶のために短縮され、後にその利用のために検索さ
れ短縮解除される。 本発明は情報処理された大抵のタイプのデータを短縮し
て十分に小さいデータ・ブロックにする効率的な方法を
カバーする。本発明により提供される手順はＩＢＭ　３
４．８０磁気テープ装置の最新のハードウェアに付加で
きる。その結果、システムは本発明による＝１９ 利点を提供すると同時に必要なときにホスト・データ処
理システムのユーザとデータを交換し続けながら本発明
による利点を提供する。 第１図の複数の並列に接続された短縮プロセッサ（ＣＰ
）１〜４（参照番号１７）で示す短縮装置は、拡張フォ
ーマットが選択されている時、チャネル書込み動作中に
データを短縮し、チャネル読取り動作中にデータを短縮
解除する。データ短縮は２進算術短縮（ＢＡＣ）プログ
ラムの変更版を用いて実行される。該プログラムは論文
：Ａｎ　Ｉｎｔｒｏｄｕｃｔｉｏｎ　ｔｏ　Ａｒｉｔｈ
ｍｅｔｉｃ廁戯躯、　ｂｙ　ＧＩＣｎｎ　Ｇ、Ｌａｎｇ
ｄｏｎ、Ｊｒ、、ＴＢＭ　Ｊｏｕｒｎａｌ　ｏｆＲｅｓ
ｅａｒｃｈ　ａｎｄ　Ｄｅｖｅｌｏｐｍｅｎｔ、　Ｖｏ
ｌｕｍｅ　２８．　Ｎｕｍｂｅｒ　２゜Ｍａｒｃｈ　１
９８４に説明されている。各短縮プロセッサによりデー
タは１．．２５　Ｍｂ／ｓ　　の速度でコード化される
。 並列に付加された各短縮プロセッサは追加の１．２５Ｍ
ｂ／ｓコード化速度を可能にする、従ってデータ処理速
度は増大する。追加の各短縮プロセッサは短縮システム
全体の統計フォーマットに影響する。本発明により、短
縮プロセスのスループットが短縮プロセッサの付加によ
って増大できると同時に現在の設計が当該増大を受入れ
る方法が示される。短縮プロセッサの数の増加は、例え
ば本実施例とのフォーマット互換性を保持しつつ、後で
詳細に説明するように統計的な表を本実施例に付加する
ことにより適応させることができる。 第１図に示すように、複数のチャネル・アダプタ（ＣＡ
）１．２は、短縮装置１６に配置された複数の短縮プロ
セッサ１７を介して利用装置、例えばテープ記録媒体に
接続される。短縮プロセッサ１７の各々はフォーマット
化されていないデータをＡバス２ｏを介してチャネル・
アダプタ１２がら受取る。その詳細は後で説明する。短
縮プロセッサ１７は送られたデータのストリームを同一
サイズのブロック、即ちデータのセットに分割する。そ
して個々のデータ・セットは短縮プロセッサ１７の各々
にある個々の符号器に送られ、個々のセットは異なる符
号器で順次に圧縮される。そして短縮されたデータ・セ
ットは再びアセンブルされフォーマット化されてテープ
媒体、即ち第１図に示す利用装置に書込まれる。 第１図では、複数のチャネル・アダプタ１２を相１ 互接続して利用装置とインタフェースさせる標準的な読
取り及び書込み、この場合、記録テープ媒体から及び該
媒体への読取り及び書込みフォーマット制御の流れに複
数の短縮プロセッサ１７が挿入される。 並列接続された短縮プロセッサ１７とインタフェースさ
せるために、ホスト処理装置からのデータ・ストリーム
が複数のチャネル・アダプタ１２のなかの１つに送付さ
れる。チャネル・アダプタ・コマンド・セット、拡張フ
ォーマットはデータ・ストリームをＣＡ　１２のインタ
フェースを介してＡバス２０及びライン２１に沿って複
数の短縮プロセッサ１７に転送するように指図する。Ａ
バス２０からのデータ・ストリームは短縮プロセッサ１
７の全てに送られ、短縮プロセッサへのデータの受取り
及び短縮プロセッサからのデータの分配を制御するのは
Ａ−ｍｏｕｔ信号である。その手順は第２図及び第３図
で詳細に説明する。短縮プロセッサ１７はフォーマット
化されていないデータを活動状態のＣＡ　３２から受取
る。短縮装置１６として示されたタンデム装置のような
短縮プロセッサ１７はフォーマット化されていないデー
２ タをデータ・ストリームから分離して同一サイズのブロ
ック即ちデータ・セットにする。次に個々のデータ・セ
ットは各短縮プロセッサ］　’７に送られ、各々のセッ
トは順次にコード化され短縮される。処理されたデータ
・セットはテープ媒体、利用装置に書込む前にフォーマ
ット化するために、それらの最初のシーケンスになるよ
うに再アセンブルされ、Ｂバスに送られる。第２図は２
つの処理装置の概要図及びそれらの相互接続を示す。 第２図で、短縮プロセッサ毎にデータストリームがＡバ
ス２０から入出力制御部に送られる。第２図には短縮プ
ロセッサＣＰＩ及びＣＦ２だけが示されている。第２図
で、データ・ストリームはＩ１０制御部Ａ−］及びＩ１
０制御部Ａ−２に送られる。例えば、Ｉ１０制御部Ａ−
］はＣＰＩに送られるデータ・セットを決定する。Ａ−
ｍｏｏｔ信号は、ある特定の期間にどのＩ１０制御部が
活動状態であるかを判定する。各処理装置、例えばＣＰ
Ｉは回転式デマルチプレクサ／マルチプレクサ装置２５
　　（ＤＭＸ／ＭＸ　Ａ−１）のセクションも含む。 回転式デマルチプレクサ／マルチプレクサ装置２５３ 及び処理装置ＣＰ２の回転式デマルチプレクサ／マルチ
プレクサ装置処理装置２９　（ＤＭＸ／ＭＸ　Ａ−２）
を接続する破線及び斜線の部分２７は、短縮プロセッサ
の各々への１つのデータ・セットの転送を効率的に制御
する１つの回転式デマルチプレクサ及びマルチプレクサ
装置を形成するために、全ての処理装置のハトウェアが
相互接続されることを示す。ＣＰＩは符号器３６及び復
号器３８も含む。符号器３６の出力及び復号器３８の入
力はもう１つの回転式マルチプレクサ／デマルチプレク
サ３７　（ＭＸ／ＤＭＸ　Ｂ−１）、即ち符号器３６の
再順序化ハードウェア、及び復号器３８の分離ハードウ
ェアに接続される。ＣＰｌの回転式マルチプレクサ／デ
マルチプレクサ３７のような、回転式ＭＸ／ＤＭＸ装置
の全ての相互接続は、破線及び斜線部分３９で示すよう
に、そのマルチプレクサ／デマルチプレクサ機能を実行
するように作用する。よって、第１図に示すように並列
に動作する短縮プロセッサ１７は各処理装置の上部即ち
Ａセクションの入出力制御部、回転式デマルチプレクサ
及びマルチプレクサ、並びに各短縮プロセッサ１７の下
部即ち　４ Ｂセクションの入出力制御部、回転式デマルチプレクサ
及びマルチプレクサを含む。 Ａパスからのデータ・ストリームは各短縮プロセッサ１
７の各Ｉ１０制御部に送られる。Ａ−ｍｏｕｔ信号はど
の短縮プロセッサがデータ・ストリームからそのデータ
・セットを取得すべきかを指示する。回転式デマルチプ
レクサ及びマルチプレクサはその短縮プロセッサ内の符
号器及び復号器に該データ・セットを分配する。例えば
、初期設定では、ＣＰＩは第１のデータ・セット（良好
な実施例では５１２バイト）を取得し、そして／ｌ−ｍ
ｏｕｔ信号が活動化されＣＦ２は第２のデータ・セット
を取得する。ＣＦ３は次のデータ・セットを取得し、次
いでＣＦ２はそのデータ・セットを取得する。そして、
次のデータ・セットはＣＰＩに転送されシーケンスを続
行する。第１図及び第２図の短縮プロセッサに含まれた
実際のハードウェアは第３図に示す。 第３図に示すように、各々の短縮プロセッサ１７特にＣ
ＰＩは事象カウンタ１３２、インタフェース制御部１３
４及び記憶装置１３６を含む。これらの装５ 置はＣＰＩの上部即ちＡセクションに特有のものである
。ＣＰＩの下部即ちＢセクションも事象カウンタ１３８
、記憶装置１４０及びインタフェース制御部１４２を含
む。ＣＰＩは符号器１１４、復号器１２４及び速度整合
バッファ１４４も含む。事象バッファ、例えば１３２お
よび１３８は上部及び下部のインタフェースのため処理
装置の各々で使用され、それぞれのデータ・セットの、
処理装置への分割及び処理装置からの合併を制御し検査
する。符号器１１４は２つの統計表１１３及び１１５を
含み、復号器１２４も２つの統計表１２３及び１２５を
含む。 第３図では、ＣＰｌは初期化プロセス又は前の処理装置
、即ちＣＦ２からの制御の移動により活動化されると仮
定する。前述のように、Ａ−ｍｏｕｔ信号は１つのＣＰ
装置から次のＣＰ装置に制御を移動する。書込みサイク
ルでは、即ちホストからのデータ・ストリームが短縮さ
れてテープ媒体に書込まれるときは、データ・ストリー
ムは短縮プロセッサのＡセクションにある全ての記憶装
置に送られる。記憶装置１３６は１つのデータ・セット
即ち５１２バイトを受取った６ ことを事象カウンタ１３２に知らせる。そして事象カウ
ンタ１３２はＣＰＩがそのデータのセクション即ちｌデ
ータ・セットを受取ったので次のデータ・セットはＣＦ
２が受取るべきことをインタフェース制御部１３４に知
らせる。書込みサイクルでは、データ・セットは第３図
に示す実線を通じて送られる。第３図に示す種々のライ
ンのコードには、異なる短縮プロセッサのハードウェア
を制御する制御ラインを示す単線の実線１４６、書込み
データの流れ（ＷＤＦ）を表わす複線の実線１４８があ
る。破線の複線コード１５０による信号転送はＣＰＩに
よる読取りデータの流れ（ＲＤＦ）を示す。 データ・セットはそれを短縮するために記憶装置１３６
から符号器１１４に送付される。符号器１１４は統計表
１１−３及び１１５を用いてデータ・セットを短縮する
。短縮プロセスの終了後、符号器１１４は短縮されたデ
ータ・セットを速度整合バッファ１４４及び記憶装置１
４０に送付する。速度整合バッファ１４４に送付された
、短縮されたデータは符号器１１４の出力と復号器１２
４の出力を整合させるように記憶される。短縮されたば
かりのデータは短縮解除のため速度整合バッファ１４．
４から復号器１２４に送付される。復号器１２４は短縮
解除されたデータを検査のため記憶装置１３６に返送す
る。 短縮されたデータは記憶装置１４．０に転送され、事象
カウンタ１３８及びインタフェース制御部１４２による
制御を待ち、短縮されたデータ・セットがテープ媒体へ
の転送のためにＢバスに乗せることができることを知ら
せる。 読取リサイクル、即ちテープ媒体からデータを検索する
データ検索サイクルでは、短縮されたデータ・セットは
テープ媒体から受取り記憶装置１４０に送付する。短縮
されたデータ情報のビットは短縮されたデータ・セット
全体を受取るまで記憶装置］４０内に記憶される。短縮
されたデータ・セット全体を受取った時点で、短縮され
たデータ・セットを分離する区切信号は事象カウンタ］
３８を活動化し、事象カウンタ］３８はインタフェース
制御部１４２を活動化してＢ−ｍｏｕｔ信号ラインで制
御を次の処理装置、ＣＦ２に移動する。ＣＦ２はその短
縮プロセス内で８ 使用するためにそのデータ・セットを受取る。ＲＤＦ信
号経路に従って、記憶された短縮データ・セットは復号
器１２４に転送され、復号器１２４で該データ・セット
は短縮解除され、記憶装置］３６が５１２バイトのデー
タ・セットを受取ったことを合図するまでライン１４１
で記憶装置］３６に送付され、記憶される。そして制御
はインタフェース制御部１３４に移され、記憶装置１３
Ｇが該データ・セットをＡバス２０でチャネル・アダプ
タ１２に転送できるようにする。短縮解除されたデータ
が転送された後、事象カウンタ１３２はＡ−ｍｏｕｔ信
号ラインを介して制御をＣＦ２に移すようにインタフェ
ース制御部■３４に合図する。この動作により、次のデ
ータ・セットはＣＦ２の記憶装置ＡからＡバスに、そし
テ最終的にはチャネル・アダプタに転送できる。短縮プ
ロセッサ１〜４の制御及びシーケンス動作のより完全な
説明は米国特許出願第４４１１２７号（１，９８９年１
年月１月２出ｗ４）明細書を参照されたい。 テープ媒体システムにおけるデータの処理の詳細な説明
は米国特許第４４３５７６２号に記載されている。 ９ 単一の短縮プロセッサは、データ・ストリームを短縮し
且つ圧縮されていないデータの所与のデータ速度を維持
するには、速さが十分ではない。本発明による速度の増
加はデータ圧縮装置の数の増加とおおよそ比例する。媒
体に書込まれたデータも、圧縮に用いたのと同じ装置数
を用いて同じように高速で短縮解除される。５１２バイ
ト・ブロックのデータ・セットの各々は別々の短縮プロ
セッサで個々に圧縮される。このように、第１のデータ
・セットは短縮プロセッサ１に、第２のデータ・セット
は短縮プロセッサ２に送られ、以下同様に、第４のデー
タ・セットが短縮プロセッサ４で圧縮されるまで続く。 第５のデータ・セットはＣＰｌに戻る。 第３図には、２進算術コードにより２進情報を復号する
際に次のビットに関して最後のビット値に基づいた統計
表のアクセスを必要とするタイム・クリティカル帰還経
路がある。もし回避されなければ、この問題は各ビット
の復号に必要なサイクル・タイムを減速させる。隣接す
る位置から１よりも多くの統計を読出し且つ正しい統計
表を選択する先読み手０ 法は、連続するビット毎に異なるレベルのトリーのアク
セス及び同時に２つのレベルの可能な統計の読出しと組
合わされる。後で説明するコード化方式のプロセス流れ
図は第４図に示す。 データを短縮するだめの２進算術コード・プログラムは
圧縮を威し遂げるために２進統計を必要とする。これは
コード化又は復号されたピッ１へ毎に統計を取出すこと
を必要とする。統計は線形化されたトリーに記憶される
。ビットのコード化はコード化される８ビツト毎に一度
だけ各トリー・レベルのアクセスを必要とする。８ビツ
ト・ザイクルでは統計は一度使用されると再び使用され
ることはないから、事前取出し、即ちスキューのアクセ
スとビットのコド化又は復号をオーバラップさせる先読
みが用いられる。統計表（Ｅｌ、）　１１．３が第１即
ちモジューロ０のデータ・セットを処理している間に、
統計表（Ｅ２）１１５は圧縮装置に送られたモジューロ
８のパケットのうちのモジューロ４のデータのパケット
を処理する。 第３図は復号器１２４の２つの統計表１２３及び■ １２５も示す。統計表１２３及び１２５は、符号器１１
４に統計表１１３及び１１５が接続されるのと同じよう
に、復号器］２４に接続される。符号器及び復号器の統
計表の全てのランダム・アクセス・メモリは、本発明の
良好な実施例に符号器及び復号器が実際に４つずつある
とき、８つの符号器及び復号器がオンラインであるよう
に見える。符号器及び復号器毎の統計表の二重化は、各
々が１つの統計表を持つ８つの符号器及び復号器による
フォーマット互換性を成し遂げる。８つの符号器及び復
号器は、第１図に示す４つの符号器及び復号器のスルー
プットを２倍にし、同時に符号器及び復号器毎に１つの
統計表の使用は、本発明の実施例の４つの符号器及び復
号器並びにその各々の２つの統計表によるフォーマット
互換性を可能にする。 このように、本発明に従って、複数の短縮プロセッサを
用いて所望のデータ速度を保持し、しかもフォーマツ［
・互換性も維持することができる。データは最初、各短
縮プロセッサにより並列処理するために等しいサイズの
データ・セットに分割される。各短縮プロセッサはｎ短
縮プロセッサに対しｍ統計表（ＳＴ）を含む。データ・
セットの数はｑに等しく、１はセット番号、即ち、０，
１，２．　、、、、ｑ−１である。セットｉは統計表Ｓ
Ｔ　Ｊにを用いて短縮プロセッサＣＰ　ｊにより処理さ
れる。この場合： ｊ　＝　ｉ　モジコー１１ｎ ｋ　　＝　　（ｉｌｏ）　　モジューロ　ｍである。 各ＣＰでＭ　ＳＴを持つＮ　ＣＰについては、データ処
理システムにおける数Ｎよりも少ないＣＰの可能な構成
は： ｍ　−阿 ｎ＝Ｎ により規定される。Ｍ、　Ｎ、　ｍ及びｎは全て０より
も大きい整数である。ｎはＮ　ＣＰシステムにおける最
大数の中から使用されたＣＰの数であり、ｍは最大数Ｃ
Ｐの中から使用されたＳＴの数である。 図示の良好な実施例では、Ｎは８　ＣＰに等しく、には
ＣＰ毎の２　ＳＴに等しい。可能な構成はｎが４に等し
く、ｍが２に等しい場合である。スループ３ ットの増加は８　ＣＰを使用し、各ＣＰがｌ　ＳＴを用
いる場合、即ちｎが８に等しく　ｍが１に等しい場合に
可能である。８　ＣＰ、即ちＮが８に等しい場合のもう
１つの可能性はＨが８に等しく、可能な構成は： ｎ＝８．ｍ＝１ ｎ＝４．ｍ＝２ ｎ＝２．ｍ＝４ ｎ＝１．ｍ＝８ である。 ８　ＣＰの場合で、Ｎが４に等しい時の可能な構成は： ｎ＝８．ｍ＝１ ｎ−４ｍ＝ｌｎ −４ｌ、ｍ＝４ である。 従って、全てのスルーブツト速度の増加を通じてフォー
マット互換性を維持しつつ、現在要求されているスルー
プット速度及び後に所望されるスループット速度を選択
することによるデータ・スループッ４ トの増加を通じてフォーマット互換性を維持することが
できる。より高いスループット速度、及びより低いスル
ープット速度の短縮のト方及び上方互換性は保証される
。 適応短縮は２つの相互に排他的なモードの１つで符号器
にあるバイト毎に実行される。第１のモードは］以上の
反復が検出されたとき同じ文字の順次反復を圧縮するラ
ン・モードである。これらはラン・モード・シーケンス
をセットすることにより識別される。 第２のモードは集積された統計により個々のバイトをコ
ード化するバイト・モードである。このパイ１〜・モー
ドは前の２つのバイトが異なる時、即ちバイト・モード
が非反復を表わした後に用いられる。 このモードはラン文字が該文字に等しいときに識別され
る。両モードの結果は、どの統計表が当該時点で活動化
されるかにより該統計表からの統計を集積するために使
用される。コード化プログラムはデータ・バイト毎の統
計に適応する。ラン・モード処理では、統計はバイト反
復の見込みに基づいている。 バイト・モード処理では、最初、各バイトの各ビットは
確率が等しいものと仮定する。統計はビット単位で更新
され、統計表の２進トリー構造に記憶される。統計は入
力データ・ストリングの各レコードを受取る前にリセッ
トされる。従って、各レコードは独立して処理される。 第４図に関連して後で説明するように、該プログラムは
データ圧縮を最大化するのにどのモードが有効かを動的
に決定する。正確な原データがコード・ストリングから
回復されるように、プログラムは適応データ統計を用い
てデータ・ビットのストリングをコード・ストリングに
写像する。圧縮される量は連続するバイト反復の数及び
一般的なバイト値の数の多さに正比例する。符号器及び
復号器は、該システムの最大データ速度を満たすのに必
要な並列短縮プロセッサの最大数として選択できる、同
数の統計表を用いる。第４図〜第１５図による短縮処理
は前述の論文Ａｒｉｔｈｍｅｔｉｃ　Ｃｏｄｉｎ及びＡ
ｎ　Ｉｎｔｒｏｄｕｃｔｉｏｎｔｏ　Ａｒｉｔｈｍｅｔ
ｉｃ　Ｃｏｄｉｎ　　’ｍびに米国特許第４４．６７３
１７号明細書に詳細に記載されている。これらの出版物
及Ｒ− び米国特許明細書は符号器及び復号器毎に１つの統計表
が使用される本発明によるコード化及び復号プロセスを
ずっと詳細に説明している。 第４図の短縮コード化プロセスの流れ図では、２つの前
のバイトが同じ時のラン・モード・シーケンスである。 バイト・モードはラン・モードが見っがらない時に使わ
れるモードである。ラン・モードは１以上の反復が検出
されると同じ文字の順次反復を圧縮する。ラン・モード
が見つからない時、即ちバイト・モードが開始されると
、個々のバイトは集積された統計によりコード化され、
前の２バイトが異なる、即ちラン・モードが見つからな
いとき、又はラン・モードが非反復を表示してから使用
される。 モードの結果はどちらも統計を集積するために使用され
る。コード化プロセスはバイト毎の統計に適応する。ラ
ン・モード処理の場合、統計はバイト反復の見込みに基
づいている。ビット・モード即ち非ラン・モードの場合
、最初に各バイトの各ビットは同じ確率であると仮定す
る。統計はビット単位で更新され且つ２進トリー・デー
タ構造で記憶される。統７ 計は３ビツト・フィールドのフォーマットをとり、１ビ
ツトはどのビット値がより見込みがあるかを表わし、他
の２ビツトは値１〜４を持つ数である。前記値は最も見
込みのあるビット値を生じる相対的な確率を示し、値１
は同じ見込みの値を表わし、値４は最も見込みのある値
を表わす。ホストから受取った各々の論理的なブロック
の始まりで統計はリセットされるので、論理的なブロッ
クはそれぞれ独立して処理される。該プロセスはデータ
圧縮を最大化するためにどのモードが有効かを動的に決
定する。該プロセスは、適応データ統計を用いて、デー
タ・ビットのストリングをコード・ストリングに写像し
、正確な原データがコード・ストリングから回復できる
ようにする。圧縮される量は連続するバイト反復の数及
び一般的なバイト値の数の多さに正比例する。 第４図の流れ図はデータ・セットのコード化プロセス全
体を示す。前述のように、データ・セットは最後のセッ
ト（データ・ストリームからデータ・セットに分離され
た後の残りのバイト）以外は５１２バイトである。デー
タ・セット毎に、符号器は既知８ の状態に初期化される。統計表はデータ・セット毎には
初期化されず、むしろチャネル・レコード毎に初期化さ
れるだけである。ラン文字レジスタは初期化される。ラ
ン・モード・レジスタは各データ・セットの始まりでリ
セットされる。該セットの中から各々のバイトが取出さ
れ、文字レジスタにロードされる。もしラン・モードが
セットされれば、ラン文字レジスタと文字レジスタが比
較される。もしそれらが等しければ、第６図に示す反復
事象コード化が実行される。さもなければ、第７図に示
す非反復事象コード化が実行され且つ第５図に示す文字
コード化プロセスが実行される。もしラン・モードがセ
ットされなかったならば、文字コード化プロセスは直ち
に開始される。 該セットのバイトはラン・モードでコード化されている
から、ラン・モードは決定されている。ラン文字レジス
タと文字レジスタが比較され、もしそれらが等しｔプれ
ば、ラン・モードがセットされる。さもなければ、ラン
・モードはリセットされ、ラン文字レジスタは次のラン
・モード事象の文字・レジス夕情報にセットされる。 該データ・セットの全てのバイトが処理されるまで該プ
ロセスは反復される。非反復事象コード化はラン・モー
ドで処理しているデータ・セットを終了させるために実
行される。ラン・モードがセットされてもリセットされ
ても、符号器内の符号レジスタの内容は符号の一部とし
てシフＩ・アウトされる。 第４図の流れ図はブロック２００で初期化、即ちプログ
ラムを開始する異なるレジスタをリセットすることによ
り始まる。次のブロック２０４では、データ・セラ］・
から次のバイトを取得し、それを文字レジスタに入れる
。判定ブロック２０Ｂはラン・モード・シーケンスがセ
ットされているかどうかを判定する。もしセットされて
いなければ、゛ノー“のライン２０８からブロック２１
０に進み、このバイトをコード化する。次にブロック２
１２で、該文字は前の文字と同じかどうかを検査する。 もし同じでなければ、ブロック２１４で、ラン・モード
をリセ・ントシ、且つラン文字レジスタを文字レジス、
夕に等しくなるようにセットする。プロセスは続行し、
次の０ バイトを取得するためにブロック２０４に戻る。判定ブ
ロック２０６で、もしラン・モードがセットされていれ
ば、”イエス”のラインから次の判定ブロック２２０に
進み、ラン文字レジスタの情報が文字レジスタの情報と
同じがどうかを検査する。もし同じならば、イエス・ラ
イン２２２からブロック２２４に進み、反復された事象
をコード化する。そして、ブロック２１２に該文字が最
後の文字に等しいがどうかを検査する。もし等しければ
、ブロック２」８で、ラン・モードがセットされ、次の
データを取得するためにシーケンスの始めに戻る。ラン
・モード・シーケンスは、前のバイトが同じであり且つ
符号器が２進算術コード化プロセスに従ってこの類似の
データを短縮する場合に用いられる。判定ブロック２２
０で、もしこのバイトの文字が同じでないならば、ノー
・ラインからブロック２２６に進み、非反復事象がコー
ド化され、ブロック２］０で文字がコード化される。ラ
ン文字レジスタは文字レジスタに等しくないから、判定
ブロック２１２からノー・ラインを経由してブロック２
１４に進み、ラン・モー１ ドをリセットする。ラン・モード文字はセットされてい
ないから、プロセスは各バイトを検査する同じモードで
継続する。この時点では、それはビット・モードであり
、バイトの各ビットは、このバイトの非類似ビットを短
縮するように処理される。プロセスはコード化されるデ
ータ・セットにある全てのバイ］・を検査し続

【づる。 コード化されたばかりの情報を復号する復号プロセスは
第１１図に示す。第４図の個々のブロックの幾つかのプ
ロセスの流れは第５図〜第８図に示す。 第５図は第４図のブロック２１０の文字コード化手順を
示す。バイトが反復されない、非ラン・モードのとき、
各バイトは第４図に示すブロックのコド化文字によりコ
ード化される。文字バッファに記憶されているバイトの
８ビットの各々について、統計が取出されてから、第８
図に示すコード化手順によりコード化される。そして、
更新された統計は統計表に再び記憶される。バイトをコ
ード化するために、ＤＢＩＴレジスタは先ずバイトの最
上位ビット・にセットされる。ブロック２３６に示すよ
うに、最初の２ ビットの統計が取出されるアドレス、ＡＤＤＲが１にセ
ットされる。ブロック２３８で、ビットはアドレスＡＤ
ＤＲ及び第８図に示すビット・コード化プロセスを用い
てコード化される。次の最上位ビットをコード化するた
めに、ブロック２４０に示ずように、ＡＤＤＲアドレス
を１ビツト左シフトしてＤＢＩＴを書込むことにより新
しい統計表アドレスが生成される。ブロック２４２に示
すように、　ＤＢＩＴは文字レジスタの次の最上位ビッ
トにセットされる。ブロック２４４に示すように、前記
プロセスは８回反復され、文字のビットの全てをコード
化する。 第６図は第４図に示すブロック２２４の反復事象コード
化プロセスを示す。統計表のアドレス０はラン・モード
として使用される。ラン・モードがセットされると、ブ
ロック２４６に示すように、アドレスＡＤＤＲはＯに、
ＤＢＩＴは１にそれぞれセットされ、反復されたビット
がコード化されることを表わす。そして、第８図のビッ
ト・コード化プロセスが実行され、ブロック２４８に示
すように、反復事象をコード化する。 ３ 第７図は第４図のブロック２２６の非反復事象コード化
プロセスを示す。ラン・モードがセットされると、ブロ
ック２５０に示す最初のステップで、統計表のアドレス
ＡＤＤＲは０に、　ＤＢＩＴ文字はＯにそれぞれセット
され、ラン文字に等しくないビットはコド化されること
を表わす。統計表のアドレスＯはラン・モードについて
使用される。そして、ブロック２５２に示すように第８
図のビット・コード化プロセスが実行され、第４図に示
すようにラン・モードの中断が起き且つ文字コード化ブ
ロック２　］、　Ｏで非ラン文字がコード化されること
を示す。 第８図のビット・コード化プロセスは、第５図のビット
・コード化ブロック２３８、第６図のビット・コード化
ブロック２４８及び第７図のビット・コド化ブロック２
５２で使用される。該プロセスの最初のステップ２５４
で、統計ＭおよびＫはアドレスＡＤＤＲにより指定され
たアドレスで統計表から取出される。Ｍ統計は推測され
た値を示す１ビツト値であり、統計には２ビツトの確率
値である。Ｋは１から４までの数をとることができる。 Ｍ、Ｋ及びＤＢＴＴ４ はコード計算ブロック２５６でのプロセスを使用して該
ビットをコード化するために用いられる。コード計算プ
ロセスは第９図に示す。次にブロック２５８で、統計を
更新してデータに適応させる。これは第１０図に示す統
計計算プロセスで実行される。新しい統コ１゛がＭ及び
Ｋで１１算されてから、ブロック２６０に示すように、
統計値はアドレスＡＤＤＲにより指定されたアドレスで
統計表に記憶される。 第９図のコード計算プロセスに示すように、コード化プ
ロセスは確率の合計を生成する。合計はコード、即ち符
号器の出力である。合計は合計レジスタＣで加算及びシ
フト動作を行うことにより生成される。正規化レジスタ
として、レジスタＡも使用される。本発明の良好な実施
例ではＡレジスタ及びＣレジスタはどちらも４ビツトで
ある。第４図の初期化ステップで、Ａレジスタ及びＣレ
ジスタはどちらも０に初期化される。第９図のコード計
算プロセスの最初のステップは、ブロック６００に示す
ように、確率最大の記号ＭＰＳをコード化するか、又は
確率最小の記号ＬＰＳをコード化するかを決定する。も
しＤＢ５ ＩＴが推測値Ｍに等しければＭＰＳがコード化され、さ
もなければＬＰＳがコード化される。ＬＰＳが選択され
ると、ＡレジスタはＯにリセットされ（ブロック６］２
）、Ｃレジスタはに同左シフトされ、０が書込まれる（
ブロック６１４）。シフト・プロセスによりＣレジスタ
から出るビットは連結されてビット・ストリングになる
。短縮されたデータはＣレジスタから出るこのビット・
ストリングであり、このストリングに追加の操作が実行
される。 最大確率記号（ＭＰＳ）の場合は、ＰＦと呼ばれる確率
係数がＫから生成される。ＰＦは４ビツト値であり、Ａ
レジスタ及びＣレジスタで算術演算を実行するために使
用される。もしに＝１ならＰＦは１０００にセットされ
る。もしに＝２ならＰＦは０１００にセットされる。も
しに＝３ならＰＦはｏｏｉｏにセットされる。もしに＝
４ならＰＦの表は０００１にセットされる。ＰＦ値はＣ
レジスタの内容に付加される。もしＣレジスタからの桁
上げがあれば、該桁上げは前に生成されたコード・ビッ
トを介して伝達される。新しい４ビツト合計は再びＣレ
ジスタに記憶される。更６ に、Ａレジスタの内容からＰＦが差引かれ、新しい差は
再びＡレジスタに記憶される。減算プロセスでＡレジス
タに借りが生じたなら、Ａレジスタ及びＣレジスタはど
ちらも１ビツトずつ左シフ］・され、０が書込まれる。 Ｃレジスタからシフトされたビットは前のコード・ビッ
トと連結され、短縮されたデータをつくる。 Ｃレジスタからシフトアウトされたビットは確率の合計
であるから、Ｃレジスタからの桁上げは全合計に伝達さ
れねばならない。全合計を符号器に記憶することは実際
的ではないので、符号器から送イ１済みのコードの桁上
げは出力を介して伝達しなくてもよいように、桁上げ伝
達が制御されねばならない。 これは詰込みビットによって行われる。Ｃレジスタから
出る合計は８ビツト・バイトとして連結され、符号器か
ら送出される。８ビツトの全１の値を持つコード・ビッ
トが検出される毎に、４ビツトの０が全１バイトの後に
挿入され、Ｃレジスタからの桁上げが全ｌバイトに伝達
されるのを阻止する。もしＣレジスタからの桁上げがあ
れば、詰込まれた４ピッ７ トのＯは１つだけ増加する、従って桁上げが全１コド・
バイトに伝達されるのを阻止する。バイト詰込みの１つ
の利点は、コード・ストリームへの特別の文字コードの
挿入が可能なことである。次の４ビツトの２つの組合せ
、即ち００００及び０００１の一方だけが全１ビツトに
続くことができるから、コード化プロセスによりこれら
の２つの値以外の値が生成されていないので、２バイト
の特別文字を挿入できる。これらの特別文字は、異なる
短縮データ・セットを分離する、セット区切りの端であ
る。 第１０図で、統計表に基づいた確率計算が短縮される（
米国特許第４４６３３４２号参照）。モンテカルロ・カ
ウンタ、ＣＮＴは統計表Ｍ及びＫに何が行われるかを決
定するために使用される。モンテカルロ手法は、タスク
を実行するか又は実行しない決定が、決定論的なアプロ
ーチではなく擬似ランダム数から決定された回答に基づ
く場合に用いる。ＣＮＴカウンタは４ビツト２進アツプ
（ＵＰ）・カウンタである。ＣＮＴカウンタは第４図の
初期化ステップでＯにリセットされる。第１０図のブロ
ック５００に示すように、８ 最初のステップは、最大確率記号ＭＰＳが処理されたか
最小確率記号ＬＰＳが処理されたかを判定することであ
る。ＤＢＩＴとＭ統計が等しいときはＭＰＳである。 さもなければｒ、ｐｓである。もしＬＰＳが処理された
なら、間違った推測であり、該推測値発生の確率値は。 直ちに減少すべきである。判定ブロック５２８で、もし
Ｋが既に１ならば、ブロック５３２で、統計Ｍは逆転さ
れ、推測値の反対の値が保管される。もしＭＰＳが処理
されたならば、正しい推測であり、この推測値発生の確
率値は増加すべきであるが、増加は常にＫの最大値に達
するのが速すぎ誤り推測のペナルティがずっと高くなる
から、常にそうするとは限らない。それゆえ、モンテカ
ルロ・カウンタを用いてＫをランダムに増加させる。も
し判定ブロック５１０でＫが１に等しく、ブロック５１
６でＣＮＴカウンタの２つの下位ビットが１であれば、
ブロック５１８で、Ｋは増加される。もしに統計値が２
に等しく（ブロック５１２）、カウンタＣＮＴの３つの
下位ビットが１に等しければ（ブロック５１３）、ブロ
ック５１８でＫは増加される。もし統計Ｋが３に等　９
− しく（ブロック５１４）、ＣＮＴカウンタの４ビツト全
てが１に等しければ（ブロック５２４）、値には増加さ
れる。もしＫが４に等しければ、Ｋは既に最大値である
から、そのままである。Ｋの値にかかわらず、ＭＰＳの
場合、ＣＮＴカウンタはブロック５０４及び５１８で増
加される。 第１１図〜第１５図は復号プロセスの処理の流れを示す
。第１１図はチャネル・アダプタに送られたデータ・セ
ットの復号プロセス全体の流れ図を表わす。本発明の良
好な実施例では、データ・セットは最後のセット即ち残
りの部分の外は５１２バイトである。各データ・セット
について、例えば、第３図の復号器１２４は最初、既知
の状態になるように初期化される。統計表は各データ・
セット毎には初期化されず、チャネル・ストリームのレ
コード毎に初期化されるだけである。各データ・セット
の始まりでラン文字レジスタは初期化され、ラン・モー
ド表示はリセットされる。復号器のＣレジスタは短縮さ
れたデータの最初のバイトの最上位ビットでロードされ
る。非ラン・モードでは復号プロセスは一度に０ １ビット復号する。８ビツト毎に１バイトにアセンブル
され、チャネル・データのバイトとして送られる。ラン
・モードの場合、反復バイトはチャネル・データのバイ
トとして送出され、当該データ・セットの全ての短縮さ
れたデータが使用され且つデータ・セットの全てのビッ
トが復号されるまでプロセスは継続する。ブロック３０
８で、もしラン・モードがセットされていれば、ラン事
象を復号するブロック３２２に進む。ラン事象復号は第
１３図に示すように処理され、　ＤＢＩＴレジスタに値
が戻される。もしＤＢＩＴが１なら（ブロック３２４）
、反復されたビットはラン・モードでコード化されてお
り、それゆえラン文字は文字レジスタに複写され、（ブ
ロック３２６）、ブロック３１４で送出される。もしＤ
ＢＩ’＃＋＜０なら、文字復号ブロック３１０は第１２
図に示すように処理される。データ・バイトは復号され
て文字レジスタに送り込まれ、該バイトは文字レジスタ
から送出される。ブロック３１６で、もしラン文字レジ
スタが文字レジスタに等しければ、ブロック２３８に進
み、ラン・モードをセットする。もしラン文字が文字に
等しくなければ、ラン・モードはリセットされ（ブロッ
ク３１８）、文字レジスタはラン文字レジスタに複写さ
れる（ブロック３２０）６全ての短縮されたデータが使
用され且つチャネル・データのセットの全てのバイトが
短縮解除されるまでプロセスは継続する。 第１１図のブロック３１０の文字復号プロセスは第３−
２図に示す。例えば、第１１図のブロック３０８で、バ
イトが反復されないときはラン・モードは継続されない
ことを示し、ノー・ラインを経由してブロック３１０に
進む。即ち、第１２図のブロック３３０で、最初のビッ
トの統計が取出されるアト１ノスＡＤＤＲはｌにセット
される。非ラン・モードでは、各ビットは第１２図に示
す文字復号プロセスにより復号される。復号されるバイ
トの８ビツトの各々について統計が取出され、第１４図
に示す復号プロセスによりビットが復号される。そして
更新された統計は再び統計表に記憶される。最初のビッ
トの統計が取出されるアドレスは、前述のようにブロッ
ク３３０で１にセットされる。ブロック３３２で、復号
ビットはＤＢＩＴレジスタに入力される。ＤＢＩＴレジ
スタで復号された最初のビットは文字レジスタの最上位
ビットに記憶される。次のビットの復号のため、ブロッ
ク３３４で、アドレスＡＤＤＲをｌビット左シフトする
ことにより新しい統計表アドレスが生成すると同時に当
該ビットにＤＢＩＴ−を書込む。復号された次のビット
は文字レジスタの次の最上位ビットに記憶される。これ
は、ブロック３３６で、文字レジスタの文字を左シフト
し該レジスタにＤＢＩＴを書込むことにより行われる。 判定ブロック３３８に示すように、前記プロセスは８回
反復され、全てのビットを復号して文字レジスタに入れ
る。 第１］図のブロック３２２のラン事象復号は第１３図に
示す。統計表のアドレス０はラン・モードに使用される
。それゆえ、第１３図のブロック３４０でアドレスＡＤ
ＤＲはＯにセットされる。そして復号されるビットはブ
ロック３４２でＤＢＩＴレジスタに入力され、ラン事象
を復号するためにビット復号が実行される。 第１２図のブロック３３２のビット復号プロセス３ は第１４図に示す。ブロック３５０で、ＡＤＤＲ信号に
より指定されたアト１ノスで統計Ｍ及びＫが統計表から
取出される。統計Ｍは推測値を示す１ビツト値であり、
統計には２ビツトの確率値である。統計には、１から４
までの数を選択できる。統計Ｍ及びＫは第１５図に示す
データ・ビット言１算のプロセスを用いてビットを復号
するのに使用される。ブロック３５２のデータ・ビット
計算プロセスで、ビットが復号されＩ）ＢＩＴレジスタ
に記憶される。そしてブロック３５４で、復号されるデ
ータに統計を適応させるように統計は更新される。これ
は第１Ｏ図に示す統計計算プロセスで行われる。統計Ｍ
及びＫで新しい統計が計算された後、ブロック３５６で
、統計Ｍ及びＫはＡＤＤＲ信号により指定されたアドレ
スで再び統計表に記憶される。 第１５図は第１４図のブロック３５２のデータ・ビット
計算プロセスを示す。復号プロセスはコード化プロセス
と同じタイプのＡレジスタ及びＣレジスタを使用する。 Ａレジスタは正規化レジスタでありコード化プロセスと
同じように使用される。本発明４ の良好な実施例では、Ａレジスタ及びＣレジスタはどち
らも４ビットを有する。復号サイクルのための第４図の
初期化ステップでは、Ａレジスタ及び←レジスタはどち
らも０になるように初期化される。そして短縮データの
最初の４ビツトはＣレジスタにシフトされる。第１５図
のブロック７００の最初のステップはデータ・ビットを
計算するため最大確率記号（ＭＰＳ）がコード化された
か最小確率記号（ＬＰＳ）がコード化されたかを判定す
る。Ｃレジスタで減算が試行され、ＭＰＳがコード化さ
れたかＬＰＳがコード化されたかを判定する。確率係数
ＰＦは統計Ｋから生成される。ＰＦはＡレジスタ及びＣ
］ノジスタで算術演算を実行するために使用される４ビ
ツト値である。確率係数ＰＦは第９図のコード計算プロ
セスの場合と同様に統計Ｋから変換される。 Ｃレジスタの内容からＰＦを引き、もしＣレジスタに借
りが要求されれば、ＬＰＳがコード化されているに相違
なく、さもなければ、ＭＰＳがコード化されている。判
定ブロック７００の結果がＬＰＳなら、ブロック７１０
でＡレジスタはＯにリセットされ、プロツク７１２でＣ
レジスタかに同左シフトされる。Ｃレジスタから出るビ
ットは破棄され、Ｃレジスタに短縮されたデータが書込
まれる。ＬＰＳがあることは判定されているから、コー
ド化プロセスで間違った推測がなされたに相違なく、ブ
ロック７１４でＤＢＩＴはＭの値の逆数にセットされる
。ＭＰＳが決定されている場合は、コード化プロセスで
正しい推測がなされているに相違ないから、ブロック７
０１で、ＤＢＩＴレジスタは値Ｍにセットされる。ブロ
ック７０２でＣレジスタの内容から確率係数ＰＦを引く
。新しい４ビツト差は再びＣレジスタに記憶される。Ｐ
Ｆ−ｔＩＡレジスタの内容から引き、新しい差は再びＡ
レジスタに記憶される。判定ブロック７０４で、もし引
算のプロセスでＡレジスタに借りがあれば、ブロック７
０６及び７０８で、Ａレジスタ及びＣレジスタはどちら
も１ビツトずつ左シフトされる。Ａレジスタは０を書込
み、Ｃレジスタは短縮されたデータのビットが書込まれ
る。Ｃレジスタからシフトされたビットは破棄される。 短縮データをＣレジスタにシフトするとき、桁上６ げを防ぐための詰込みビットは除去されねばならない（
第６図のコード計算プロセス参照）。詰込みビットは、
次のコード・バイトの最上位４ビツト全Ｏ又は０００１
−があとに続く全１バイトにより識別される。もし全１
バイトに続く４ビツトが全０であれば、動作は行われず
、４個のＯビットが破棄されるだけである、即ちＣレジ
スタへのシフトは行われない。もし全１バイトに続く４
ビツトが０００１であれば、Ｃレジスタの内容は１増加
され、再びＣレジスタに記憶される。この場合、４ビツ
ト０００１も破棄され、Ｃレジスタにはシフトされない
。もし全１バイトに続く４ビツトが全０でもなく　００
０１でもなければ、全１バイト及び後続のバイトはコー
ド・ストリムに挿入された特別の文字である。これらの
特別の文字は、セットの間を区切るか又はレコードの終
りを識別する、セット文字の終り又はレコード文字の終
りである。コード・ストリームでセット文字又はレコー
ド文字の終りが現われると、全てのデータ・ビットが復
号され且つＣレジスタの内容が全０になる、即ちコード
化プロセスの開始条件になるまで７ 復号プロセスは継続される。 短縮解除即ち復号シーケンスのチャネル速度は最もタイ
ム・クリティカルである。トリーの１番目のレベルのデ
ータ・ビットは、次に最も高いトリー・レベルのビット
を復号するのに必要なトリー・アドレスを引算するため
に復号しなければならない。統計表アクセス時間が復号
サイクル時間に等しい、単なるオーバラップの場合、２
つの隣接する統計位置が■番目のレベルのデータ・ビッ
トの可能な結果毎に１つ取出される。下位のアドレス・
ビットが既知であるとき、前記下位のビットは制御信号
になり、所要の統計を選択し短縮装置に送付する。同時
に、統計適応プロセスは該統計を操作し適切なデータ・
レジスタでそれを置換える。そしてデータ・レジスタは
統計表に再書込みされる。２つの独立したデータ・レジ
スタ・メモリ装置の要求は２重ボート・メモリの使用に
より解決することができる。２重ボート・メモリは２つ
の異なるメモリ・アドレスに対し読取り書込みを同時に
行う。１つのトリー・レベルで読取りもう１つのトリー
・レベルで書込むとき、８ レベルのアドレスは異なることが保証される。それゆえ
、統計表は読取り中は決して更新されない。 本発明による短縮装置で使用されるプロセスの流れの更
に詳細な説明は米国特許第４２８６２５６号、同第４４
．６３３４２号及び同第４．４６７３１７号明細書を参
照されたい。本発明による短縮装置はこれらの３特許の
改良である。主たる改良点として、２つの統計表が符号
器及び復号器の各々に包含され、統計表の２重化は共有
のハードウェア、即ち１つの符号器又は復号器の使用を
可能にするとともに、システムに互換性のあるフォーマ
ットを２倍のスループット・データ速度で可能にする。 ハードウェアの数が少なＩ−１れば少ないほど費用は安
くなる。 第４図のコード化プロセスはたぶん前述の米国特許第４
４６７３１７号明細書により最もよく理解される。 該特許で使用されているように、第】のレジスタはレジ
スタＣであり、第２のレジスタはレジスタＡである。良
好な実施例では、レジスタＡ及びＣの各々は４ビツトを
有し、各々がシフト・レジスタとして作用するようにプ
ログラムされている。レジスタＣ９ は、コード化サイクルでは圧縮されたデータを含むが、
復号サイクルでは圧縮されないデータを含む。 第１５図において、ブロック７００で最大確率記号（Ｍ
ＰＳ）が示され、ブロック７０２で圧縮中に計算された
合計からの差をとり、圧縮されないデータを生成する外
は、復号プロセスはコード化プロセスにきわめて類似し
ている。Ａレジスタ制御はコード化サイクルの場合と同
じである。Ａレジスタで借りの発生は正規化を生じるが
、借りの不足は制御動作を起こさせない。復号中、判定
ブロック７００からＬＰＳが決定されると、Ａレジスタ
はブロックでリセットされ、Ｃｌノジスタはにビット左
シフトされ、０よりもむしろ復号される圧縮データが書
込まれる。 Ｆ６発明の効果 本発明によれば、既知の最大時間内にデータをコード化
し復号することができるデータ短縮システムが提供され
る。 本発明によれば、全システムについて同じフォーマット
を保持しつつ更に高速のデータ速度を取得できるデータ
短縮システムが提供される。 　ｎ 更に本発明によれば、異なるスルーブツト速度を用いる
短縮プロセスでフォーマット互換性が維持される高機能
の２進算術コード化プロセスが提供される。 更に本発明によれば、コード化及び復号プロセスの上方
及び下方フォーマット互換性を可能にする改良された短
縮方式が提供される。 更に本発明によれば、増大したスループット速度及び標
準的なスルーブツト速度のどちらでコード化された媒体
も復号できる上方及び下方フォーマット互換性を提供す
ると同時に今日のレコード処理システムが要求するより
高い速度でデータを圧縮し処理するためにデータに固有
のスループット速度に適応できる短縮プロセッサが提供
される。 最後に本発明によれば、並列短縮装置の付加により増大
したスループット速度を持つ短縮システムに予測可能ス
ループット速度及びフォーマット互換性を提供すると同
時に複数の並列短縮システムを利用し且つデータ・スト
リームに適応可能な圧縮方式が提供される。 １

【図面の簡単な説明】

第１図は本発明に従って複数の並列接続された短縮プロ
セッサを有する周辺サブシステムの概要ブロック図であ
る。 第２図は第１図の２つの短縮プロセッサの相互接続の概
要図である。 第３図は第１図に示す１つの短縮プロセッサの詳細なブ
ロック図である。 第４図乃至第８図は第３図の符号器により実行される異
なる手順の流れ図である。 第９図は第３図に示す符号器の出力として確率の合計を
生成するコード化プロセスの流れ図である６第１０図は
第３図の統計表に基づいた確率計算の流れ図である。 第１１図乃至第１５図は第３図の符号器の処理の流れ図
である。 １２・・・・チャネル・アダプタ、１６・・・・短縮装
置、１７・・・・短縮プロセッサ、２０・・・・Ａバス
、２５．２９・・・・デマルチプレクサ／マルチプレク
サ、３６・・・・符号器、３８・・・・復号器、１１３
・・・・統計表、２ １１４・・・・符号器、１１５・・・・統計表、１２３
・・・・統計表、１２４・・・・復号器、１２５・・・
・統計表、１３２・・・・事象カウンタ、１３４・・・
・インタフェース制御部、１３６・・・記憶装置、１３
８・・・・事象カウンタ、１４０・・・・記憶装置、１
４２・・・・インタフェース制御部、１４４・・・・速
度整合バッファ。

Claims (14)

【特許請求の範囲】
1. （１）包含する短縮プロセッサの数がｎであり、各短縮
   プロセッサは１つの符号器と１つの復号器を有し、前記
   符号器と復号器の各々が保有する統計表の数はｍであり
   、各短縮プロセッサはコード化するために等しいサイズ
   のデータ・セットを処理する、算術２進短縮システムで
   あって、 ｑ＝コード化されるデータ・セットの数 ｉ＝セット数 であり、 セットｉは統計表にを使用する短縮プロセッサｊにより
   処理され、ｊ及びｋは ｊ＝ｉモジューロｎ ｋ＝（ｉ／ｎ）モジユーロｍ により規定され、 各短縮システムにＭ統計表を有するＮ短縮プロセッサ・
   システムの場合、短縮システムで短縮プロセッサの数が
   Ｎよりも少ない構成は、 ｍ≧Ｍ ｎ≧Ｎ により規定され、ｍ、ｎ、Ｍ及びＮは０よりも大きい整
   数であり、ｎは該システムにある短縮プロセッサの最大
   数Ｎのうちから使用された短縮プロセッサの数、ｍは各
   短縮プロセッサにある最大数Ｍのうちから使用された統
   計表の数である データ短縮システム。
2. （２）請求項（１）記載のデータ短縮システムであって
   、 コード化するための該等しいサイズのデータ・セットが
   ５１２バイトであるデータ短縮システム。
3. （３）請求項（１）記載のデータ短縮システムであって
   、 ｎ＝４、ｍ＝２であるデータ短縮システム。
4. （４）請求項（１）記載のデータ短縮システムであって
   、 Ｎ＝８、Ｍ＝２であるデータ短縮システム。
5. （５）請求項（１）記載のデータ短縮システムであって
   、 Ｎ＝８、Ｍ＝２、ｎ＝４且つｍ＝２であるデータ短縮シ
   ステム。
6. （６）請求項（１）記載のデータ短縮システムであつて
   、 Ｎ＝８、Ｍ＝２、ｎ＝８且つｍ＝１であるデータ短縮シ
   ステム。
7. （７）データ・セット情報を圧縮するデータ短縮システ
   ムであって、 データを圧縮する少なくとも１つの符号器、データを圧
   縮解除する少なくとも１つの復号器、各符号器に関連し
   た複数の統計表、及び 各復号器に関連した複数の統計表、 を含み、 前記統計表の各々はそれらの関連した符号器又は復号器
   がそれぞれに送られた１つのデータ・セットの全てを処
   理するときの統計プロセスを表わすステートメントを記
   憶し、それらの関連した符号器又は復号器の前記統計表
   の各々は、その関連した符号器又は復号器の各統計表が
   、その関連した符号器又は復号器が該データ・セットを
   処理するにつれて、後続するデータ・セットを次々と受
   入れるように、順次に動作可能であり、前記複数の統計
   表の各々は、後続するデータ・セクションが各記憶装置
   に送られるにつれて、学習プロセスのように始まりから
   終りまでそしてまた始まりから順次に１つのデータ・セ
   ットからの統計データを記憶するように動作可能であり
   、 それによって、１つの復号器に関連した１つの統計表は
   、１つの符号器に関連した１つの統計表の統計プロセス
   により圧縮された１つのデータ・セットの圧縮解除の統
   計を記憶する データ短縮システム。
8. （８）請求項（７）記載のデータ短縮システムであって
   、 該短縮システムは算術２進圧縮システムを使用し該記憶
   装置は圧縮及び圧縮解除の処理で生じた統計を記憶する データ短縮システム。
9. （９）請求項（７）記載のデータ短縮システムであって
   、 ４つの符号器及び４つの復号器を含み、各符号器及び各
   復号器は２つの記憶装置を含む データ短縮システム。
10. （１０）請求項（７）記載のデータ短縮システムであつ
    て、 ８つの符号器及び８つの復号器を含み、各符号器及び各
    復号器は１つの記憶装置を含む データ短縮システム。
11. （１１）複数の短縮プロセッサを含む算術２進短縮シス
    テムであって、短縮プロセッサの各々は１つの符号器と
    １つの復号器を有し、前記符号器及び復号器の各々は複
    数の統計表を有し、各短縮プロセッサはコード化のため
    に等しいサイズのデータ・セットを処理し、 前記統計表の各々はそれらの関連した符号器と復号器が
    それらのデータ・セットを処理するときの統計収集プロ
    セスを表わすステートメントを記憶し、後続するデータ
    ・セットがそれらの関連した符号器又は復号器に送られ
    るにつれて各データ・セットの統計を記憶するように動
    作可能であり、 それによって、１つの復号器に関連した１つの統計表は
    １つの符号器に関連した１つの統計表の統計収集プロセ
    スにより圧縮された１つのデータ・セットの圧縮解除の
    統計を記憶する データ短縮システム。
12. （１２）請求項（１１）記載のデータ短縮システムであ
    って、 等しいサイズのデータ・セットは５１２バイトを含む データ短縮システム。
13. （１３）請求項（１１）記載のデータ短縮システムであ
    って、 ４つの符号器と４つの復号器を含み、各々の符号器及び
    復号器は２つの統計表を含む データ短縮システム。
14. （１４）請求項（１）記載のデータ短縮システムであっ
    て、 フォーマット互換性のためにＮ＝ｍｘｎの関係が維持さ
    れる データ短縮システム。