JPH03187511A - アクティブフィルタ回路およびその制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアクティブフィルタ回路に関する。

より特定的には、この発明はＩＣ化に好適するアクティ
ブフィルタ回路に関する。

〔従来技術〕

集積回路（ｒｃ）内にフィルタを内蔵しようとする場合
、ＩＣ内の素子のばらつき等により、フィルタ特性にも
ばらつきを生じる。従来、このばらつきを補償するため
に、１つの方法として、ＩＣ内にダミーの基準フィルタ
を設け、そこに基準信号を入力し、基準フィルタからの
出力の値が所望の値になるように帰還制御をかける方法
があった。この方法は、被制御フィルタは基準フィルタ
と同一もしくは相関する抵抗や容量を備えかつ同一もし
くは相関する制御信号が印加されるとその基準フィルタ
と同じもしくは相関する特性に調整されるという考えに
基づき、１つもしくは複数の基準フィルタと基準信号と
で、ＩＣ内の他の被制御フィルタを制御する方法である
。

第２２図に示す従来例はローパスフィルタの遮断周波数
ｒｃを自動制御する場合の例である。まず、一定周波数
Ｆｒｅｆの基準信号を基準フィルタに入力し、その出力
を増幅した信号のレベルと基準周波数信号発振器の出力
レベルとを比較し、両者が同じになるように制御電圧Ｖ
ｃを出力し、これを可変容量ダイオードＣｖに印加して
、フィルタ特性を変えている。この帰還制御により、フ
ィルタの基準周波数における減衰量がアンプの利得と等
しくなると、両レベルが等しくなって、フィルタが調整
された状態となる。

〔発明が解決しようとする課題〕

第２２図図示の従来の方法では、ＩＣに内蔵されたフィ
ルタを調整するために外部から信号を与える必要はない
が、ＩＣ内にダξ−の基準フィルタを設けるため、ＩＣ
の素子数が増加するばかりでなく、さらに基準信号発振
器が必要となる。

ＩＣ化に好適なフィルタ回路の一例が、１９８６年（昭
和６１年）１１月２９日付で出願公告された特公昭６１
−５５８０６号公報に開示されている。

特公昭６１−５５８０６号公報に開示されたフィルタ回
路では、バイパスフィルタ回路を実現するために、減算
器等を付加する必要があり、したがって回路素子数が増
加するのみならず、回路構成が複雑になるという問題点
があった。

この発明の他の目的は、簡単な構成を有し、ＩＣ化に好
適する、アクティブフィルタ回路を提供することである
。

この発明のその他の目的は、このような新規なアクティ
ブフィルタ回路を用いた種々の回路を提供することであ
る。

〔課題を解決するための手段〕

第１発明は、第１および第２のトランジスタを含んで構
成される第１の差動対、第１の差動対の第２のトランジ
スタの出力端に接続される第１の容量性負荷、第２のト
ランジスタの出力を第２のトランジスタの入力に負帰還
させるための第１の負帰還経路、第３および第４のトラ
ンジスタを含んで構成される第２の差動対、第２の差動
対の第４のトランジスタの出力端に接続される第２の容
量性負荷、および第４のトランジスタの出力を第１の差
動対を構成する第１のトランジスタの入力に負帰還させ
るための第２の負帰還経路を備える、アクティブフィル
タ回路である。

第２発明は、第１および第２のトランジスタを含んで構
成される第１の差動対、第１の差動対の第２のトランジ
スタの出力に接続される第１の容量性負荷、第３および
第４のトランジスタを含んで構成される第２の差動対、
第１の差動対の第２のトランジスタの出力を第２の差動
対の第４のトランジスタの入力に接続するための接続経
路、第４のトランジスタの出力に接続される第２の容量
性負荷、および第４のトランジスタの出力を第１の差動
対を構成する第１のトランジスタの入力に負帰還させる
ための負帰還経路を備える、フィルタ回路である。

〔作用〕

第１発明では、第１および第２の負帰還経路によって、
第１および第２の差動対が共に直’ＩＡ　領域の中心付
近で動作するようになり、第１および第２の差動対が協
働して２次のアクティブフィルタ回路として作用する。

第２発明では、接続経路と負帰還経路とによって、第１
および第２の差動対がそれぞれ直１ＩｓＮ域の中心付近
で作動するようになり、したがって第１および第２の差
動対が協働して２次のアクティブフィルタ回路として作
用する。

〔発明の効果〕

この発明によれば、減算器等の付加回路を必要としない
ので回路素子数の増加や回路構成の複雑化なしに、ＩＣ
化に好適するアクティブフィルタ回路を得ることができ
る。

この発明によれば、さらに、同−構成の回路によって異
なる種類のフィルタを構成することができるので、それ
ぞれのフィルタが互いに強い相関関係を有し、したがっ
てその調整が非常に容易に行える。

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

〔実施例〕

この発明に従った具体的なアクティブフィルタ回路の説
明の前に、ここで、そのようなアクティブフィルタ回路
に用いられる１対のトランジスタからなる差動対につい
て説明する。第２Ａ図のように、トランジスタＱｌおよ
びＱ２からなる差動対１において、トランジスタＱ２の
コレクタ電圧■０は、負荷抵抗をＲＬとすると、次式（
１）で表される。

ＶＯ＝ｇｍ　・ＲＬ　・（Ｖ３−　Ｖ２）　　　　　　
　　・・・（１）ただし、ｇｍは相互コンダクタンスで
ある。電子の電荷がｑ、ボルツマン定数がｋ、電流がｔ
ｉ、そして絶対温度がＴとすると、次式（２）で表され
る関係が成立する。

４ｋＴ　　　　　　　　′ｔ）［１ また、差動対１を構成するトランジスタＱｌおよびＱ２
の工くツタ抵抗すなわち微分抵抗ｒｅは次式（３）で与
えられる。

したがって、前述の式（１）は次式（４）のように変形
され得る。

次に、第２Ｂ図に示すように、負荷抵抗ＲＬに代えてそ
の電流量が１１の定電流源を接続し、さらに、トランジ
スタＱ２のコーク。夕に容量性負荷として働くコンデン
サＣを接続すると、その定電流源のインピーダンスは無
限大と見做せしかもコンデンサＣによるインピーダンス
１／ｊωＣが負荷抵抗ＲＬに相当するので、式（４）は
次式（５）に変形され得る。

ここで、第２Ｂ図に示すように、コンデンサＣとアース
との間にその出力電圧がＶｌの電源をさらに接続すると
、次式（６）が得られる。

次に、第２Ｃ図のように、トランジスタＱ３によって工
ごツタフォロワを構成すると、エミッタフォロワではそ
の入力端子と出力電圧とが等しいので、トランジスタＱ
３の工ξツタ電圧はまた次式（７）で与えられる。

この第２Ｃ図の差動対１においては、トランジスタＱ１
のベース入力が十入力として、またトランジスタＱ２の
ベース入力が一入力として働き、トランジスタＱ２のコ
レクタから出力電圧が取り出される。したがって、第２
Ｃ図の例では、エミッタフォロワＱ３を通して、出力電
圧ＶＯが一入力に帰還されている。

第１図を参照して、この実施例のアクティブフィルタ回
路１０は、先に第２Ａ図〜第２Ｃ図で説明した差動対ｌ
と同様の構成の２つの差動対１２および１４を用いる。

第１の差動対１２の十入力（第２Ｃ図のトランジスタＱ
ｌのベース入力に相当する）には第２の差動対１４の出
力電圧Ｖ３が印加され、−入力（第２Ｃ図のトランジス
タＱ２のベース入力に相当する）には第１の差動対１２
の出力電圧■２が帰還される。差動対１２および１４の
容量性負荷すなわちコンデンサＣ１およびＣ２には、そ
れぞれ、電圧Ｖ１およびＶ４が印加される。第２の差動
対１４の十入力（第２Ｂ図のトランジスタＱ１のベース
入力に相当する）には電圧■５が印加され、−入力（第
２Ｂ図のトランジスタＱ２のベース入力に相当する）に
は第１の差動対１２の出力電圧■２が帰還される。

第１図のアクティブフィルタ回路１０は、具体的には、
第３図に示される。第３図を参照して、アクティブフィ
ルタ回路１０は、第１および第２のトランジスタＱｌｌ
およびＱ１２を含んで構成される第１の差動対１２と、
第３および第４のトランジスタＱ２１およびＱ２２を含
んで構成される第２の差動対１４とを含む。

第１の差動対１２を構成するトランジスタＱ１１および
Ｑ１２のエミッタは定電流源を構成するトランジスタＱ
１３のコレクタに共通接続され、トランジスタＱｌｌの
コレクタには、端子１６からの電源電圧（十Ｂ）が供給
される。トランジスタＱ１２のコレクタは定電流源すな
わちトランジスタＱ１５のコレクタに接続されるととも
に、第１の差動対１２のエミッタフォロワを構成するト
ランジスタＱ１４のベースに接続され、容量性負荷を構
成するコンデンサＣＩを介して端子１８に接続される。

第１図回路の第１の差動対１２の十入力を構成するトラ
ンジスタＱｌｌのベース入力には、第２の差動対１４の
エミッタフォロワを構成するトランジスタＱ２４の出力
が接続され、入力を構成するトランジスタＱ１２のベー
ス入力はトランジスタＱ１４の出力すなわち端子２０に
接続される。なお、トランジスタＱ１３によって構成さ
れる定電流源の電流量は、トランジスタＱ１５によって
構成される定電流源の電流量Ｉｆの２倍の電流量２１１
に設定される。

第２の差動対１４を構成するトランジスタＱ２１および
Ｑ２２のエミッタは、トランジスタＱ２３によって構成
される定電流源に共通接続され、このトランジスタＱ２
３は先のトランジスタＱ１３とともに電流ミラー回路を
構成する。トランジスタＱ２１のコレクタには端子１６
から電源電圧（十Ｂ）が印加される。トランジスタＱ２
２のコレクタは、トランジスタＱ２５によって構成され
る定電流源に接続されるとともに、工くツタフォロワと
してのトランジスタＱ２４のベースに接続され、さらに
容量性負荷であるコ・ンデンサＣ２を介して端子２２に
接続される。第１図の回路の第２の差動対１４の一入力
を構成するトランジスタＱ２２のベース入力は第１の差
動対１２の出力すなわち端子２０に接続され、十入力を
構成するトランジスタＱ２１のベース入力は端子２４に
接続される。なお、先の第１の差動対１２と同じように
、第２の差動対１４においても、゛・トランジスタＱ２
５で構成される定電流源の電流量は、トランジスタＱ２
３で構成される定電流源の電流量■２の２倍の電流量２
１２に設定される。

トランジスタＱ１６およびＱ２６は対をなし、それぞれ
のコレクタには適当な抵抗を介して電源電圧（十Ｂ）が
印加される。トランジスタＱ１６のコレクタは、それ自
身のベースに接続されるとともに、トランジスタＱ１７
で構成される定電流源に接続される。同様に、トランジ
スタＱ２６のコレクタは、トランジスタＱ２６のベース
に接続されるとともに、トランジスタＱ２７で構成され
る定電流源に接続される。

なお、先の定電流源を構成するトランジスタＱ１３、Ｑ
２３．Ｑ１７およびＱ２７は、ともに並列接続された電
流ミラー回路を構成し、そのベースは、端子２６に共通
接続される。この端子２６に制御電圧Ｖｃを印加するこ
とによって、それぞれのトランジスタの電流量が変化さ
れ、したがってこのアクティブフィルタ回路１０のフィ
ルタ特性が調整ないし制御される。

ここで、端子１８．トランジスタＱ１４の出力すなわち
端子２０．トランジスタＱ２４の出力。

端子２２および端子２４の電圧をそれぞれＶｌ。

Ｖ２．Ｖ３．Ｖ４およびｖ５と設定する。

端子２４の電圧■５が上昇すると、トランジスタＱ２２
のコレクタ電流が減少し、その減少分だけトランジスタ
Ｑ２４の電流が増加し、したがってその出力電圧ｖ３が
上昇する。そして、電圧Ｖ３が上昇すると、トランジス
タＱ１２のコレクタ電流が減少し、その減少分だけトラ
ンジスタＱ１４の電流が増加し、したがって、端子２０
の電圧ｖ２が上昇する。電圧■２が上昇すると、トラン
ジスタＱ１２およびＱ２２のコレクタ電流の減少が抑制
され、第１および第２の差動対１２および１４の動作が
安定する。したがって、第１および第２の差動対１２お
よび１４は、それぞれ、常に差動対の直線領域の中心付
近で動作することになり、したがって信号の歪も少なく
、良好なフィルタ特性が得られる。

第３図図示のアクティブフィルタ回路１０において、第
１の差動対１２のトランジスタＱｌｌをＱ１２を流れる
電流１１は、トランジスタＱｌｌをＱ１２のエミッタ抵
抗をｔｅｌとすると、次式％式％ また、コンデンサＣ１の信号電圧は次式（９）で与えら
れる。

この式（８）および（９）に基づいて、第３図図示のア
クティブフィルタ回路１０の第１および第２の差動対１
２および１４に関連して、前述の（７）式が成立し、し
たがって、次式（１０）および（１１）が得られる。

２ｒｅｌ　　　ｊωｃま ただし、ｒｅ２はトランジスタＱ２１およびＱ２２の微
分抵抗すなわちエミッタ抵抗である。

上記（１０）および（１１）式より、ｊω＝Ｓとして、
電圧ｖ３を消去すると次式（１２）が得られる。

＝　２ｔｅｌ　　ＳＣＩ　　（Ｖ２−　　Ｖｌ）Ｖ５−
　Ｖ２　＋　２　ｒｅ２　　Ｓ　Ｃ２（Ｖ４　−　Ｖ２
）＝　４ｒｅｌ　　ｒｅ２　　Ｓ”　Ｃ２（Ｖ２　−　
　Ｖｌ）Ｖ５＋　２　ｒｅ２　５Ｃ２Ｖ４＋　４　ｒｅ
ｌ　　ｒｅ２　　Ｓ”　ＣＩＣ２Ｖ１＝Ｖ２＋　２　ｒ
ｅ２　５Ｃ２Ｖ２＋　４　ｒｅｌ　　ｒｅ２　　Ｓ”　
ＣＩＣ２Ｖ２・・・（１２） ここで、端子１８および２２を接地し、端子２４から信
号を入力するとＶ　１　＝　、Ｖ　４　＝　０、Ｖ５＝
Ｖｉｎとなり、アクティブフィルタ回路１０の伝達関数
Ｔ（＊）は次式（１３）で与えられる。

・・・（１３） これは、２次低域通過関数を示す。そして、そのカット
オフ周波数ωＣは次式（１４）で与えられ、は次式（１
５）で与えられる。

このようにして、第３図のアクティブフィルタ回路１０
が２次のローパスフィルタとして実施される。

同様にして、端子１８に信号を入力し、端子２２および
２４を接地すると、Ｖ１＝Ｖｉｎ、Ｖ４＝Ｖ５＝０とな
り、その伝達関数Ｔ　（ｓｌ　は次式（１６）で与えら
れ、これは２次高域通過関数を示す。

そして、そのカットオフ周波数ωＣは次式（１７）で与
えられ、Ｑは次式（１８）で与えられる。

・・・（１６） このようにして、第３図のアクティブフィルタ回路１０
が２次のバイパスフィルタとして実現される。

また、端子１８および２４を接地し、端子２２に信号を
入力するとＶ１＝Ｖ５＝Ｏ１Ｖ４＝Ｖｉｎとなり、次式
（１９）および（２０）で示される中心周波数ω０およ
びＱを有する２次のバンドパスフィルタが得られる。

また、端子１８および２４に信号を同時に入力し、そし
て端子２２を接地すると、Ｖ１＝Ｖ５＝Ｖｉｎ、Ｖ４＝
Ｏとなり、次式（２１）および（２２）で示す中心周波
数ω０およびＱを有する２次のバンドエリミネーション
フィルタが得られる。

そして、端子１８および２４に信号を同時に入力し、端
子２２に逆相信号を入力すると、Ｖ１＝Ｖ５＝Ｖ　ｉ　
ｎ、Ｖ４＝　−Ｖ　ｉ　ｎと、なり、次式（２３）、　
（２４）および（２５）で示す中心周波数ωｏ、Ｑおよ
び位相特性を有する２次の移相回路を実現することがで
きる。

ａｒｇ　　Ｔ　（ｊ　（１）　）　　＝　−２ｊａｎＱ
（ω０２−ω２　） ・・・（２５） このように、第３図実施例よれば、同じ回路構成で異な
る種類の２次のフィルタ回路を実現できるので、同−Ｉ
Ｃ内に複数の異なる種類のフィルタ回路を内蔵する場合
、端子２６に与える制御電圧Ｖｃを適宜他のフィルタ回
路と連動させるようにすれば、１つの制′４′ｎ電圧だ
けの調整ですべてのフィルタ回路を殆どばらつきなく調
整することができる。

第４図を参照して、この実施例のアクティブフィルタ回
路１０′は、先に第２Ａ図〜第２Ｃ図で説明した差動対
１と同様の槽底の差動対１２′および１４を用いる。第
１の差動対１２′の十入力（第２Ｂ図のトランジスタＱ
１のベース入力に相当する）には第２０差動対１４から
の帰還電圧Ｖ１が印加され、−入力（第２Ｂ図のトラン
ジスタＱ２のベース入力に相当する）には電圧■２が印
加される。差動対１２′および１４の容量性負荷すなわ
ちコンデンサＣ１およびＣ２には、それぞれ、電圧Ｖｌ
およびＶ４が印加される。第２の差動対１４の十入力（
第２Ｂ図のトランジスタＱ１のベース入力に相当する）
には電圧■５が印加され、−入力（第２Ｂ図のトランジ
スタＱ２のへ一ス入力に相当する）には第１の差動対１
２′の出力電圧Ｖ３が印加される。

第４図のアクティブフィルタ回路１０′は、具体的には
、第５図で示される。第５図のアクティブフィルタ回路
１０’は、以下の点で第３図実施例と異なる。すなわち
、第３図実施例では、第１の差動対１２を構成するトラ
ンジスタＱ１２の出力と入力との間に負帰還経路が形成
された。しかしながら、この第５図実施例のアクティブ
フィルタ回路１０′においては、第１の差動対１２”を
槽底するトランジスタＱ１２のベース入力（−入力）は
端子２０に接続され、負帰還経路を持たない。また、第
２の差動対１４の出力は端子１８に接続される。ただし
、その他の点は、第３図実施例と同様であり、ここでは
これ以上の重複する説明は省略する。

ここで、端子１Ｂ、２０，２８．２２および２４の電圧
をそれぞれＶｌ、Ｖ２．Ｖ３．Ｖ４およびｖ５と設定す
る。

第３図実施例と同様に、端子２４の電圧Ｖ５が上昇する
と、トランジスタＱ２２のコレクタ電流が減少し、その
減少分だけトランジスタＱ２４の電流が増加し、したが
って、その出力電圧Ｖ１が上昇する。そして、電圧Ｖ１
が上昇すると、トランジスタＱ１２のコレクタ電流が減
少し、その減少分だけトランジスタＱ１４の電流が増加
し、したがって端子２８の電圧Ｖ２が上昇する。この電
圧Ｖ２が上昇すると、トランジスタＱ１２およびＱ２２
のコレクタ電流の減少が抑制され、第１および第２の差
動対１２’および１４の動作が安定する。したがって、
第１および第２の差動対１２′および１４は、それぞれ
、常に、差動対の直線領域の中心付近で動作することに
なり、したがって信号の歪も少なく、良好なフィルタ特
性が得られる。

第５図図示のアクティブフィルタ回路１０”において、
第１および第２の差動対１２′および１４に関連して、
先の第（７）式を夏形して、次式（２６）および（２７
）が得られる。

上記（２６）および（２７）式より、ｊω＝Ｓとして、
電圧ｖ３を消去すると次式（２８）が得られる。

＝　２ｒｅ２　５Ｃ２（Ｖｌ　　−Ｖ４）Ｖ２−　Ｖｌ
　　＋　２ｒｅｌ　　５ＣＩ（Ｖ５−　Ｖｌ）＝　４ｒ
ｅｌ　ｒｅ２　　Ｓ”　ＣＩＣ２（Ｖｌ　−Ｖ４）Ｖ２
＋　２ｒｅｌ　　５ＣＩＶ５＋　４ｒｅｌ　ｒｅ２　　
Ｓ”　ＣＩＣ２Ｖ４＝Ｖ１＋　２ｒｅｌ　　５ｃｔｖｔ
＋　４ｒｅｌ　ｒｅ２　　Ｓ”　ＣＩＣ２Ｖ１・・・（
２８） ここで、端子２２および２４を接地し、端子２０から信
号を入力するとＶ４＝Ｖ５＝０、Ｖ２−Ｖｉｎとなり、
アクティブフィルタ回路１０′の伝達関数Ｔ。）は次式
（２９）で与えられる。

・・・（２９） これは、２次低域通過関数を示す、そして、そのカット
オフ周波数ωＣは次式（３０）で与えられ、Ｑは次式（
３１）で与えられる。

このようにして、第５図のアクティブフィルタ回路１０
′が２次のローパスフィルタとして実現される。

同様にして、端子２２に信号を入力し、端子２０および
２４を接地すると、Ｖ４＝Ｖｉｎ、Ｖ２＝Ｖ５＝Ｏとな
り、その伝達関数Ｔ、ｏは次式（３２）で与えられ、こ
れは２次高域通過関数を示す。

そして、そのカットオフ周波数ωＣは次式（３３）で与
えられ、Ｑは次式（３４）で与えられる。

・・・（３２） このようにして、第５図のアクティブフィルタ回路１０
’が２次のバイパスフィルタとして実現される。

端子２０および２２を接地し、端子２４に信号を入力す
るとＶ２＝Ｖ４−０．Ｖ５＝Ｖｉｎとなり、次式（３５
）および（３６）で示される中心周波数ω０およびＱを
有する２次のバンドパスフィルタが得られる。

また、端子２０および２２に信号を同時に入力し、そし
て端子２４を接地するど、Ｖ２＝Ｖ４＝Ｖｉｎ、Ｖ５＝
０となり、次式（３７）および（３８）で示す中心周波
数ω０およびＱを有する２次のバンドエリミネーシヨン
フィルタが得られる。

そして、端子２０および２２に信号を同時に入力し、端
子２４に逆相信号を入力すると、Ｖ２＝Ｖ４＝Ｖｉｎ、
Ｖ５−−Ｖｌｎとなり、次式（３９）　、　（４０）お
よび（４１）で示す中心周波数ωｏ、Ｑおよび位相特性
を有する２次の移相回路を実現することができる。

・・・（４１） このように、第５図実施例よれば、同じ回路構成で異な
る種類の２次のフィルタ回路を実現できるので、同−Ｉ
Ｃ内に複数の異なる種類のフィルタ回路を内蔵する場合
、端子２６に与える制御電圧Ｖｃを適宜他のフィルタ回
路と連動させるようにすれば、１つの制御電圧だけの調
整ですべてのフィルタ回路を殆どばらつきなく調整する
ことができる。

第６図図示のアクティブフィルタ回路１０は、第３図実
施例の変形であり、以下の点を除いて、第３図実施例と
同様である。すなわち、第１の差動対１２を構成する上
述のトランジスタＱ１２のベースは、抵抗Ｒ１を介して
、エミッタフォロワのトランジスタＱ１４のエミッタに
接続されるとともに、抵抗Ｒ２を介してバイアス電源３
０に接続される。トランジスタＱ１２すなわちトランジ
スタＱ１４の出力は、このようにして抵抗Ｒ１を介して
トランジスタＱ１２のベースすなわち入力に帰還される
。また、第１の差動対１２を構成するトランジスタＱｌ
ｌのベースは、抵抗Ｒ３を介して、第２の差動対１４を
構成するトランジスタＱ２２の出力すなわちエミッタフ
ォロワのトランジスタＱ２４の出力に接続されるととも
に、抵抗Ｒ４を介して、上述のバイアス電源３０に接続
される。

第６図図示のアクティブフィルタ回路ＩＯにおいて、第
１および第２の差動対１２および１４に関して、第（７
）式を変形して、次式（４２）および（４３）が得られ
る。

ただし、Ｋは定数（後述）である。

上記（４２）および（４３）式より、ｊω＝Ｓとして、
電圧ｖ３を消去すると次式（４４）が得られる。

＝　２ｔｅｌ　　ＳＣＩ　（Ｖ２−　Ｖｌ）Ｖ５　−　
　Ｖ２＋　２ｒｅ２　５Ｃ２（Ｖ４　−　　Ｖ２）４ｔ
ｅｌ ｅ２ ３ｇ ＣＩＣ２（Ｖ２ Ｖｌ） ５ ＋　２　ｒｅ２ ＳＣ２Ｖ４＝ ２ ＋　２　ｒｅ２ Ｃ２Ｖ２ ＋−４ｔｅｌ ｅ２ ３ｇ ＩＣ２Ｖ２ ここで、 端子１８および２２を接地し、 端子２ ４から信号を入力するとＶ１＝Ｖ２＝Ｏ１Ｖ５＝Ｖｉｎ
となり、第６図図示のアクティブフィルタ回路１０の伝
達関数Ｔ（、、は次式（４５）で与えられる。

・・・（４５） これは、２次低域通過関数を示す、そして、そのカット
オフ周波数ωＣは次式（４６）で与えられ、Ｑは次式（
４７）で与えられる。

このようにして、第６図のアクティブフィルタ回路１０
が２次のローパスフィルタとして実現される。

同様にして、端子１８に信号を入力し、端子２２および
２４を接地すると、Ｖｌ＝Ｖｉｎ、Ｖ４＝Ｖ５＝０とな
り、その伝達関数Ｔ　（ｓ）は次式（４８）で与えられ
、これは２次高域通過関数を示す。

そして、そのカットオフ周波数ωＣは次式（４９）で与
えられ、Ｑは次式（５０）で与えられる。

・・・（４８） このようにして、第６図図示のアクティブフィルタ回路
１０が２次のバイパスフィルタとして実現される。

端子１８および２４を接地し、端子２２に信号を入力す
ると、Ｖ１＝Ｖ５＝０、Ｖ４＝Ｖ　ｉ　ｎとなり、次式
（５１）および（５２）で示される中心周波数ω０およ
びＱを有する２次のバンドパスフィルタが得られる。

また、端子１８および２４に信号を同時に入力し、そし
て端子２２を接地すると、Ｖ１＝Ｖ５＝Ｖｉｎ、■４＝
０となり、次式（５３）および（５４）で示す中心周波
数ω０およびＱを有する２次のバンドエリミネーション
フィルタが得られる。

そして、端子１８および２４に信号を同時に入力し、端
子２２に逆相信号を入力すると、Ｖ１＝Ｖ５＝Ｖｉｎ、
Ｖ４＝−Ｖｉｎとなり、次式（５５）、　（５６）およ
び（５７）で示す中心周波数ωｏ、Ｑおよび位相特性を
有する２次の移相回路を実現することができる。

ａｒｇ　　Ｔ（ｊω）　　＝−２ｔａｎ−’Ｑ（ω０８
−ω２　） ・・・（５７） このように、第６図実施例よれば、トランジスタＱｌｌ
およびＱ１２のベースバイアスの抵抗Ｒ１〜Ｒ４による
定数Ｋを適当に設定すれば上述の各フィルタ特性を変更
できるとともに、端子２６に与える制／ａ電圧Ｖｃによ
ってフィルタ特性を調整することができる。

第７図実施例は第６図実施例の変形例であり、この第７
図実施例のアクティブフィルタ回路ｌＯは以下の点で第
６図実施例と異なる。すなわち、第６図実施例では第１
の差動対１２を構成するトランジスタＱ１２のベースは
、抵抗Ｒ１を介してトランジスタＱ１４のエミッタに接
続されるとともに、抵抗Ｒ２を介してバイアス電源３０
に接続され、また第１の差動対１２を構成するトランジ
スタＱｌｌのベースは、抵抗Ｒ３を介してトランジスタ
Ｑ２４のエミッタに接続されるとともに、抵抗Ｒ４を介
して、バイアス電源３０に接続された。しかしながら、
この第７図実施例のアクティブフィルタ回路１０におい
ては、第１の差動対１２を構成するトランジスタＱｌｌ
とトランジスタＱ１２のベースは、それぞれ、抵抗Ｒ１
１およびＲ１３を介してトランジスタＱ１４およびＱ２
４のエミッタに接続されるとともに、抵抗Ｒ１２を介し
て相互接続され、バイアス電源を持たない。

第６図実施例において、トランジスタＱｌｌおよびＱ１
２を流れる電流１１は正確には次式（５８）％式％ （３ Ｒ４）＝に２とすると、同−ＩＣ内の抵抗の比はそれら
が近接して配置された場合でも２％の誤差があり、Ｋ１
およびに２の相対比は４％の誤差を持つことになる。

一方、第７図実施例において、トランジスタＱ１１およ
びＱ１２のそれぞれのベース電圧をｖ１１およびＶｌ ２とすると、 Ｖｌｌおよびｖ１２は それぞれ次式（５９）および（６０）で与えられる。

第７図において、 トランジスタＱ１ １およびＱ ■ ２を流れる電流■ ′は第６図における１１と 同様に次式（６１）で与えられる。

（Ｒ１１＋Ｒ１２）Ｖ３＋Ｒ１３Ｖ２ （Ｒ１３＋　Ｒ１２）　Ｖ２ １１Ｖ３ （Ｒ１１＋Ｒ１３ ＋　Ｒ１２）・ ｒｅ１ ｒｅｌ ・・・（６１） （６１）式より明らかなように、電圧ｖ３およびＶ２の
係数は等しく、抵抗比の誤差の影響を全く受けず、バイ
アス電源も必要としない、因みに、Ｒ１１＝Ｒ１，Ｒ１
３＝Ｒ３，Ｒ１２＝Ｒ２＋Ｒ４のとき第６図におけるＫ
と等しくなる。

また、第８図実施例は第６図実施例の変形例であり、第
２の差動対１４のトランジスタＱ２１およびＱ２２に関
連して、抵抗Ｒ５〜Ｒ８が接続された点が第６図実施例
と異なる。ただし、トランジスタＱ２８はエミッタフォ
ロワを構成する。

第８図図示のアクティブフィルタ回路ｌＯにおいて、第
１の差動対１２を構成するトランジスタＱｌｌおよびＱ
１２を流れる１１は、トランジスタＱｌｌおよびＱ１２
のエミッタ抵抗をｔｅｌとすると、次式（６２）で与え
られる。

ただし、Ｋｌ、に２は定数（後述）である。

コンデンサＣ１の信号電圧■Ｃ１は、次式（６３）％式
％ 上記（６２）および（６３）式より次式（６４）が得ら
れる同様に第２の差動対１ ４に関連して、 次式（６５） ％式％ 上記（６５）および（６６）式より、 ｊω＝Ｓとして、 電圧ｖ３を消去すると次式（６６〉が得られる。

＝　２　ｔｅｌ　　ＳＣＩ　　（Ｖ２−Ｖｌ）Ｋ２に４
Ｖ５十に２　・２ｒｅ２５Ｃ２Ｖ４十４　ｒｅｌ　ｒｅ
２　Ｓ　”　ＣＩＣ２Ｖ１＝に２　Ｋ３Ｖ２十Ｋ　１　
・２ｒｅ２５Ｃ２Ｖ２＋　４　ｒｅｌ　　ｒｅ２　　Ｓ
　”　　ＣＩＣ２Ｖ２・・・（６６） ここで、端子１８および２０に信号を同時に入力し、そ
して、端子２２を接地すると、ｖｉ＝ｖ５−Ｖｉｎ、Ｖ
４＝０となり、第８図のアクティブフィルタ回路のｌＯ
の伝達関数Ｔ　（ｓ）は次式（６％式％ ・・・（６７） これは、２次低域通過および帯域阻止関数または２次高
域通過および帯域阻止関数である。そして、そのカット
オフ周波数ωＣは次式（６８）で与えられ、Ｑは次式（
６９）で与えられ帯域阻止中心周波数ω８は次式（７０
）で与えられる。

ω８〉ωＣの場合、低域通過および帯域阻止フィルタ（
ローパスノツチフィルタ）となり、ω、くωＣの場合、
高域通過および帯域阻止フィルタ（バイパスノツチフィ
ルタ）となる。

Ｋ１＝に２．に３＝に４とした場合、以前の実施例に示
されたと同様にローパスフィルタ、バンドパスフィルタ
、バンドエリミネーションフィルタおよび移相フィルタ
が実現できる。

第８図実施例において、ローパスノツチフィルタあるい
はバイパスノツチフィルタを実現するためには式（６８
）および（７０）から明らかなようにに３とに４の値を
違えることによって実現される。しかしながら、第６図
実施例においては、その回路図および（４４〉式から明
らかなように、第２の差動対１４に入力される信号は分
割されておらず、ローパスノツチフィルタあるいはバイ
パスノツチフィルタを実現することができない。

第９図実施例は第８図実施例における第２の差動対１４
に抵抗Ｒ１４〜Ｒ１６によって第７図実施例における第
１の差動対と同じ変更を施した例であり、前述した第７
図実施例と同様に抵抗比の誤差の影響を受けないという
効果が得られる。

第１０図実施例は第５図実施例の変形例を示し、ここで
は、第６図実施例における、第１の差動対１２と同じ変
更を第２の差動対１４に加えたものである。

この第１０図実施例において、上記（２８）式は次式（
７１〉に変形される。

Ｖ２＋　２　ｔｅｌ　　５ＣＩＶ４ ＋　４　ｒｅｌ　ｒｅ２　　Ｓ　”　ＣｌＣ２・−Ｖ５
に ＝Ｖ１＋２ｒｅｌ　　５ＣＩＶ１ 十４　ｒｅｌ　ｒｅ２　Ｓ　”　ＣｌＣ２・−ＶＩここ
で、端子２２および２４を接地し、端子２０から信号を
入力するとＶ４＝Ｖ５＝Ｏ２Ｖ２＝Ｖｉｎとなり、第１
０図のアクティブフィルタ回路１０’の伝達関数Ｔ（。

は次式（７２）で与えられる。

・・・（７２） これは、２次低域通過関数を示す。そして、そのカット
オフ周波数ωＣは次式（７３）で与えられ、Ｑは次式（
７４〉で与えられる。

このようにして、第１Ｏ図のアクティブフィルタ回路１
０’が２次のローパスフィルタとして実現される。

なお、バイパスフィルタ、バンドパスフィルタ、バンド
エリミネーションフィルタ、および移相フィルタについ
ても、同様に第８図回路で実現できるが、その各特性は
先の説明から容易に理解され得るであろうから、ここで
はこれ以上の説明は省略する。

第１１図実施例は第１０図実施例において、第７図実施
例の第１の差動対１２と同じ変更を第２の差動対１４に
加えたものである。

すなわち、第１１図実施例は第１０図実施例の変形例で
あり、（２６）および（２７）式と同様に次式（７５）
および（７６）が得られる。

上記（７５）および（７６）式より、ｊω＝Ｓとして、
電圧Ｖ３を消去すると、次式（７７）が得られる。

Ｋ　Ｉ　Ｋ３Ｖ２＋に４　・２ｒｅ２５ＣＩＶ５＋　４
　ｒｅｌ　ｒｅ２　Ｓ　”　ＣＩＣ２Ｖ４＝Ｋ　Ｉ　Ｋ
　３Ｖ１＋Ｋ　３　・２ｒｅ２　Ｓ（１：２νｌ＋　４
ｒｅｌ　ｒｅ２　Ｓ”　ＣＩＣ２Ｖ１ここで、 端子２０および２２に信号を同時に入 力し、そして端子２４を接地すると、Ｖ２＝Ｖ４＝Ｖｉ
ｎ、Ｖ５＝０となり、第１２図のアクティブフィルタ回
路１０”の伝達関数Ｔ　（ｉ）は次式（７％式％ （７８ これは、２次低域通過および帯域阻止関数または２次高
域通過および帯域阻止関数である。そして、そのカット
オフ周波数ωＣは次式（７９）で与えられ、Ｑは次式（
８０）で与えられ、帯域阻止中心周波数ω８は次式（８
１）で与えられる。

ω、〉ωＣの場合、ローパスノツチフィルタとなり、ω
ＮくωＣの場合、バイパスノツチフィルタとなる。

Ｋ１＝に２．に３＝に４とした場合、第５図実施例に示
されたと同様にローパスフィルタ、バンドパスフィルタ
、バンドエリミネーションフィルタおよび移相フィルタ
が実現でき°る。

第１２図実施例においても、上述と同様に式（６１）お
よび（６３）から明らかなように、Ｋ１とに２の値を違
えることによって、ローパスノツチフィルタまたはバイ
パスノツチフィルタを実現される。

しかしながら、第１０図実施例においては、その回路図
および（３９）式から明らかなように、第１の差動対１
２’に入力される信号は分割されておらず、ローパスノ
ツチフィルタあるいは、バイパスノツチフィルタを実現
することができない。

なお、第１１図および第１３図に示す各実施例において
も、第７図または第９図実施例と同じように各差動対を
構成するトランジスタの入力（ベース）電圧が３つの抵
抗による分圧で与えられるので、第１０図および第１２
図実施例における各トランジスタのバイアス抵抗のばら
つきの影響を除くことができる。しかしながら、ここで
は重複する説明は省略した。

以上の実施例は２次アクティブフィルタ回路１０または
１０’であったが、この発明は、第１４Ａ図〜第１４０
図に示すような３次アクティブフィルタ回路１００にも
同様に適用できるものである。

第１４Ａ図〜第１４Ｄ図のアクティブフィルタ回路１０
０は、それぞれ、具体的には、第１５Ａ図〜第１５Ｄ図
のように構成される。

第１５Ａ図図示のアクティブフィルタ回路１００におい
て、第１の差動対１２を構成するトランジスタＱ１１お
よびＱ１２の電流１１は次式（８２）％式％ コンデンサＣ１１の電圧ＶＣＩＩは次式〈８３）で示さ
れる。

式（８２）および（８３）から、 次式（８４）が得られる。

同様に、第２および第３の差動対についても、次式（８
５）および（８６）が成立する。

ただし、ｒｅ３はトランジスタＱ３１およびＱ３２のエ
ミッタ抵抗である。

前（８４）　、　（８５）および（８６）式から、ｊω
＝Ｓとして、電圧ｖ３およびｖ４を消去すると次式（８
７）が％式％ ） ） ） ） （８７） ここで、端子２２および３４に信号を同時に入力し、端
子１８および３２に逆相信号を入力すると、Ｖ４＝Ｖ７
＝Ｖｉｎ、Ｖ１＝Ｖ６＝−Ｖｉｎとなり、アクティブフ
ィルタ回路１００の伝達関数Ｔ（ｓ）は次式（８８）で
与えられる。

Ａ＝８ｒｅｌｒｅ２ｒｅ３Ｃ１１Ｃ１２Ｃ１３−（８Ｂ
）この（８８）式は３次の移相回路を表す。

また、第１５Ｂ図〜第１５０図においても同様に３次の
フィルタ回路が得られるが、その詳細は当業者によって
容易に理解されるであろうから、ここでは、それらの詳
細な説明は省略する。ただし、第１５Ａ図〜第１５０図
に示すアクティブフィルタ回路１００においても、先の
アクティブフィルタ回路工０または１０”と同様に、入
力端子を分割する抵抗回路を付加してもよいことは勿論
である。

上で説明した第３図、第５図〜第１３図、および第１５
Ａ図〜第１５Ｄ図に示すアクティブフィルタ回路１０．
１０′または１００は以下のように用いられ得る。

第１６図は、この発明の他の実施例としてのＰＬ　Ｌ　
（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）を示すブロッ
ク図であり、アクティブフィルタ回路１０．１０′また
は１００がバンドパスフィルタ４０として用いられる。

第１６図において、バンドパスフィルタ４０からの出力
が同相で、かつ利得が１以上になるように、アンプ４２
を経て帰還させ、発振器を構成する。このバンドパスフ
ィルタ４０の中心周波数を制御し、ｖＣＯ４４としてい
る。

アンプ４２の入出力間の位相が同相でかつｖＣＯ４４の
閉ループの利得が１以上であれば、バンドパスフィルタ
４０の中心周波数における入出力間の位相差は０”　　
（同相）であるので、ｖＣＯ４４はバンドパスフィルタ
４０の中心周波数で発振する。このｖＣＯ４４によって
得られた信号は位相比較器４６で入力信号と位相比較さ
れる。

位相比較器４６から出力された信号からローパスフィル
タ４８によって、直流電圧成分のみを抜き出すと、ｖＣ
Ｏ４４の発振信号と入力信号とのずれに応じた制御電圧
Ｖｃが得られる。この制御電圧Ｖｃをたとえば第３図等
に示されている端子２６に帰還制御すると、ｖＣＯ４４
の出力は入力信号と同一の周波数になるように制御され
る。

このように、ｖＣＯをＩＣに内蔵でき、さらに同じＩＣ
内に複数の異なる種類のフィルタ回路を内蔵する場合、
端子２６（第３ａ図）に与える制御電圧Ｖｃを連動させ
るようにすれば、１つの制御電圧だけの調整で全てのフ
ィルタ回路を殆どばらつきなく調整することができる。

第１７図および第１８図は、それぞれ、クリスタルフィ
ルタ５０を付加した場合の実施例を示すブロック図であ
る。このクリスタルフィルタ５０は、それによって、ｖ
ＣＯ４４としての中心周波数を設定するためのものであ
る。

第１９図はこの発明のその他の実施例としてのクロマ回
路を示すブロック図である。ＮＴＳＣ方式において、入
力端子５２にビデオ信号が入力され、３．５８ＭＨｚバ
ンドパバンドパスフィルタ５４ンプ５６を経て、クロマ
復調回路５８および位相比較器４６に入力される。３．
５８ＭＨｚＶＣＯ６０より出力された信号は、位相比較
器４６に入力され、先に入力されたビデオ信号（バース
ト）と位相比較される。位相比較器４６より出力された
信号からローパスフィルタ４８によってその直流成分の
みを抜き出すと、入力ビデオ信号（バースト）と３．５
８ＭＨｚＶＣＯ６０の出力信号とのずれに応じた電圧が
制御電圧Ｖｃとして出力される。この制御信号Ｖｃを第
３ａ図等に示す端子２６に帰還制御すると、バンドパス
フィルタ５４の中心周波数は入力ビデオ信号（バースト
）と等しくなり、３．５８ＭＨｚＶＣＯ６０の出力信号
は入力ビデオ信号（バースト）と等しくなる。このｖＣ
Ｏ６０の出力信号はクロマ復調回路５８に入力され、先
に入力されたビデオ信号は復調され色差信号として出力
される。

また、入力端子５２より入力されたビデオ信号は、３．
５８ＭＨｚ　トラップ回路６２を経て、ビデオ処理回路
６４に入力され、そこでさまざまなビデオ処理を施され
た後、輝度信号として出力される。

第１９図実施例において、３．５８ＭＩＩｚバンドパス
バンドパスフィルタ５４ＭＨｚＶＣＯ６０内の３．５８
ＭＨｚバンドパバンドパスフィルタず）および３．５８
）ラップ回路６２は、いずれも、第３図等で図示した同
じアクティブフィルタ回路１０．１０’または１００で
実現されているので、前述した制御電圧Ｖｃをバンドパ
スフィルタ５４，３．５８ＭＨｚＶＣＯ６０および３．
５８ＭＨｚ）ラップ回路６２に制御電圧として与えると
、これらのフィルタ特性は自動的に所望の特性に調整さ
れる。

第２０図はこの発明の一実施例としてのクオドラチャ検
波における移相フィルタを自動制御する回路を示すブロ
ック図である。ＦＭ信号入力は、入力端子６６から移相
フィルタ６８に与えられるとともに、掛算器７０に与え
られる。移相フィルタ６８の出力がまた掛算器７０に与
えられる。そして、掛算器７０の出力は、ローパスフィ
ルタ７２を経て、出力端子７４に復調出力として導出さ
れる。すなわち、クオドラチャ検波は、周知のように、
ＦＭ信号入力と移相フィルタ６８によって移相された信
号とを掛算器７０において掛算し、両者の信号の位相差
が９０°のとき基準電圧Ｖｒｅｆとなりかつこれを中心
とする３字カーブを膚く復調出力を得るものである。

ここで、注目すべきは、掛算器７０の出力がローパスフ
ィルタ７６に与えられ、そのローパスフィルタ７６の出
力がレベル比較器７８に与えられていることである。ロ
ーパスフィルタ７６は、掛算器７０からの出力の位相差
に応じた直流電圧を取り出すものであり、そのローパス
フィルタ７６の出力は、基準電圧Ｖｒｅｆとともにレベ
ル比較器７８に与えられる。そして、レベル比較器７８
からは、ローパスフィルタの出力Ｖと基準電圧■ｒｅｆ
との差に応じた制御電圧Ｖｃを前述の移相フィルタ６８
の制御電圧として与える。

なお、この第２０図実施例における移相フィルタ６８と
しては、第３図等に示すようなアクティブフィルタ回路
１０．１０’または１００を用いることができる。

第２０図において、移相フィルタ６８の特性が所望の特
性とずれており、所定の周波数ｆｏのときに位相差が９
０°にならない場合、掛算器７０から出力された信号か
ら、ローパスフィルタ７６によってその直流電圧成分の
みを抜き出すと、基準電圧Ｖｒｅｆからのフィルタ特性
のずれに応じた電圧■が出力される。電圧Ｖと基準電圧
Ｖｒｅｆとをレベル比較器７８で比較すると、レベル比
較器７Ｂからはそのフィルタ特性のずれに応じた電圧が
制ｗ電圧Ｖｃとして出力される。この制御電圧Ｖｃを、
たとえば第３図等に示す端子２６に帰還制御すると、移
相フィルタ６４は、出力位相差が９０°になるように自
動的に制御される。

なお、ＦＭ検波の方法は、上述のクオドラチャ検波方式
に限らず、他の任意の方式のものであってもよい。

第２１図はこの発明の他の実施例としてのＶＩＦおよび
ＳＩＦ回路を示すブロック図である。

ＮＴＳＣ方式のテレビジョン受像機において、入力端子
８０および８２にＶＩＦ信号が入力され、このＶＩＦ信
号は、ＶＩＦアンプ８４を通してビデオ検波回路８６に
与えられる。ビデオ検波回路８６では、ＶＩＰ信号を検
波して、ビデオ信号成分を取り出し、そのビデオ信号成
分は、４．５ＭＨｚ）ラップ回路８８を経て、ビデオ出
力となる。

また、ビデオ検波回路８６の出力は、４．５ＭＨ２ＢＰ
Ｆ　（バンドパスフィルタ）９０に与えられ、この４．
５ＭＨｚＢＰＦ９０の出力は、リミッタアンプ９２を経
て、４．５ＭＨｚディスクリ（ξネータ）９４に与えら
れる。そして、４．５ＭＨｚディスクリ９４の出力はＦ
Ｍ検波回路９６に与えられる。一方、すξツタアンプ９
２の出力はそのままＦＭ検波回路９６に与えられる。そ
して、ＦＭ検波回路９６からは、復調されたオーディオ
出力が得られる。

注目すべきは、ＦＭ検波回路９６の出力がレベル比較器
９８に与えれ、このレベル比較器９８には、さらに、基
準電圧Ｖｒｅｆが与えられていることである。

なお、第２１図実施例において、４．５ＭＨｚトラップ
８８，４．５ＭＨｚＢＰＦ９０および４．５ＭＨｚディ
スクリ８４としては、先に説明したように、第３図等で
図示した同じアクティブフィルタ回路０．１０′、また
は１００が利用可能である。

そして、ＳＩＦ信号はＦＭ波であるので、第２１図にお
いて、まず、ＦＭ検波回路９６によって検波された出力
信号から直流電圧成分のみを抜き出し、その電圧Ｖと本
来の３字カーブの中心電圧となるべき基準電圧Ｖｒｅｆ
とをレベル比較器９８において比較する。したがって、
レベル比較器９８では、第２０図実施例と同じように、
４．５ＭＨｚディスクリ９４の特性のずれに応じた電圧
が得られ、この電圧を制御電圧Ｖｃとして、４゜５ＭＨ
ｚディスクリ９４の制御入力に印加する。

そして、この実施例では、４．５ＭＨｚ）ラップ８８お
よび４．５ＭＨｚＢＰＦ９０が同じ回路構成のフィルタ
回路で実現されているので、このレベル比較器９８の同
じ出力すなわち制御電圧Ｖｃをこれら回路８６および８
８の制御入力として与える。

このようにして、４．５ＭＨｚディスクリ９４のフィル
タ特性のずれに応じた電圧Ｖと基準電圧Ｖｒｅｆとを比
較し、その差電圧で４．５ＭＨｚディスクリ９４のみな
らず、４．５ＭＨｚ）ラップ８８および４，５ＭＨｚＢ
ＰＦ９０に制御電圧Ｖｃを与えるようにすれば、これら
のフィルタの特性が画一的に調整ないし制御され得る。

なお、第２０図および第２１図に示す実施例では、いず
れも、ＦＭ検波回路の８字カーブの出力電圧のずれを基
準電圧Ｖｒｅｆと比較するようにした。しかしながら、
この発明は、ＦＭ検波を必要としない他の信号系のＩＣ
内においても、アクティブフィルタを所望の特性に自動
的に調整ないし制御することができる。この場合、移相
フィルタをダミーのフィルタとして設ける必要がある。

しかしながら、この場合でも、従来のような基準信号を
用いる必要はない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図である。 第２Ａ図〜第２Ｃ図はこの発明に用いられ得る差動対を
示す回路図である。 第３図は第１図実施例を詳細に示す回路図である。 第４図はこの発明の他の実施例を示す回路図である。 第５図は第４図実施例を詳細に示す回路図である。 第６図は第３図実施例の変形例を示す回路図である。 第７図は第６図実施例の変形例を示す回路図である。 第８図は第３図実施例の別の変形例を示す回路図である
。 第９図は第８図実施例の変形例を示す回路図である。 第１Ｏ図は第５図実施例の変形例を示す回路図である。 第１１図は第１０図実施例の変形例を示す回路図である
。 第１２図は第５図実施例の別の変形例を示す回路図であ
る。 第１３図は第１２図実施例の変形例を示す回路図である
。 第１４Ａ図〜第１４Ｄ図はこの発明の他の実施例を示す
回路図である。 第１５Ａ図〜第１５Ｄ図は、それぞれ、第１４Ａ図〜第
１４Ｄ図の実施例を詳細に示す回路図である。 第１６図はこの発明に従ったアクティブフィルタ回路を
用いたＰＬＬの実施例を示すブロック図である。 第１７図および第１８図は、それぞれ、第１６図実施例
にクリスタルフィルタを追加した変形例を示すブロック
図である。 第１９図はこの発明の他の実施例としてのクロマ回路を
示すブロック図である。 第２０図はこの発明の他の実施例としてのクオドラチャ
検波回路を示すブロック図である。 第２１図はこの発明の他の実施例としてのＶＩＦおよび
ＳＩＦ回路を示すブロック図である。 第２２図はローパスフィルタの遮断周波数を自動制御す
る従来の方法を示す回路図である。 図において、１０．１０’はアクティブフィルタ回路、
１２．１２’は第１の差動対、１４．１４′は第２の差
動対、４０はバンドパスフィルタ、４４はＶＣＯを示す
。

Claims (1)

1. 【特許請求の範囲】 １　第１および第２のトランジスタを含んで構成される
   第１の差動対、 前記第１の差動対の前記第２のトランジスタの出力端に
   接続される第１の容量性負荷、 前記第２のトランジスタの出力を当該第２のトランジス
   タの入力に負帰還させるための第１の負帰還経路、 第３および第４のトランジスタを含んで構成される第２
   の差動対、 前記第２の差動対の前記第４のトランジスタの出力端に
   接続される第２の容量性負荷、および前記第４のトラン
   ジスタの出力を前記第１の差動対を構成する前記第１の
   トランジスタの入力に負帰還させるための第２の負帰還
   経路を備える、アクティブフィルタ回路。 ２　第１および第２のトランジスタを含んで構成される
   第１の差動対、 前記第１の差動対の前記第２のトランジスタの出力に接
   続される第１の容量性負荷、 第３および第４のトランジスタを含んで構成される第２
   の差動対、 前記第１の差動対の前記第２のトランジスタの出力を前
   記第２の差動対の前記第４のトランジスタの入力に接続
   するための接続経路、 前記第４のトランジスタの出力に接続される第２の容量
   性負荷、および前記第４のトランジスタの出力を前記第
   １の差動対を構成する前記第１のトランジスタの入力に
   負帰還させるための負帰還経路を備える、アクティブフ
   ィルタ回路。 ３　請求項１または２に従属するアクティブフィルタ回
   路であって、与えられた制御電圧に応答して前記第１お
   よび第２の差動対の電流量を相関的に変化させる電流変
   化手段をさらに備える。 ４　請求項３に従属するアクティブフィルタ回路であっ
   て、前記第１および第２の差動対の少なくとも一方に関
   連して形成されるかつその少なくとも一方の差動対を構
   成する２つのトランジスタのベースにそれぞれバイアス
   電圧を印加するバイアス手段さらに備える。 ５　請求項４に従属するアクティブフィルタ回路であっ
   て、前記バイアス手段は前記２つのトランジスタのそれ
   ぞれのベースに分圧された電圧を前記バイアス電圧とし
   て印加する抵抗分圧手段を含む。 ６　請求項５に従属するアクティブフィルタ回路であっ
   て、前記抵抗分圧手段は前記２つのトランジスタの一方
   のベースにその直列接続点が接続される第１の抵抗直列
   接続および他方のベースにその直列接続点が接続される
   第２の抵抗直列接続を含む。 ７　請求項６に従属するアクティブフィルタ回路であっ
   て、バイアス手段はさらにバイアス電源を含み、そして
   前記２つの抵抗直列接続のそれぞれの一端が前記バイア
   ス電源に接続される。 ８　請求項６に従属するアクティブフィルタ回路であっ
   て、前記第１および第２の抵抗直列接続は前記２つのト
   ランジスタのベースに相互接続された共通の抵抗を含む
   。 ９　制御電圧に応じてその出力の位相特性が変化するフ
   ィルタ、 前記フィルタの出力の前記位相特性に応じた直流電圧成
   分を取り出す手段、 前記直流電圧成分と基準電圧とを比較するためのレベル
   比較手段、および 前記レベル比較手段の出力に基づいて前記フィルタに前
   記制御電圧を印加するための手段備える、フィルタ制御
   回路。 １０　請求項９に従属するフィルタ制御回路であって、 前記フィルタは第１および第２のトランジスタを含んで
   構成される第１の差動対、前記第１の差動対の前記第２
   のトランジスタの出力端に接続される第１の容量性負荷
   、前記第２のトランジスタの出力を当該第２のトランジ
   スタの入力に負帰還させるための第１の負帰還経路、第
   ３および第４のトランジスタを含んで構成される第２の
   差動対、前記第２の差動対の前記第４のトランジスタの
   出力端に接続される第２の容量性負荷、前記第４のトラ
   ンジスタの出力を前記第１の差動対を構成する前記第１
   のトランジスタの入力に負帰還させるための第２の負帰
   還経路、および前記制御電圧に応答して前記第１および
   第２の差動対の電流量を相関的に変化させる電流変化手
   段を含む。 １１　請求項９に従属するフィルタ制御回路であって、
   前記フィルタは第１および第２のトランジスタを含んで
   構成される第１の差動対、前記第１の差動対の前記第２
   のトランジスタの出力に接続される第１の容量性負荷、 第３および第４のトランジスタを含んで構成される第２
   の差動対、 前記第１の差動対の前記第２のトランジスタの出力を前
   記第２の差動対の前記第４のトランジスタの入力に接続
   するための接続経路、 前記第４のトランジスタの出力に接続される第２の容量
   性負荷、 前記第４のトランジスタの出力を前記第１の差動対を構
   成する前記第１のトランジスタの入力に負帰還させるた
   めの負帰還経路、および 前記制御電圧に応答して前記第１および第２の差動対の
   電流量を相関的に変化させる電流変化手段。 １２　制御電圧に応じてその中心周波数が変化するフィ
   ルタ、 前記フィルタの出力を同相で入力に帰還するかつ利得が
   １以上のアンプ手段、 前記フィルタの出力および別の入力信号を受ける位相比
   較手段、および 前記位相比較手段の出力に基づいて、前記フィルタに前
   記制御電圧を印加するための手段を備える、フィルタ制
   御回路。 １３、請求項１２に従属するフィルタ制御回路であって
   、 前記フィルタは 第１および第２のトランジスタを含んで構成される第１
   の差動対、 前記第１の差動対の前記第２のトランジスタの出力端に
   接続される第１の容量性負荷、 前記第２のトランジスタの出力を当該第２のトランジス
   タの入力に負帰還させるための第１の負帰還経路、 第３および第４のトランジスタを含んで構成される第２
   の差動対、 前記第２の差動対の前記第４のトランジスタの出力端に
   接続される第２の容量性負荷、 前記第４のトランジスタの出力を前記第１の差動対を構
   成する前記第１のトランジスタの入力に負帰還させるた
   めの第２の負帰還経路、および前記制御電圧に応答して
   前記第１および第２の差動対の電流量を相関的に変化さ
   せる電流変化手段を含む。 １４　請求項１２に従属するフィルタ制御回路であって
   、 前記フィルタは第１および第２のトランジスタを含んで
   構成される第１の差動対、 前記第１の差動対の前記第２のトランジスタの出力に接
   続される第１の容量性負荷、 第３および第４のトランジスタを含んで構成される第２
   の差動対、 前記第１の差動対の前記第２のトランジスタの出力を前
   記第２の差動対の前記第４のトランジスタの入力に接続
   するための接続経路、 前記第４のトランジスタの出力に接続される第２の容量
   性負荷、 前記第４のトランジスタの出力を前記第１の差動対を構
   成する前記第１のトランジスタの入力に負帰還させるた
   めの負帰還経路、および前記制御電圧に応答して前記第
   １および第２の差動対の電流量を相関的に変化させる電
   流変化手段。