JPH0318774B2 - - Google Patents
Info
- Publication number
- JPH0318774B2 JPH0318774B2 JP58119672A JP11967283A JPH0318774B2 JP H0318774 B2 JPH0318774 B2 JP H0318774B2 JP 58119672 A JP58119672 A JP 58119672A JP 11967283 A JP11967283 A JP 11967283A JP H0318774 B2 JPH0318774 B2 JP H0318774B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- controlled oscillator
- error signal
- level
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はPLL回路に係わり、特に自走周波数
を変更できる電圧制御発振器をPLLループに設
けたPLL回路に関する。
を変更できる電圧制御発振器をPLLループに設
けたPLL回路に関する。
従来のPLL回路は第１図に示すごとく、基準
信号frをVFO等の入力信号発生回路（図示してい
ない）から端子１を介して入力される。基準信号
frは位相比較器３、ローパスフイルタ４、電圧制
御発振器５を経由して端子２から発振信号fpとし
て出力される。端子１から入力される基準信号fr
の周波数化幅は電圧制御発振器５の最低発振周波
数と最高発振周波数により制限を受ける。ローパ
スフイルタ４から電圧制御発振器５へ出力される
誤差信号Viが零のとき電圧制御発振器５は自走周
波数で発振する。基準信号frの周波数と自走周波
数との差が誤差信号Viのレベルを定める。電圧制
御発振器５から位相比較器３へ帰還されるフイー
ドバツク信号fd（第１図の例では発振信号fp）と基
準信号frの周波数並びに位相一致したときロツク
された状態という。PLL回路で取扱う周波数と
基準信号frの周波数範囲とを一致させたいとき
は、前段に混合器（図示してない）を設設けて所
望の周波数へ変換する。変換により基準信号frの
周波数変化幅を拡大できない。
信号frをVFO等の入力信号発生回路（図示してい
ない）から端子１を介して入力される。基準信号
frは位相比較器３、ローパスフイルタ４、電圧制
御発振器５を経由して端子２から発振信号fpとし
て出力される。端子１から入力される基準信号fr
の周波数化幅は電圧制御発振器５の最低発振周波
数と最高発振周波数により制限を受ける。ローパ
スフイルタ４から電圧制御発振器５へ出力される
誤差信号Viが零のとき電圧制御発振器５は自走周
波数で発振する。基準信号frの周波数と自走周波
数との差が誤差信号Viのレベルを定める。電圧制
御発振器５から位相比較器３へ帰還されるフイー
ドバツク信号fd（第１図の例では発振信号fp）と基
準信号frの周波数並びに位相一致したときロツク
された状態という。PLL回路で取扱う周波数と
基準信号frの周波数範囲とを一致させたいとき
は、前段に混合器（図示してない）を設設けて所
望の周波数へ変換する。変換により基準信号frの
周波数変化幅を拡大できない。
第２図に示すように基準信号fr′を基準信号発
生器（図示してない）で生成して端子１へ入力す
る適用方法もある。この例では基準信号fr′の周
波数は変化しない。電圧制御発振器５の自走周波
数をプログラマブルカウンタ７で分周したときの
フイドバツク信号fdと基準信号fr′との周波数並び
に位相が一致したとき誤差信号Viは零に近似す
る。分周比を変化させると変化に対応して誤差信
号Viのレベルが変変化する。プログラマブルカウ
ンタ７の分周比を定める分周比情報は分周比設定
回路８で形成する。分周比情報は通常バイナリモ
ードで編成され、デコードすることにより発振信
号fpの周波数を知ることができる。フイードバツ
ク信号fdと基準信号fr′の周波数の差を解消するに
はローパスフイルタ４の時定数で決定される帰還
ループー巡特性に係わる追従時間が必要であり、
この時間のロツクアツプ時間という。当然のこと
であるが誤差信号Viのレベル範囲が増加するとロ
ツクアツプ時間は増加する。PLL回路を組込む
無線通信機等のシステム全体の設計目標から見る
ロツクアツプ時間の長短は重要性の高いものであ
る。ロツクアツプ時間を短縮するには分周比設設
定回路８で生成された分周比情報すなわち発振信
号fpの周波数情報を利用して電圧制御発振器５の
端子６の電圧を予かじめ発振信号fpの周波数の誤
差信号Viに近似するレベルまでプリセツトする。
生器（図示してない）で生成して端子１へ入力す
る適用方法もある。この例では基準信号fr′の周
波数は変化しない。電圧制御発振器５の自走周波
数をプログラマブルカウンタ７で分周したときの
フイドバツク信号fdと基準信号fr′との周波数並び
に位相が一致したとき誤差信号Viは零に近似す
る。分周比を変化させると変化に対応して誤差信
号Viのレベルが変変化する。プログラマブルカウ
ンタ７の分周比を定める分周比情報は分周比設定
回路８で形成する。分周比情報は通常バイナリモ
ードで編成され、デコードすることにより発振信
号fpの周波数を知ることができる。フイードバツ
ク信号fdと基準信号fr′の周波数の差を解消するに
はローパスフイルタ４の時定数で決定される帰還
ループー巡特性に係わる追従時間が必要であり、
この時間のロツクアツプ時間という。当然のこと
であるが誤差信号Viのレベル範囲が増加するとロ
ツクアツプ時間は増加する。PLL回路を組込む
無線通信機等のシステム全体の設計目標から見る
ロツクアツプ時間の長短は重要性の高いものであ
る。ロツクアツプ時間を短縮するには分周比設設
定回路８で生成された分周比情報すなわち発振信
号fpの周波数情報を利用して電圧制御発振器５の
端子６の電圧を予かじめ発振信号fpの周波数の誤
差信号Viに近似するレベルまでプリセツトする。
PLL回路の他の設計目標にキヤリヤ・ノイズ
比（以下Ｃ／Ｎと記す）がある。PLL回路の位
相比較器３３、ローパスフイルタ４、電圧制御発
振器５等の各部要素および回路は各部の雑音指
数、相互の干渉、温度および電源変動によりドリ
フト、動作特性等により取扱う信号に対し付加的
な雑音を発生する。特に電圧制御発振器５では、
自走周波数が誤差電圧ΔViによりロツクされるの
で発振信号fpの変化周波数Δfpは非周期性、非対
称性をもつこととなりＣ／Ｎが悪化する傾向があ
る。Ｃ／Ｎを改善するには変化電圧ΔViに対する
変化周波数Δfpを少なくすること、すなわち、電
圧制御発振器５の感度を下げればよい。電圧制御
発振器５の感度を下げると誤差信号Viと発振信号
fpの動作曲線が第３図に示すａ曲線からｂ曲線に
変るので誤差信号V1〜V2の変化域に対応し発振
周波数変化域は発振周波数1〜4から2〜5 3と狭
くなる。発振周波数変化域は自走周波数に依存し
ているから発振信号fpの周波数に対応して複数の
自走周波数が設定できれば全体の発振周波数を保
つたままＣ／Ｎを改善できる。このため、第２図
に示す電圧制御発振器５に内蔵したリアクタンス
素子を能動とするため分周比設定回路８の端子
A1，A2…をX1，X2…の結線を介して電圧制御発
振器５へ接続した回路が提案されている。この回
路ではリアクタンス素子を能動とすることにより
周波数情報に対応した自走周波数を生成するよう
になつている。
比（以下Ｃ／Ｎと記す）がある。PLL回路の位
相比較器３３、ローパスフイルタ４、電圧制御発
振器５等の各部要素および回路は各部の雑音指
数、相互の干渉、温度および電源変動によりドリ
フト、動作特性等により取扱う信号に対し付加的
な雑音を発生する。特に電圧制御発振器５では、
自走周波数が誤差電圧ΔViによりロツクされるの
で発振信号fpの変化周波数Δfpは非周期性、非対
称性をもつこととなりＣ／Ｎが悪化する傾向があ
る。Ｃ／Ｎを改善するには変化電圧ΔViに対する
変化周波数Δfpを少なくすること、すなわち、電
圧制御発振器５の感度を下げればよい。電圧制御
発振器５の感度を下げると誤差信号Viと発振信号
fpの動作曲線が第３図に示すａ曲線からｂ曲線に
変るので誤差信号V1〜V2の変化域に対応し発振
周波数変化域は発振周波数1〜4から2〜5 3と狭
くなる。発振周波数変化域は自走周波数に依存し
ているから発振信号fpの周波数に対応して複数の
自走周波数が設定できれば全体の発振周波数を保
つたままＣ／Ｎを改善できる。このため、第２図
に示す電圧制御発振器５に内蔵したリアクタンス
素子を能動とするため分周比設定回路８の端子
A1，A2…をX1，X2…の結線を介して電圧制御発
振器５へ接続した回路が提案されている。この回
路ではリアクタンス素子を能動とすることにより
周波数情報に対応した自走周波数を生成するよう
になつている。
上述したリアクタンスの接続により、自走周波
数が変化する電圧制御発振器５を周波数情報で制
御するには、周波数情報を形成する分周比設定回
路８等の予想された周波数情報が必要であり、周
波数情報が得られない第１図の回路では電圧制御
発振器５を制御できない欠点を有している。
数が変化する電圧制御発振器５を周波数情報で制
御するには、周波数情報を形成する分周比設定回
路８等の予想された周波数情報が必要であり、周
波数情報が得られない第１図の回路では電圧制御
発振器５を制御できない欠点を有している。
本発明は上述した点に鑑み行なわれたもので、
無線通信機等のシステムに組込みVFO等の信号
のスプリアスを除去し、かつ、キヤリヤ・ノイズ
比を改善したPLL回路の提供を目的とする。
無線通信機等のシステムに組込みVFO等の信号
のスプリアスを除去し、かつ、キヤリヤ・ノイズ
比を改善したPLL回路の提供を目的とする。
本発明はリアクタンス素子を能動とすることに
より、自走周波数が変化する電圧制御発振器を設
けてある。また、誤差信号が所定の範囲外のレベ
ルとなつたことを判別する誤差信号レベル範囲判
別手段と、誤差信号が所定の範囲外となつたとき
リアクタンス素子を電圧制御発振器へ接続する構
成である。
より、自走周波数が変化する電圧制御発振器を設
けてある。また、誤差信号が所定の範囲外のレベ
ルとなつたことを判別する誤差信号レベル範囲判
別手段と、誤差信号が所定の範囲外となつたとき
リアクタンス素子を電圧制御発振器へ接続する構
成である。
第４図は本発明の一実施例を示すPLL回路の
一部回路図を含むブロツク図である。第４図につ
いて説明する。図中９は電圧制御発振器、１２は
誤差信号レベル範囲判別器と、リアクタンス切換
器１６を有し、電圧制御発振器９の出力側からＹ
−Y′結線を介して位相比較器３への帰還ループ
を形成する。
一部回路図を含むブロツク図である。第４図につ
いて説明する。図中９は電圧制御発振器、１２は
誤差信号レベル範囲判別器と、リアクタンス切換
器１６を有し、電圧制御発振器９の出力側からＹ
−Y′結線を介して位相比較器３への帰還ループ
を形成する。
誤差信号レベル範囲判別器１２は下限用コンパ
レータ１３、上限用コンパレータ１４および比較
電圧１５で構成されている。ローパスフイルタ４
の出力側は電圧制御発振器９および誤差信号レベ
ル範囲判別器１２の端子９ａおよび１２ｃへそれ
ぞれ接続されている。誤差信号レベル範囲判別器
１２の端子１２ｃは下限用コンパレータ１３の一
方の入側並びに上限用コンパレータ１４の一方の
入側へ接続されている。また、下限用コンパレー
タ１３の他方の入側は比較電圧の端子１５ａと、
上限用コンパレータ１４の他方の入側の比較電圧
の端子１５ｂと接続されている。下限用コンパレ
ータ１３は一方の入側へ入力される誤差信号Viの
レベルが、比較電圧の端子１５ａから他方の入側
へ印加されている下限比較電圧のレベルより低い
ときは出側の論理を“０”から“１”へ変化す
る。上限用コンパレータ１４は一方の入側へ入力
される誤差信号Viのレベルが比較電圧の端子１５
ｂから他方の入側へ印加されている上限比較電圧
のレベルより高いときは、出側の論理を“０”か
ら“１”へ変化する。
レータ１３、上限用コンパレータ１４および比較
電圧１５で構成されている。ローパスフイルタ４
の出力側は電圧制御発振器９および誤差信号レベ
ル範囲判別器１２の端子９ａおよび１２ｃへそれ
ぞれ接続されている。誤差信号レベル範囲判別器
１２の端子１２ｃは下限用コンパレータ１３の一
方の入側並びに上限用コンパレータ１４の一方の
入側へ接続されている。また、下限用コンパレー
タ１３の他方の入側は比較電圧の端子１５ａと、
上限用コンパレータ１４の他方の入側の比較電圧
の端子１５ｂと接続されている。下限用コンパレ
ータ１３は一方の入側へ入力される誤差信号Viの
レベルが、比較電圧の端子１５ａから他方の入側
へ印加されている下限比較電圧のレベルより低い
ときは出側の論理を“０”から“１”へ変化す
る。上限用コンパレータ１４は一方の入側へ入力
される誤差信号Viのレベルが比較電圧の端子１５
ｂから他方の入側へ印加されている上限比較電圧
のレベルより高いときは、出側の論理を“０”か
ら“１”へ変化する。
リアクタンス切換器１６はアンド回路１７と１
８、パルス発生回路１９およびアツプダウンカウ
ンタ２０で構成されている。誤差信号レベル範囲
判別器１２の端子１２ａとリアクタンス切換器１
６の端子１６ａおよび端子１２ｂと端子１６ｂと
は接続され、更に、端子１６ａ並びに端子１６ｂ
はそれぞれアンド回路１７，１８の一方の入側へ
接続されている。また、アンド回路１７，１８の
方の入側はパルス発生回路１９の出側と接続され
ている。誤差信号レベル範囲判別器１２の下限用
コンパレータ１３が能動となるとアンド回路１７
の一方の入側がＨレベルとなりパルス発生回路１
９から出力されるパルスをアツプダウンカウンタ
２０のＤ端子へ送出する。下限用コンパレータ１
３が非能動となるとパルスの送出を停止する。上
限用コンパレータ１４が能動となり、アンド回路
１８の一方の入側がＨレベルとなると、パルス発
生回路１９から出力されるパルスを他方の入側を
介してアツプダウンカウンタ２０のＵ端子へ送出
する。アツプダウンカウンタ２０はＤ端子または
Ｕ端子へ入力されるパルスを計数する。計数値に
応じてリアクタンス切換器１６の端子B1，B2…
Boのいずれか一つをＨレベルに切換える。なお、
端子B1がLSB、端子BoがMSBであり計数値零の
ときはすべての端子がＬレベルとなる。リアクタ
ンス切換器１６の端子B1〜Boは電圧制御発振器
９の端子P1〜P2と接続されている。端子P1〜Po
がＨレベルとなるとダイオードD1〜Doが導通し
コイルL1〜Loが能動となる。電圧制御発振器９
の誤差信号Viと発振信号fpの動作特性が第５図b0
〜bo曲線となるようコイルL0〜Loのインダクタ
ンスを定める。なお、第４図中、符号１１は電界
効果トランジスタ、１０は可変容量ダイオード、
C1〜Coは高周波用パスコンである。ここで、基
準信号frと発振信号fpとの周波数並びに位相が一
致し、第５図に示すb1曲線上の誤差信号Viのレベ
ルV1〜V2の間の１点でロツクされていると、誤
差信号レベル範囲判別器１２の下限用コンパレー
タ１３および上限用コンパレータ１４の出側の論
理は共に“０”となつており、リアクタンス切換
器１６のアツプダウンカウンタ２０は端子B1は
Ｈレベルに保持されている。VFOを操作し（図
示してない）基準信号frの周波数を増加させると
誤差信号ViはレベルV2の方へ増加する。誤差信
号Viが更に増加してレベルV2より高くなると上
限用コンパレータ１４が能動となる。このため、
リアクタンス切換器１６のアンド回路１８が能動
となり、アツプダウンカウンタ２０のＵ端子へパ
ルスが送出される。したがつて、端子B1はＬレ
ベル、端子B2がＨレベルとなる。
８、パルス発生回路１９およびアツプダウンカウ
ンタ２０で構成されている。誤差信号レベル範囲
判別器１２の端子１２ａとリアクタンス切換器１
６の端子１６ａおよび端子１２ｂと端子１６ｂと
は接続され、更に、端子１６ａ並びに端子１６ｂ
はそれぞれアンド回路１７，１８の一方の入側へ
接続されている。また、アンド回路１７，１８の
方の入側はパルス発生回路１９の出側と接続され
ている。誤差信号レベル範囲判別器１２の下限用
コンパレータ１３が能動となるとアンド回路１７
の一方の入側がＨレベルとなりパルス発生回路１
９から出力されるパルスをアツプダウンカウンタ
２０のＤ端子へ送出する。下限用コンパレータ１
３が非能動となるとパルスの送出を停止する。上
限用コンパレータ１４が能動となり、アンド回路
１８の一方の入側がＨレベルとなると、パルス発
生回路１９から出力されるパルスを他方の入側を
介してアツプダウンカウンタ２０のＵ端子へ送出
する。アツプダウンカウンタ２０はＤ端子または
Ｕ端子へ入力されるパルスを計数する。計数値に
応じてリアクタンス切換器１６の端子B1，B2…
Boのいずれか一つをＨレベルに切換える。なお、
端子B1がLSB、端子BoがMSBであり計数値零の
ときはすべての端子がＬレベルとなる。リアクタ
ンス切換器１６の端子B1〜Boは電圧制御発振器
９の端子P1〜P2と接続されている。端子P1〜Po
がＨレベルとなるとダイオードD1〜Doが導通し
コイルL1〜Loが能動となる。電圧制御発振器９
の誤差信号Viと発振信号fpの動作特性が第５図b0
〜bo曲線となるようコイルL0〜Loのインダクタ
ンスを定める。なお、第４図中、符号１１は電界
効果トランジスタ、１０は可変容量ダイオード、
C1〜Coは高周波用パスコンである。ここで、基
準信号frと発振信号fpとの周波数並びに位相が一
致し、第５図に示すb1曲線上の誤差信号Viのレベ
ルV1〜V2の間の１点でロツクされていると、誤
差信号レベル範囲判別器１２の下限用コンパレー
タ１３および上限用コンパレータ１４の出側の論
理は共に“０”となつており、リアクタンス切換
器１６のアツプダウンカウンタ２０は端子B1は
Ｈレベルに保持されている。VFOを操作し（図
示してない）基準信号frの周波数を増加させると
誤差信号ViはレベルV2の方へ増加する。誤差信
号Viが更に増加してレベルV2より高くなると上
限用コンパレータ１４が能動となる。このため、
リアクタンス切換器１６のアンド回路１８が能動
となり、アツプダウンカウンタ２０のＵ端子へパ
ルスが送出される。したがつて、端子B1はＬレ
ベル、端子B2がＨレベルとなる。
端子B2がＨレベルとなるとコイルL2が能動と
なり、動作特性はb1曲線より高い発振周波数を取
扱うb2曲線（図示は省略されている）に切換えら
れる。切換えにより、電圧制御発振器９の自走周
波数は高くなり、レベルV2より高かつた誤差信
号Viのレベルは、レベルV1の近傍へ移動する。
このため、上限用コンパレータ１４は非能動とな
り、アツプダウンカウンタ２０は計数を中止し端
子B2がＨレベルのままとなる。パルス発生周期
は上記遷移過程を保証するよう定めてある。切換
後、誤差信号Viが引続きレベルV2より高いとき
は、次のパルス周期により更に上位のコイルL3
〜Loへ切換えられる。なお、誤差信号Viの下限
のレベルV1と上限のレベルV2に対するそれぞれ
のb0曲線〜bo曲線の受持範囲を、一方の受持範囲
の上限と他方の受持範囲の下限とが互いにオーバ
ラツプするように形成し、上限および下限におけ
る受持範囲を２重化すれば上限および下限近傍に
おける不規則動作が防止できる。
なり、動作特性はb1曲線より高い発振周波数を取
扱うb2曲線（図示は省略されている）に切換えら
れる。切換えにより、電圧制御発振器９の自走周
波数は高くなり、レベルV2より高かつた誤差信
号Viのレベルは、レベルV1の近傍へ移動する。
このため、上限用コンパレータ１４は非能動とな
り、アツプダウンカウンタ２０は計数を中止し端
子B2がＨレベルのままとなる。パルス発生周期
は上記遷移過程を保証するよう定めてある。切換
後、誤差信号Viが引続きレベルV2より高いとき
は、次のパルス周期により更に上位のコイルL3
〜Loへ切換えられる。なお、誤差信号Viの下限
のレベルV1と上限のレベルV2に対するそれぞれ
のb0曲線〜bo曲線の受持範囲を、一方の受持範囲
の上限と他方の受持範囲の下限とが互いにオーバ
ラツプするように形成し、上限および下限におけ
る受持範囲を２重化すれば上限および下限近傍に
おける不規則動作が防止できる。
上記実施例ではアツプダウンカウンタ２０を単
一出力としたが、バイナリモード等で複数出力と
して複数のリアクタンス素子を同時に能動とする
よう形成してもよい。また、アツプダウンカウン
タ２０から出力される情報とROM等を介して所
望の形式の情報にデコードしてもよい。また、ア
ツプダウンカウンタ２０から出力される情報とマ
イクロコンピユータ等で処理してもよい。
一出力としたが、バイナリモード等で複数出力と
して複数のリアクタンス素子を同時に能動とする
よう形成してもよい。また、アツプダウンカウン
タ２０から出力される情報とROM等を介して所
望の形式の情報にデコードしてもよい。また、ア
ツプダウンカウンタ２０から出力される情報とマ
イクロコンピユータ等で処理してもよい。
また、帰還ループにプログラマブルカウンタ等
の発振信号の周波数をプログラムする手段を設け
てもよい。
の発振信号の周波数をプログラムする手段を設け
てもよい。
本発明によるPLL回路は誤差信号が所定の範
囲外のレベルとなつたことを利用する誤差信号レ
ベル範囲判別手段と、判別に応じて電圧制御発振
器の自走周波数を他の自走周波数へ変更するよう
に電圧制御発振器へリアクタンス素子を接続する
接続手段とを具備した構成としてあるため、自走
周波数を切換える情報を誤差信号から得られる特
徴を有している。このため、VFO等により基準
信号が変化するPLL回路に適用すれば、誤差信
号以外の情報により切換情報を得る方法に比べて
回路構成が簡単となる効果がある。
囲外のレベルとなつたことを利用する誤差信号レ
ベル範囲判別手段と、判別に応じて電圧制御発振
器の自走周波数を他の自走周波数へ変更するよう
に電圧制御発振器へリアクタンス素子を接続する
接続手段とを具備した構成としてあるため、自走
周波数を切換える情報を誤差信号から得られる特
徴を有している。このため、VFO等により基準
信号が変化するPLL回路に適用すれば、誤差信
号以外の情報により切換情報を得る方法に比べて
回路構成が簡単となる効果がある。
第１図および第２図は従来のPLL回路のブロ
ツク図、第３図は電圧制御発振器の動作特性を示
すグラフ、第４図は本発明の一実施例を示す
PLL回路の一部回路図を含むブロツク図、第５
図は第４図の電圧制御発振器の動作特性を示すグ
ラフである。 １，２……端子、３……位相比較器、４……ロ
ーパスフイルタ、５，９……電圧制御発振器、７
……プログラマブルカウンタ、８……分周比較設
定回路、１０……可変容量ダイオード、１１……
電界効果トランジスタ、１２……誤差信号レベル
範囲判別器、１３……下限用コンパレータ、１４
……上限用コンパレータ、１５……比較電圧、１
６……リアクタンス切換器、１７，１８……アン
ド回路、１９……パルス発生回路、２０……アツ
プダウンカウンタ、L0〜Lo……コイル、C1〜Co
……高周波用パスコン、D1〜Do……ダイオード。
ツク図、第３図は電圧制御発振器の動作特性を示
すグラフ、第４図は本発明の一実施例を示す
PLL回路の一部回路図を含むブロツク図、第５
図は第４図の電圧制御発振器の動作特性を示すグ
ラフである。 １，２……端子、３……位相比較器、４……ロ
ーパスフイルタ、５，９……電圧制御発振器、７
……プログラマブルカウンタ、８……分周比較設
定回路、１０……可変容量ダイオード、１１……
電界効果トランジスタ、１２……誤差信号レベル
範囲判別器、１３……下限用コンパレータ、１４
……上限用コンパレータ、１５……比較電圧、１
６……リアクタンス切換器、１７，１８……アン
ド回路、１９……パルス発生回路、２０……アツ
プダウンカウンタ、L0〜Lo……コイル、C1〜Co
……高周波用パスコン、D1〜Do……ダイオード。
Claims (1)
- １ リアクタンスの接続による自走周波数が変化
する電圧制御発振器と、前記電圧制御発振器の出
力信号と基準信号との位相差を検出する位相比較
器と、位相比較器の出力信号を平滑して誤差信号
を生成し前記電圧制御発振器へ出力するローパス
フイルタとを具備したPLL回路において、前記
誤差信号のレベルが所定の範囲外のレベルとなつ
たことを判別する誤差信号レベル範囲判別手段
と、前記誤差信号レベル範囲判別手段の判別に応
じて前記自走周波数を他の自走周波数へ変更する
ように前記リアクタンスを前記電圧制御発振器へ
接続する接続手段とを具備し、前記電圧制御発振
器の出力信号に係わる周波数に応じて前記自走周
波数を変更するよう構成したことを特徴とする
PLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119672A JPS6012827A (ja) | 1983-07-01 | 1983-07-01 | Ｐｌｌ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119672A JPS6012827A (ja) | 1983-07-01 | 1983-07-01 | Ｐｌｌ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6012827A JPS6012827A (ja) | 1985-01-23 |
| JPH0318774B2 true JPH0318774B2 (ja) | 1991-03-13 |
Family
ID=14767189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119672A Granted JPS6012827A (ja) | 1983-07-01 | 1983-07-01 | Ｐｌｌ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012827A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183117A (ja) * | 1990-11-19 | 1992-06-30 | Matsushita Electric Ind Co Ltd | クロック再生回路 |
| JPH04117693U (ja) * | 1991-04-04 | 1992-10-21 | 株式会社サンライク | 空気封入体による操り人形 |
| US6876266B2 (en) * | 2002-06-10 | 2005-04-05 | Gct Semiconductor, Inc. | LC oscillator with wide tuning range and low phase noise |
| JP2006135829A (ja) | 2004-11-09 | 2006-05-25 | Renesas Technology Corp | 可変インダクタ並びにそれを用いた発振器及び情報機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150956A (en) * | 1975-06-20 | 1976-12-24 | Hitachi Ltd | Phase control oscillator |
| JPS5846729A (ja) * | 1981-09-12 | 1983-03-18 | Japan Radio Co Ltd | 周波数帯自動同調可変周波数発振器 |
-
1983
- 1983-07-01 JP JP58119672A patent/JPS6012827A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6012827A (ja) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639474B2 (en) | Adjustable oscillator | |
| US6342818B1 (en) | PLL having switching circuit for maintaining lock during loss of input signal | |
| US4590602A (en) | Wide range clock recovery circuit | |
| US7263152B2 (en) | Phase-locked loop structures with enhanced signal stability | |
| US5289506A (en) | Automatic frequency control circuit | |
| US5661440A (en) | PLL frequency synthesizer employing plural control frequencies to minimize overshoot | |
| EP1039640B1 (en) | PLL circuit | |
| JPS627728B2 (ja) | ||
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH0318774B2 (ja) | ||
| EP0005128A2 (en) | Improvement in circuits for the automatic tuning of voltage controlled filters | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| JP2001016103A (ja) | Ｐｌｌシンセサイザ | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JP3250484B2 (ja) | 電圧制御発振回路 | |
| JP2005101956A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US5483559A (en) | Phase-locked loop device, oscillator, and signal processor | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2550701B2 (ja) | Ｆｓｋ受信機 | |
| JPH08330998A (ja) | チューナ装置 | |
| JP3404437B2 (ja) | 時分割双方向通信装置 | |
| JP2569508B2 (ja) | Ｐｌｌ回路 | |
| JPS6019322A (ja) | Ｐｌｌ回路 | |
| JPS627729B2 (ja) | ||
| JPH055207B2 (ja) |