JPH0318799B2 - - Google Patents
Info
- Publication number
- JPH0318799B2 JPH0318799B2 JP59125775A JP12577584A JPH0318799B2 JP H0318799 B2 JPH0318799 B2 JP H0318799B2 JP 59125775 A JP59125775 A JP 59125775A JP 12577584 A JP12577584 A JP 12577584A JP H0318799 B2 JPH0318799 B2 JP H0318799B2
- Authority
- JP
- Japan
- Prior art keywords
- ema
- cnt
- input terminal
- configuration
- clamp signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二重化処理装置から構成される電気交
換システムの緊急制御回路による系構成設定方式
に関するものである。
換システムの緊急制御回路による系構成設定方式
に関するものである。
電気交換システムに於いて、システムの障害を
検出し、ハードウエアとソフトウエアの協同動作
により、プログラム制御が可能なセントラル・プ
ロセツサ系の接続構成を作り出す為の一連の緊急
動作を、緊急制御動作（EMA動作）と呼び、此
の為の回路を、緊急制御回路（EMA回路）と言
う。
検出し、ハードウエアとソフトウエアの協同動作
により、プログラム制御が可能なセントラル・プ
ロセツサ系の接続構成を作り出す為の一連の緊急
動作を、緊急制御動作（EMA動作）と呼び、此
の為の回路を、緊急制御回路（EMA回路）と言
う。
夫々に此の様なEMA回路を有する二組の処理
装置から構成される所謂二重化処理装置から構成
される電子交換システムを運転中に、現用の装置
にEMA動作指令が発生すると、EMA回路は予め
規定された順序で、予備装置を現用系に組入れ、
故障装置が切り離されるまで、系の再構成を行
う。
装置から構成される所謂二重化処理装置から構成
される電子交換システムを運転中に、現用の装置
にEMA動作指令が発生すると、EMA回路は予め
規定された順序で、予備装置を現用系に組入れ、
故障装置が切り離されるまで、系の再構成を行
う。
第２図は０系、１系夫々の系にEMA回路を有
する二重化処理装置から構成される電子交換シス
テムの一例を示す概略図である。
する二重化処理装置から構成される電子交換シス
テムの一例を示す概略図である。
図中、CC0，CC1は夫々０系、１系の中央制御
装置、EMA0，EMA1は夫々０系、１系の緊急制
御回路、CNH0，CNT1は夫々０系、１系の
EMAステートカウンタ、MM0，MM1は夫々０
系、１系の記憶装置、CH0，CH1は夫々０系、１
系の入出力制御装置、POW0，POW1は夫々０
系、１系の電源である。
装置、EMA0，EMA1は夫々０系、１系の緊急制
御回路、CNH0，CNT1は夫々０系、１系の
EMAステートカウンタ、MM0，MM1は夫々０
系、１系の記憶装置、CH0，CH1は夫々０系、１
系の入出力制御装置、POW0，POW1は夫々０
系、１系の電源である。
EMAステートカウンタCNT0，CNT1は共に
２ビツトのカウンタで、EMA起動により該カウ
ンタCNT0，CNT1を＋１にして更新し、その値
により立ち上げ系の構成を決定する。
２ビツトのカウンタで、EMA起動により該カウ
ンタCNT0，CNT1を＋１にして更新し、その値
により立ち上げ系の構成を決定する。
今、EMAステートカウンタの状態が、
（０、０）の時はCC0＋MM1の系構成で、
（０、１）の時はCC0＋MM0の系構成で、
（１、０）の時はCC1＋MM1の系構成で、
（１、１）の時はCC1＋MM0の系構成で、
運転する様に規定しておくとする。
今電子交換システムが（０、０）の状態、即ち
CC0＋MM1の系構成で運転している時に、緊急
制御回路EMA0が、システムの障害を検出した場
合には、緊急制御動作が起動し、両系のEMAス
テートカウンタCNT0，CNT1を＋１して（０、
１）とし、CC0＋MM0の系構成とし、MM1と切
り離しMM0を現用系に組入れる。若しこの構成
でも障害状態が消滅しない時には、更にEMAス
テートカウンタCNT0，CNT1を＋１して（１、
０）とし、CC1＋MM1の系構成とし、CC0，
MM0を切り離し、CC1，MM1を組入れる。
CC0＋MM1の系構成で運転している時に、緊急
制御回路EMA0が、システムの障害を検出した場
合には、緊急制御動作が起動し、両系のEMAス
テートカウンタCNT0，CNT1を＋１して（０、
１）とし、CC0＋MM0の系構成とし、MM1と切
り離しMM0を現用系に組入れる。若しこの構成
でも障害状態が消滅しない時には、更にEMAス
テートカウンタCNT0，CNT1を＋１して（１、
０）とし、CC1＋MM1の系構成とし、CC0，
MM0を切り離し、CC1，MM1を組入れる。
この様にして、動作中の中央制御装置内の緊急
制御回路がシステムの障害を検出した場合には緊
急制御動作が起動して、健全系が構成されるまで
規定の順序に従つて系構成を順々に変えて行く。
制御回路がシステムの障害を検出した場合には緊
急制御動作が起動して、健全系が構成されるまで
規定の順序に従つて系構成を順々に変えて行く。
以上述べたように緊急制御動作方式では、両系
のEMAステートカウンタCNT0，CNT1の値を
常に一致させておく必要がある。
のEMAステートカウンタCNT0，CNT1の値を
常に一致させておく必要がある。
この為従来の方式では、保守等の目的で一方の
系の電源を切断し、装置の修復後電源を再投入す
るような時には、両系のEMAステートカウンタ
CNT0，CNT1の値を揃えるために、電源投入時
のクランプ信号を用いてリセツトし、（０、０）
としていた。
系の電源を切断し、装置の修復後電源を再投入す
るような時には、両系のEMAステートカウンタ
CNT0，CNT1の値を揃えるために、電源投入時
のクランプ信号を用いてリセツトし、（０、０）
としていた。
第３図は、従来のEMAステートカウンタ
CNT0，CNT1の初期設定方法を示す図である。
CNT0，CNT1の初期設定方法を示す図である。
図中G0，G1は夫々オアゲート、a0，a1は夫々
微分回路である。
微分回路である。
EMAステートカウンタCNT0，CNT1は共に
２ビツト編成で、０系の電源クランプ信号はオア
ゲートG0を介してEMAステートカウンタCNT0
の上位ビツト、下位ビツトのＲ入力に夫々入力さ
れ、微分回路a1、及びオアゲートG1を介して
EMAステートカウンタCNT1の上位ビツト、下
位ビツトのＲ入力に夫々入力される。
２ビツト編成で、０系の電源クランプ信号はオア
ゲートG0を介してEMAステートカウンタCNT0
の上位ビツト、下位ビツトのＲ入力に夫々入力さ
れ、微分回路a1、及びオアゲートG1を介して
EMAステートカウンタCNT1の上位ビツト、下
位ビツトのＲ入力に夫々入力される。
又１系の電源クランプ信号はオアゲートG1を
介してEMAステートカウンタCNT1の上位ビツ
ト、下位ビツトのＲ入力に夫々入力され、微分回
路a0、及びオアゲートG0を介して、EMAステー
トカウンタCNT0の上位ビツト、下位ビツトのＲ
入力に夫々入力される。
介してEMAステートカウンタCNT1の上位ビツ
ト、下位ビツトのＲ入力に夫々入力され、微分回
路a0、及びオアゲートG0を介して、EMAステー
トカウンタCNT0の上位ビツト、下位ビツトのＲ
入力に夫々入力される。
電源クランプ信号は、電源投入より一定時間遅
延して送出され、電源オフ時はＨレベル、電源オ
ン時はＬレベルの電圧信号である。
延して送出され、電源オフ時はＨレベル、電源オ
ン時はＬレベルの電圧信号である。
その結果、０系又は１系の電源クランプ信号に
よつて、EMAステートカウンタCNT0，CNT1
は共に（０、０）にリセツトされる。
よつて、EMAステートカウンタCNT0，CNT1
は共に（０、０）にリセツトされる。
この様な方式では、例えば１系の装置の保守の
目的で電源POW1が切断され、０系の電源POW0
のみが投入されている場合は、当然０系の装置の
みが動作中となり、CC0，MM0の系構成で、ス
テートカウンタCNT0は（０、１）に設定されて
いる。
目的で電源POW1が切断され、０系の電源POW0
のみが投入されている場合は、当然０系の装置の
みが動作中となり、CC0，MM0の系構成で、ス
テートカウンタCNT0は（０、１）に設定されて
いる。
ここで電源POW1を再投入すると、ステートカ
ウンタは（０、０）にリセツトされるので、次に
EMAが動作すると、ステートカウンタは（０、
１）となり、再びCC0，MM0の系構成で運転し
ようとする。
ウンタは（０、０）にリセツトされるので、次に
EMAが動作すると、ステートカウンタは（０、
１）となり、再びCC0，MM0の系構成で運転し
ようとする。
この様に従来方式では、電源再投入により予め
規定された系構成循環の順序即ち、（０、０）、
（０、１）、（１、０）、（１、１）、（０、０）が崩
れ、前記の様にEMAリピートが起こる欠点があ
つた。
規定された系構成循環の順序即ち、（０、０）、
（０、１）、（１、０）、（１、１）、（０、０）が崩
れ、前記の様にEMAリピートが起こる欠点があ
つた。
本発明は、従来技術の上記の問題点を除去し、
各系の電源再投入時にも、予め規定された系構成
循環の順序を崩さず、EMAリピートも起こさな
い新規な系構成設定方式を提供することを目的と
する。
各系の電源再投入時にも、予め規定された系構成
循環の順序を崩さず、EMAリピートも起こさな
い新規な系構成設定方式を提供することを目的と
する。
主要装置について予備装置を備え、装置に故障
発生時は緊急制御回路によつて、予め定められた
装置の組合せで順次系の再構成を行い健全な系を
抽出する二重化処理方式であつて、現用系処理シ
ステムで動作中、予備系処理システムの電源を投
入した時、電源投入時送出されるクランプ信号を
使用して、両系の緊急制御状態を現在運転中の系
の構成状態を維持するように設定することを特徴
とする電子交換システムの系構成設定方式によつ
て達成する。
発生時は緊急制御回路によつて、予め定められた
装置の組合せで順次系の再構成を行い健全な系を
抽出する二重化処理方式であつて、現用系処理シ
ステムで動作中、予備系処理システムの電源を投
入した時、電源投入時送出されるクランプ信号を
使用して、両系の緊急制御状態を現在運転中の系
の構成状態を維持するように設定することを特徴
とする電子交換システムの系構成設定方式によつ
て達成する。
上記構成により、電源再投入によつて、予め規
定された順序で系構成が循環するのを乱されず、
EMAリピートが防止され、システム運用ブログ
ラムの作成が簡単化される。
定された順序で系構成が循環するのを乱されず、
EMAリピートが防止され、システム運用ブログ
ラムの作成が簡単化される。
第１図は本発明の実施例のEMAステートカウ
ンタCNT0，CNT1の構成を示す。
ンタCNT0，CNT1の構成を示す。
０系の電源クランプ信号は、EMAステートカ
ウンタCNT0の上位ビツトのＳ入力と、下位ビツ
トのＲ入力に接続し、更に微分回路a1を介して
EMAステートカウンタCNT1の上位ビツトのＳ
入力と、下位ビツトのＲ入力に接続する。
ウンタCNT0の上位ビツトのＳ入力と、下位ビツ
トのＲ入力に接続し、更に微分回路a1を介して
EMAステートカウンタCNT1の上位ビツトのＳ
入力と、下位ビツトのＲ入力に接続する。
又、１系の電源クランプ信号は、EMAステー
トカウンタCNT1の上位ビツトのＲ入力と、下位
ビツトのＳ入力に接続し、更に微分回路a0を介し
て、EMAステートカウンタCNT0の上位ビツト
のＲ入力と、下位ビツトのＳ入力に接続する。
トカウンタCNT1の上位ビツトのＲ入力と、下位
ビツトのＳ入力に接続し、更に微分回路a0を介し
て、EMAステートカウンタCNT0の上位ビツト
のＲ入力と、下位ビツトのＳ入力に接続する。
今、電源POW0を投入し、電源POW1を切断し
ている場合、当然０系の装置のみが動作してお
り、系構成はCC0，MM0で、従つてEMAステー
トカウンタCNT0は（０、１）を示している。
ている場合、当然０系の装置のみが動作してお
り、系構成はCC0，MM0で、従つてEMAステー
トカウンタCNT0は（０、１）を示している。
此の時、電源POW1を投入すると、１系の電源
クランプ信号がEMAステートカウンタCNT0，
CNT1に与えられ、共に（０、１）の出力に設定
される。
クランプ信号がEMAステートカウンタCNT0，
CNT1に与えられ、共に（０、１）の出力に設定
される。
この状態で次にEMAが動作すると、EMAステ
ートは＋１して、規定された順序通り（１、０）
に設定される。
ートは＋１して、規定された順序通り（１、０）
に設定される。
同様にして、電源POW1を投入し、電源POW0
を切断している場合、当然１系の装置のみが動作
しており、系構成はCC1，MM1で、従つてEMA
ステートカウンタCNT1は（１、０）を示してい
る。
を切断している場合、当然１系の装置のみが動作
しており、系構成はCC1，MM1で、従つてEMA
ステートカウンタCNT1は（１、０）を示してい
る。
此の時、電源POW0を投入すると、０系の電源
クランプ信号がEMAステートカウンタCNT0，
CNT1に与えられ、共に（１、０）の出力に設定
される。
クランプ信号がEMAステートカウンタCNT0，
CNT1に与えられ、共に（１、０）の出力に設定
される。
この状態で次にEMAが動作すると、EMAステ
ートは＋１して規定された順序通り（１、１）に
設定される。
ートは＋１して規定された順序通り（１、１）に
設定される。
以上詳細に説明したように、本構成により、予
備系の電源野再投入によつて、予め規定された系
構成の循環の順序即ち、（０、０）、（０、１）、
（１、０）、（１、１）、（０、０）の順序が乱され
ることがない。
備系の電源野再投入によつて、予め規定された系
構成の循環の順序即ち、（０、０）、（０、１）、
（１、０）、（１、１）、（０、０）の順序が乱され
ることがない。
本発明によれば、予備系の電源の再投入によつ
て、予め規定された順序で系構成が循環してゆく
動作が妨害されないので、システム運用プログラ
ムの作成が簡単化される。
て、予め規定された順序で系構成が循環してゆく
動作が妨害されないので、システム運用プログラ
ムの作成が簡単化される。
第１図は本発明のEMAステートカウンタの実
施例の構成を示す。第２図は夫々の系にEMA回
路を有する二重化処理装置から構成される電子交
換システムの一例を示す概略図である。第３図は
従来のEMAステートカウンタの構成図である。 図中、CC0，CC1は夫々０系、１系の中央制御
装置、EMA0，EMA1は夫々０系、１系の緊急制
御回路、CNT0，CNT1は夫々０系、１系の
EMAステートカウンタ、MM0，MM1は夫々０
系、１系の記憶装置、CH0，CH1は夫々０系、１
系の入出力制御装置、POW0，POW1は夫々０
系、１系の電源、G0，G1は夫々オアゲート、a0，
a1は夫々微分回路である。
施例の構成を示す。第２図は夫々の系にEMA回
路を有する二重化処理装置から構成される電子交
換システムの一例を示す概略図である。第３図は
従来のEMAステートカウンタの構成図である。 図中、CC0，CC1は夫々０系、１系の中央制御
装置、EMA0，EMA1は夫々０系、１系の緊急制
御回路、CNT0，CNT1は夫々０系、１系の
EMAステートカウンタ、MM0，MM1は夫々０
系、１系の記憶装置、CH0，CH1は夫々０系、１
系の入出力制御装置、POW0，POW1は夫々０
系、１系の電源、G0，G1は夫々オアゲート、a0，
a1は夫々微分回路である。
Claims (1)
- 【特許請求の範囲】 １ 電子交換機の制御装置CC0，CC1とそれに接
続されるメモリMM0，MM1、周辺装置等が現用
系、予備系として二重化され、前記制御装置及び
メモリ等の系構成を示す２ビツトからなる状態表
示カウンタCNT0，CNT1を有する緊急制御回路
EMA0，EMA1を両系の夫々に備えた電子交換シ
ステムにおいて、 一方の系の電源クランプ信号を、前記一方の系
の電源クランプ信号と同系の前記状態表示カウン
タの上位ビツトのセツト入力端子Ｓと、下位ビツ
トのリセツト入力端子Ｒに接続するとともに、微
分回路a1を介して他方の系の前記状態表示カウン
タの上位ビツトのセツト入力端子Ｓと下位ビツト
のリセツト入力端子Ｒに接続し、 他方の系の電源クランプ信号を、前記他方の系
の電源クランプ信号と同系の前記状態表示カウン
タの上位ビツトのリセツト入力端子Ｒと、下位ビ
ツトのセツト入力端子Ｓに接続するとともに、微
分回路を介して一方の系の前記状態表示カウンタ
の上位ビツトのリセツト入力端子Ｒと下位ビツト
のセツト入力端子Ｓに接続し、 電源投入時、送出されるクランプ信号を使用し
て、両系の緊急制御回路の状態を現在運転中の系
の構成を維持するように設定する ことを特徴とする電子交換システムの系構成設定
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125775A JPS615693A (ja) | 1984-06-19 | 1984-06-19 | 電子交換システムの系構成設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125775A JPS615693A (ja) | 1984-06-19 | 1984-06-19 | 電子交換システムの系構成設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615693A JPS615693A (ja) | 1986-01-11 |
| JPH0318799B2 true JPH0318799B2 (ja) | 1991-03-13 |
Family
ID=14918526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125775A Granted JPS615693A (ja) | 1984-06-19 | 1984-06-19 | 電子交換システムの系構成設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615693A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0553851A (ja) * | 1991-08-22 | 1993-03-05 | Nec Corp | 中央制御装置立ち上げ指示装置 |
-
1984
- 1984-06-19 JP JP59125775A patent/JPS615693A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615693A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111858148A (zh) | 一种PCIE Switch芯片配置文件恢复系统及方法 | |
| JPH0318799B2 (ja) | ||
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS6230442B2 (ja) | ||
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS6212537B2 (ja) | ||
| CN112131055B (zh) | 多模式三机动态容错系统 | |
| JPH0319978B2 (ja) | ||
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH0831050B2 (ja) | 系切替方式 | |
| JPS5813640Y2 (ja) | 多重化装置の切替装置 | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPS5814201A (ja) | シ−ケンスコントロ−ラのパンプレスバツクアツプ装置 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS60191339A (ja) | 冗長化デイジタル式制御装置 | |
| JPS63118848A (ja) | マイクロコンピユ−タ異常時の復帰回路 | |
| JPS6351295B2 (ja) | ||
| JPS59201126A (ja) | 共通バス制御方式 | |
| JPH0281203A (ja) | ロボット制御システム | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPS59175224A (ja) | 伝送路切替方式 | |
| JPS58134359A (ja) | バス切換装置 |