JPH03188710A - チヨツパアンプ回路 - Google Patents
チヨツパアンプ回路Info
- Publication number
- JPH03188710A JPH03188710A JP32990889A JP32990889A JPH03188710A JP H03188710 A JPH03188710 A JP H03188710A JP 32990889 A JP32990889 A JP 32990889A JP 32990889 A JP32990889 A JP 32990889A JP H03188710 A JPH03188710 A JP H03188710A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch
- vth
- amplifier circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、インバータとスイッチと容量から構成され
るチョッパアンプに関するものである。
るチョッパアンプに関するものである。
第２図は従来のチョツノ（アンプ回路の回路図であり、
図において、（１）はインノ（−タ、（２）はインノ（
−ク（１）の入出力間に挿入されたスイッチ、（３）は
スイッチ（２）に並列に設けたコンデンサ、（４） 、
（５）は入力信号切換え用のスイッチ、（６）はスイ
ッチ（４） 、 （５）と、インバータ（１）の入力間
に挿入されたコンデンサ、（７）はインバータ（１）の
入力に付着した寄生容量、（８） Ｉ （９）は入力端
子、α０は出力端子である。第３図は纂２図の回路の出
力波形を示す波形図である。
図において、（１）はインノ（−タ、（２）はインノ（
−ク（１）の入出力間に挿入されたスイッチ、（３）は
スイッチ（２）に並列に設けたコンデンサ、（４） 、
（５）は入力信号切換え用のスイッチ、（６）はスイ
ッチ（４） 、 （５）と、インバータ（１）の入力間
に挿入されたコンデンサ、（７）はインバータ（１）の
入力に付着した寄生容量、（８） Ｉ （９）は入力端
子、α０は出力端子である。第３図は纂２図の回路の出
力波形を示す波形図である。
次に動作について説明する。インバータ（１）のスレッ
ショールド電圧をｖｔｈｑ入力端子（ｓ） ＊ （９）
にはそれぞれ’Ｖａ、Ｗｂが印加されていると仮定する
。
ショールド電圧をｖｔｈｑ入力端子（ｓ） ＊ （９）
にはそれぞれ’Ｖａ、Ｗｂが印加されていると仮定する
。
そして、まず、スイッチ（２） 、 （４）がコしてい
るとするとインバータ（１）の入力端子はｖｔｈ 、
コンデンサ（６）には（Ｖｔｈ −Ｖａ ）の電位差を
保持する。次にスイッチ（２）、（４）がＯＦＦ’ ｊ
、、スイッチ（５）が］ すると、コンデンサ（６）は
ｖｂ−ｖａの電位差が生じ、これがコンデンサ１３１
、 （６）の容量比によって増幅されて出力される。
るとするとインバータ（１）の入力端子はｖｔｈ 、
コンデンサ（６）には（Ｖｔｈ −Ｖａ ）の電位差を
保持する。次にスイッチ（２）、（４）がＯＦＦ’ ｊ
、、スイッチ（５）が］ すると、コンデンサ（６）は
ｖｂ−ｖａの電位差が生じ、これがコンデンサ１３１
、 （６）の容量比によって増幅されて出力される。
出力端子αＱの出力電圧Ｖ。ｕｔは、時間的要素を考慮
すると次式で表わされ、波形はｉ１！３図に示すごとく
である。
すると次式で表わされ、波形はｉ１！３図に示すごとく
である。
Ｖｏｕｔ （ｔ） ＝ ” （Ｖ’ｂ（ｔ）−Ｖａ
（ｔ−ｔ） ）ｆｆｌシ（１！３：コンデンサ（３）の
容量値ｃ６：コンデンサ（６）の容量値 〔発明が解決しようとする課題〕 従来のチョッパアンプ回路は以上のように構成されてい
るので、２つの入力信号の比較ポイントが時間的にずれ
、コンデンサにリークがあると比較精度が劣化するとい
う問題があった。
（ｔ−ｔ） ）ｆｆｌシ（１！３：コンデンサ（３）の
容量値ｃ６：コンデンサ（６）の容量値 〔発明が解決しようとする課題〕 従来のチョッパアンプ回路は以上のように構成されてい
るので、２つの入力信号の比較ポイントが時間的にずれ
、コンデンサにリークがあると比較精度が劣化するとい
う問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、２つの入力信号のサンプリングポイントを同
時点にすることができるとともに、コンデンサのリーク
等による精度の劣化を防止できる。さらに反転と非反転
出力を同時に得られるチョッパアンプ回路を得ることを
目的とする。
たもので、２つの入力信号のサンプリングポイントを同
時点にすることができるとともに、コンデンサのリーク
等による精度の劣化を防止できる。さらに反転と非反転
出力を同時に得られるチョッパアンプ回路を得ることを
目的とする。
この発明に係るチョッパアンプ回路は、従来のチョッパ
アンプを２回路用い、２つの入力信号を同時にサンプリ
ングし、その後２人力信号レベルに応じて蓄えられる電
荷を分配することにより、２つの入力信号の差分を２つ
のチョッパアンプの各々にそれぞれ反転、非反転出力を
取り出したものである。
アンプを２回路用い、２つの入力信号を同時にサンプリ
ングし、その後２人力信号レベルに応じて蓄えられる電
荷を分配することにより、２つの入力信号の差分を２つ
のチョッパアンプの各々にそれぞれ反転、非反転出力を
取り出したものである。
この発明におけるチョッパアンプ回路は、２つの入力信
号を同時にサンプリングすることにより、２つの入力信
号間の時間軸を一致し、コンデンサのリーク等による精
度の劣化を防止する。
号を同時にサンプリングすることにより、２つの入力信
号間の時間軸を一致し、コンデンサのリーク等による精
度の劣化を防止する。
また、同一チョッパアンプ回路構成を２回路用いること
により、寄生容量等素子間のミスマツチによる精度劣化
を防ぐとともに１反転および非反転出力を同時に出力す
ることができる。
により、寄生容量等素子間のミスマツチによる精度劣化
を防ぐとともに１反転および非反転出力を同時に出力す
ることができる。
以下、この発明の一実施例を図について説明する。第１
図はチョッパアンプ回路の回路図である。
図はチョッパアンプ回路の回路図である。
図において（１）〜σＱは第２図の従来例に示したもの
と同等であるので説明を省略する。αυは、コンデンサ
（６）に蓄えられた電荷を分配するためのスイッチであ
る。
と同等であるので説明を省略する。αυは、コンデンサ
（６）に蓄えられた電荷を分配するためのスイッチであ
る。
次に動作について説明する。インバータ（１）のスレッ
ショールド電圧をｖｔｈ入力端子（８） 、 （９，１
にそれぞれＶａ、 Ｗｂ が印加されていると仮定す
る。そしてまず、スイッチ（２） 、 （４） 、 （
５）がｉしているとすると、スイッチ（４）につながる
コンデンサ（６）にはＶｔｈ−Ｖａの電位差が、スイッ
チ（５）につながるコンデンサ（６）ＫはＶｔｈ−Ｖｂ
の電位差が生じる。
ショールド電圧をｖｔｈ入力端子（８） 、 （９，１
にそれぞれＶａ、 Ｗｂ が印加されていると仮定す
る。そしてまず、スイッチ（２） 、 （４） 、 （
５）がｉしているとすると、スイッチ（４）につながる
コンデンサ（６）にはＶｔｈ−Ｖａの電位差が、スイッ
チ（５）につながるコンデンサ（６）ＫはＶｔｈ−Ｖｂ
の電位差が生じる。
この状態でスイッチ（２） 、 （４） 、 （５）が
ＯＦＦ ｊ、スイッチαυがＯＮ すると、双方のコン
デンサ（６）間で電荷が分配され、インバータ（１）の
入力段ではそれぞれＶｂ−Ｖａ Ｖａ−Ｖｔ）
ノｇ位差変化、ｄ＝生シ、ｃ。
ＯＦＦ ｊ、スイッチαυがＯＮ すると、双方のコン
デンサ（６）間で電荷が分配され、インバータ（１）の
入力段ではそれぞれＶｂ−Ｖａ Ｖａ−Ｖｔ）
ノｇ位差変化、ｄ＝生シ、ｃ。
２ と ２
電位差をコンデンサ（３）と寄生容量（７）の比できま
る増幅率で増幅し、それぞれの出力端子叫に出力する０ 以上のように、チョッパアンプを同一回路を２回路用い
、電荷分配によりその差分を増幅する構成したので、２
つの入力信号のサンプリングポイントを同一にでき、精
度の高いものが得られるとともに、差分信号の反転およ
び非反転増幅結果も得られる効果がある。
る増幅率で増幅し、それぞれの出力端子叫に出力する０ 以上のように、チョッパアンプを同一回路を２回路用い
、電荷分配によりその差分を増幅する構成したので、２
つの入力信号のサンプリングポイントを同一にでき、精
度の高いものが得られるとともに、差分信号の反転およ
び非反転増幅結果も得られる効果がある。
第１図はこの発明の一実施例によるチョッパアンプ回路
を示す回路図、第２図は従来のチョッパアンプ回路の回
路図、第３図は第２図の回路の出力波形を示す波形図で
ある。 図において、（１）はインバータ、 （２） 、 （４
） 、 （５） 、αυはスイッチ、＋３１ 、 （６
）はコンデンサ、（７）は寄生容量、＜８） 、 （９
）は入力端子、０．１は出力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す回路図、第２図は従来のチョッパアンプ回路の回
路図、第３図は第２図の回路の出力波形を示す波形図で
ある。 図において、（１）はインバータ、 （２） 、 （４
） 、 （５） 、αυはスイッチ、＋３１ 、 （６
）はコンデンサ、（７）は寄生容量、＜８） 、 （９
）は入力端子、０．１は出力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- インバータ回路とその入出力間に挿入されたスイッチ
からなるチョッパアンプ２回路の入力間にスイッチを挿
入し、各チョッパアンプの入力段のコンデンサにスイッ
チを介して、あらかじめ充電された電荷をスイッチによ
り分配することにより、２信号の差分を増幅し、その反
転および非反転出力を得られるようにしたことを特徴と
するチョッパアンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32990889A JPH03188710A (ja) | 1989-12-19 | 1989-12-19 | チヨツパアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32990889A JPH03188710A (ja) | 1989-12-19 | 1989-12-19 | チヨツパアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03188710A true JPH03188710A (ja) | 1991-08-16 |
Family
ID=18226606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32990889A Pending JPH03188710A (ja) | 1989-12-19 | 1989-12-19 | チヨツパアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03188710A (ja) |
-
1989
- 1989-12-19 JP JP32990889A patent/JPH03188710A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708376A (en) | Variable-gain amplifying device | |
| US4152659A (en) | Low noise differential amplifier | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| US4587443A (en) | Auto-zero sample and hold circuit | |
| JPS61500144A (ja) | スイツチト・キヤパシタ回路 | |
| US3696305A (en) | High speed high accuracy sample and hold circuit | |
| JPH07114335B2 (ja) | 緩衝回路 | |
| EP1267492A1 (en) | Voltage comparing circuit | |
| US3392345A (en) | Sample and hold circuit | |
| JPH06232706A (ja) | 比較器 | |
| JPH03188710A (ja) | チヨツパアンプ回路 | |
| US5113091A (en) | Apparatus and method for comparing signals | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JPS59229973A (ja) | クランプ回路 | |
| JPS6210446B2 (ja) | ||
| JPH0766727A (ja) | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 | |
| JPS60198915A (ja) | 電圧比較器 | |
| JPS6243913A (ja) | 演算増幅器 | |
| JPH0199305A (ja) | 差動増幅器 | |
| JPH04172004A (ja) | 差動回路 | |
| SU951329A1 (ru) | Операционный усилитель | |
| JPH04319811A (ja) | チョッパ型比較器 | |
| SU966750A1 (ru) | Аналоговое запоминающее устройство | |
| JPS62196919A (ja) | 比較器 | |
| CN118642561A (zh) | 宽输入范围的模拟电压减法器 |