JPH03188726A - Synchronous device - Google Patents
Synchronous deviceInfo
- Publication number
- JPH03188726A JPH03188726A JP1327285A JP32728589A JPH03188726A JP H03188726 A JPH03188726 A JP H03188726A JP 1327285 A JP1327285 A JP 1327285A JP 32728589 A JP32728589 A JP 32728589A JP H03188726 A JPH03188726 A JP H03188726A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- code
- synchronization word
- sequence code
- longest sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は直列符号列を送受する情報伝達システムの同期
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a synchronization device for an information transmission system that transmits and receives serial code strings.
(従来の技術)
従来、この種の情報伝達システムにて、直列符号列で構
成された信号を受信しようとする場合、受信している前
記符号列の中から予め設定された同期パターンと完全に
一致する部分符号列(同期ワード)が受信された時点を
同期タイミングとして、前記受信符号列のフレーム同期
及びビット同期をとっていた。(Prior Art) Conventionally, in this type of information transmission system, when attempting to receive a signal composed of a serial code string, it is necessary to completely match a preset synchronization pattern from among the received code strings. Frame synchronization and bit synchronization of the received code strings are performed using the time point when a matching partial code string (synchronization word) is received as the synchronization timing.
しかし、前記直列の符号列が誤りの多い伝送路を伝達さ
れてくる場合、受信される前記同期ワードに誤りが生じ
易く、設定された同期パターンと一致しなくなるため、
前記同期をとることが困難となって受信不能に陥る。However, if the serial code string is transmitted through a transmission path with many errors, errors are likely to occur in the received synchronization word and it will not match the set synchronization pattern.
It becomes difficult to achieve the synchronization and reception becomes impossible.
これでは、伝送する直列符号列の同期ワード以外の情報
ワードに誤り訂正符号を付加して、伝送路上で生じる情
報ワードの誤りを修正しようとしても、同期がとられな
ければ受信そのものが不能になるため、前記誤り訂正符
号を付加した意味がなくなり、何等の問題解決にもなら
ないという欠点があった。In this case, even if an error correction code is added to the information words other than the synchronization word of the serial code string to be transmitted to correct errors in the information words that occur on the transmission path, reception itself will become impossible if synchronization is not achieved. Therefore, there is a drawback that the addition of the error correction code has no meaning and does not solve any problems.
(発明が解決しようとする課M)
上記の如く直列符号列を受信する場合の従来の同期装置
は、同期ワードが予め設定されたパターンに完全に一致
することを前提としているなめ、ビット誤りの多い伝送
路を介して受信された直列符号列の同期をとることが困
難になるという欠点があった。しかも、同期ワード以外
の情報ワードに誤り訂正符号を付加しても、前記同期ワ
ードに対する伝送路上の誤りに対しては修正されないた
め、同期ワードに誤り訂正可能な微小な誤りが発生した
場合でも、同期がとれず受信不能状態になるという欠点
があった。(Problem M to be Solved by the Invention) Conventional synchronization devices for receiving serial code strings as described above assume that the synchronization word completely matches a preset pattern. This has the disadvantage that it is difficult to synchronize serial code strings received via many transmission paths. Moreover, even if an error correction code is added to an information word other than the synchronization word, errors on the transmission path for the synchronization word will not be corrected, so even if a small error that can be corrected occurs in the synchronization word, There was a drawback that synchronization could not be achieved and reception became impossible.
そこで本発明は上記の欠点を除去するもので、同期ワー
ドに若干の誤りが生じてもフレーム同期及びビット同期
のとれる同期装置を提供することを目的としている。SUMMARY OF THE INVENTION The present invention aims to eliminate the above-mentioned drawbacks and provides a synchronization device that can achieve frame synchronization and bit synchronization even if a slight error occurs in the synchronization word.
(課題を解決するための手段)
本発明は最長系列符号を同期ワードとした直列符号列を
受信し、受信した直列符号列から前記同期ワードを検出
することによって、受信した直列符号列の同期をとる同
期装置において、前記同期ワードを構成する最長系列符
号と同一の最長系列符号を発生する符号発生手段と、前
記受信された同期ワードと前記符号発生手段により発生
された最長系列符号との相関をとる相関算出手段と、こ
の相関算出手段により算出される前記同期ワードと最長
系列符号の相関値が別途設定された基準値を越えた場合
に受信した直列符号列の同期がとれたと判定する判定手
段と、この判定手段によって前記受信直列符号列の同期
がとれたと判定された時点に基づいて前記受信した直列
符号列をサンプリングするサンプリング手段とを具備し
た構成を有する。(Means for Solving the Problems) The present invention receives a serial code string with the longest sequence code as a synchronization word, and detects the synchronization word from the received serial code string, thereby synchronizing the received serial code string. In the synchronization device, a code generation means for generating a longest sequence code that is the same as the longest sequence code constituting the synchronization word, and a correlation between the received synchronization word and the longest sequence code generated by the code generation means are provided. and determining means for determining that the received serial code strings are synchronized when the correlation value between the synchronization word and the longest sequence code calculated by the correlation calculating means exceeds a separately set reference value. and a sampling means for sampling the received serial code string based on the point in time when it is determined by the determining means that the received serial code string has been synchronized.
他の構成として、前記符号発生手段と相関算出手段の代
わりにこれら両手段の機能を合せ持った整合フィルタを
用いる構成がある。Another configuration is to use a matched filter having the functions of both of these means instead of the code generation means and correlation calculation means.
(作用)
本発明の同期装置において、符号発生手段は同期ワード
を構成する最長系列符号と同一の最長系列符号を発生す
る。相関算出手段は受信された同期ワードと前記符号発
生手段により発生された最長系列符号との相関をとる。(Operation) In the synchronization device of the present invention, the code generating means generates the longest sequence code that is the same as the longest sequence code that constitutes the synchronization word. The correlation calculation means correlates the received synchronization word with the longest sequence code generated by the code generation means.
判定手段は前記相関算出手段により算出される前記同期
ワードと最長系列符号の相関値が別途設定された基準値
を越えた場合に、受信した直列符号列の同期がとれたと
判定する。サンプリング手段は前記判定手段によって前
記受信直列符号列の同期がとれたと判定された時点に基
づいて、前記受信した直列符号列をサンプリングする。The determining means determines that the received serial code string is synchronized when the correlation value between the synchronization word and the longest sequence code calculated by the correlation calculating means exceeds a separately set reference value. The sampling means samples the received serial code string based on the time point at which the received serial code string is determined to be synchronized by the determining means.
他の構成の作用として、整合フィルタは同期ワードを構
成する最長系列符号と同一の最長系列符号を発生し、且
つ、受信された同期ワードと前記最長系列符号との相関
をとる。In effect, the matched filter generates a longest sequence code that is identical to the longest sequence code that makes up the synchronization word, and correlates the received synchronization word with the longest sequence code.
(実施例)
以下、本発明の一実施例を図面を参照して説明する。第
1図は本発明の同期装置を備えた情報受信装置の一実施
例を示したブロック図である。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an information receiving device equipped with a synchronization device according to the present invention.
1は受信された符号系列とM系列符号(最長系列符号)
との相関をとる相関器、2はM系列符号を発生するシフ
トレジスタ又は遅延素子から成るM系列符号発生器、3
は相関器1から出力される相関電圧値と基準電圧とを比
較して同期がとれたか否かの判定を行う同期判定回路、
4は同期判定回路3から出力される判定信号に基づいて
サンプリング信号を発生する同期タイミング発生回路、
5は同期タイミング発生回路から出力されるサンプリン
グ信号によって受信された直列符号列の情報ワードをサ
ンプリングして取り込むサンプリング回路である。1 is the received code sequence and M sequence code (longest sequence code)
2 is an M-sequence code generator consisting of a shift register or delay element that generates an M-sequence code; 3
is a synchronization determination circuit that compares the correlation voltage value output from the correlator 1 with a reference voltage and determines whether synchronization has been achieved;
4 is a synchronization timing generation circuit that generates a sampling signal based on the determination signal output from the synchronization determination circuit 3;
Reference numeral 5 denotes a sampling circuit that samples and captures the information words of the serial code string received by the sampling signal output from the synchronization timing generation circuit.
ここで、M系列符号発生器2は符号発生手段を、相関器
1は相関算出手段を、同期判定回路3は判定手段を、同
期タイミング発生回路4とサンプリング回路5はサンプ
リング手段を構成している。Here, the M-sequence code generator 2 constitutes code generation means, the correlator 1 constitutes correlation calculation means, the synchronization determination circuit 3 constitutes determination means, and the synchronization timing generation circuit 4 and sampling circuit 5 constitute sampling means. .
第2図は本発明の同期装置を備えた情報送信装置の一実
施例を示したブロック図である。6は情報ワードである
直列符号を発生する符号発生器、7は同期ワードである
M系列符号を発生するM系列符号発生器、8は符号発生
器6がら発生される情報ワードにM系列符号発生器6か
ら発生されるM系列符号を付加すべく、符号発生器6と
M系列符号発生器7の出力を切り替えるスイッチ回路、
9はスイッチ回路8の切り替えタイミングを制御する切
替制御部、10はスイッチ回路8から出力される同期ワ
ード(M系列符号)と情報ワードから成る第3図に示す
ような直列符号列を伝送路11上に送出する送信インタ
フェースである。FIG. 2 is a block diagram showing an embodiment of an information transmitting device equipped with a synchronization device of the present invention. 6 is a code generator that generates a serial code that is an information word; 7 is an M-sequence code generator that generates an M-sequence code that is a synchronization word; and 8 is an M-series code generator that generates an M-sequence code for the information word generated by the code generator 6. a switch circuit that switches the outputs of the code generator 6 and the M-sequence code generator 7 in order to add the M-sequence code generated from the generator 6;
Reference numeral 9 indicates a switching control unit that controls the switching timing of the switch circuit 8, and 10 indicates a serial code string as shown in FIG. This is a sending interface that sends out data to the top.
切替制御部9は符号発生器6から出力される情報ワード
と、M系列符号発生器7がら出力される同期ワードとを
スイッチ回路8を制御して適切なタイミングで交互に選
択することにより、第3図に示したような直列符号列を
作成する。The switching control unit 9 controls the switch circuit 8 to alternately select the information word output from the code generator 6 and the synchronization word output from the M-sequence code generator 7 at appropriate timing. Create a serial code string as shown in Figure 3.
第3図は上記送信インタフェース1oがら伝送路11上
に送出される直列符号列の1フレ一ム゛分を示した図で
ある。直列符号列はM系列符号である同期ワードとその
後に続く情報ワードから成っている。FIG. 3 is a diagram showing one frame of a serial code string sent out onto the transmission line 11 from the transmission interface 1o. The serial code string consists of a synchronization word, which is an M-sequence code, followed by an information word.
次に本実施例の動作について説明する。第2図に示した
送信装置から送信された第3図に示すような直列符号列
は第1図に示す受信装置により受信されて、相関器1に
入力される。相関器1は入力される直列符号列とM系列
発生器2がら出力されるM系列符号の相関を取り、その
結果を同期判定回路3に出力する。Next, the operation of this embodiment will be explained. A serial code string as shown in FIG. 3 transmitted from the transmitter shown in FIG. 2 is received by the receiver shown in FIG. 1 and input to the correlator 1. The correlator 1 correlates the input serial code string with the M-sequence code output from the M-sequence generator 2, and outputs the result to the synchronization determination circuit 3.
ここで、M系列符号とはある長さのシフトレジスタ又は
遅延素子によって生成される符号系列のうち最長のもの
をいう。このようなM系列符号の自己相関は0ビットシ
フト即ち、同期状態以外についてはすべて−1であり、
0ビツトシフトに対しては2 −1=7であり、これは
全てのM系列符号に共通した性質である。Oビットシフ
トと±1ビットシフトとの間での相関の変化は線形であ
るから、M系列の自己相関関数のグラフは第4図に示す
如く三角形になっている。しかも、N1系列符号はビッ
トずれした場合に、その相関関数値は極端に低くなるた
め、同期検出には最適な性質を持つ共に、M系列符号中
に若干の誤りが生じてら、前記ピークの値は誤りの数に
応じて低くなるものの、同期タイミングを示す特性を維
持するという性質がある。Here, the M-sequence code refers to the longest code sequence generated by a shift register or delay element of a certain length. The autocorrelation of such an M-sequence code is 0 bit shift, that is, it is -1 in all cases other than the synchronous state,
For a 0 bit shift, 2-1=7, which is a property common to all M-sequence codes. Since the change in correlation between O-bit shift and ±1-bit shift is linear, the graph of the M-series autocorrelation function has a triangular shape as shown in FIG. Moreover, when the N1 sequence code has a bit shift, its correlation function value becomes extremely low, so it has the best property for synchronization detection. Although it decreases as the number of errors increases, it maintains the characteristics indicating synchronized timing.
上記第1図に示したM系列符号発生器2から発生される
M系列符号と、第2図に示しなM系列符号発生器7から
発生されるM系列符号は同一であるため、相関器1にて
入力される直列符号列の同期ワードに誤りがない場合、
相関器1にて第4図の実線に示すような相関関数が得ら
れる。従って、相関器1は入力される直列符号列中に同
期ワードがあれば、この同期ワードとM系列符号発生器
2から発生されるM系列符号とが一致した時点で、第4
図に示した実線のピーク値に対応する相関値電圧を同期
判定図n3に出力する。同期判定回路3は相関器1から
入力される相関値電圧を別途入力される基準電圧VFと
比較して、相関値電圧が前記基準電圧以上であった場合
に同期ワードが検出されて同期がとれたと判定し、この
判定信号を同期タイミング発生回路4に出力する。同期
タイミング発生回路4は入力される判定信号に基づいて
受信された直列符号列のフレーム同期及びビット同期を
とるサンプリング信号を発生し、このサンプリング信号
をサンプリング回路5に出力する。Since the M-sequence code generated from the M-sequence code generator 2 shown in FIG. 1 and the M-sequence code generated from the M-sequence code generator 7 not shown in FIG. 2 are the same, the correlator 1 If there is no error in the synchronization word of the serial code string input at
The correlator 1 obtains a correlation function as shown by the solid line in FIG. Therefore, if there is a synchronization word in the input serial code string, the correlator 1 receives the fourth
The correlation value voltage corresponding to the peak value of the solid line shown in the figure is output to the synchronization determination diagram n3. The synchronization determination circuit 3 compares the correlation value voltage inputted from the correlator 1 with a separately inputted reference voltage VF, and if the correlation value voltage is equal to or higher than the reference voltage, a synchronization word is detected and synchronization is established. This determination signal is output to the synchronization timing generation circuit 4. The synchronization timing generation circuit 4 generates a sampling signal for achieving frame synchronization and bit synchronization of the received serial code string based on the input determination signal, and outputs this sampling signal to the sampling circuit 5.
サンプリング回路5は同期タイミング発生回路4から入
力されるサンプリング信号に基づいて受信直列符号列の
情報ワード部分をサンプリングして、図示されない次段
に出力する。The sampling circuit 5 samples the information word portion of the received serial code string based on the sampling signal inputted from the synchronization timing generation circuit 4, and outputs it to the next stage, not shown.
ところで、相関器1に入力される直列符号列の同期ワー
ド部分に伝送路11上等で誤りが生じた場合、微小な誤
りのある同期ワードとM系列符号発生器2から出力され
るM系列符号との相関関数は第4図の点線で示した如く
なり、そのピーク値は前記同期ワードに誤りがない場合
に比べて低いが、出るタイミングは同一となるので、こ
の点線で示した相関関数を用いても、同期をとることが
可能である。そこで、上記同期判定回路3の基準電圧V
Fは第4図に示す如く前記点線で示した微小な誤りがあ
る同期ワードの相関ピーク値が検出できるような値に設
定しである。このため、同期判定回路3は相関器1から
出力されるピークの相関値が同期ワードに誤りがないも
のに比べて多少低い場合においても、同期ワードを検出
して同期がとれたと判定し、これに対応する判定信号を
同期タイミング発生回路4に出力する。By the way, if an error occurs in the synchronization word part of the serial code string input to the correlator 1 on the transmission path 11, the synchronization word with a slight error and the M-sequence code output from the M-sequence code generator 2 The correlation function shown by the dotted line in FIG. It is possible to achieve synchronization even when using Therefore, the reference voltage V of the synchronization determination circuit 3
As shown in FIG. 4, F is set to a value that allows detection of the correlation peak value of the synchronization word with a slight error as shown by the dotted line. Therefore, even if the peak correlation value output from the correlator 1 is somewhat lower than that of a case where there is no error in the synchronization word, the synchronization determination circuit 3 detects the synchronization word and determines that synchronization has been achieved. A determination signal corresponding to the synchronization timing generation circuit 4 is output to the synchronization timing generation circuit 4.
本実施例によれば、M系列符号の同期ワードに若干の誤
りが生じた場合でも、M系列符号発生器2から発生され
るM系列符号と前記同期ワードがほぼ一致した時点で、
相関器1から第4図の点線で示すようなピーク電圧が出
力されるなめ、これを同期判定回路3にて同期がとれた
と判定することができる。このため、ビット誤りの多い
伝送路を介して通信を行う場合に同期ワードに若干の誤
りが生じてもフレーム同期及びビット同期をとることが
でき、受信不能状態を回避することができる。従って、
同期ワード以外の情報ワードに対する誤り訂正符号を使
用した場合にも、同期ワードの若干の誤りによる受信不
能を回避して、前記誤り訂正符号の効果を発揮させるこ
とができる。According to this embodiment, even if a slight error occurs in the synchronization word of the M-sequence code, as soon as the M-sequence code generated from the M-sequence code generator 2 and the synchronization word almost match,
Since the correlator 1 outputs a peak voltage as shown by the dotted line in FIG. 4, the synchronization determination circuit 3 can determine that synchronization has been achieved. Therefore, when communicating through a transmission path with many bit errors, frame synchronization and bit synchronization can be achieved even if a slight error occurs in the synchronization word, and a reception failure state can be avoided. Therefore,
Even when an error correction code is used for information words other than the synchronization word, it is possible to avoid reception failure due to slight errors in the synchronization word, and to utilize the effect of the error correction code.
第5図は本発明の同期装置の他の実施例を示した図であ
る。本例では第1図に示した相関器1とM系列符号発生
器2との機能を合せ持った整合フィルタ12を用いて、
装置の部品点数を少なく構成しているが、他の効果は前
実施例と同様である。FIG. 5 is a diagram showing another embodiment of the synchronization device of the present invention. In this example, a matched filter 12 having the functions of the correlator 1 and the M-sequence code generator 2 shown in FIG. 1 is used.
Although the number of parts of the device is reduced, other effects are the same as in the previous embodiment.
以上記述した如く本発明の同期装置によれば、同期ワー
ドに若干の誤りが生じてもフレーム同期及びビット同期
のとることができる。As described above, according to the synchronization device of the present invention, frame synchronization and bit synchronization can be achieved even if a slight error occurs in the synchronization word.
第1図は本発明の同期装置を備えた情報受信装置の一実
施例を示したブロック図、第2図は本発明の同期装置を
備えた情報送信装置の一実施例を示したブロック図、第
3図は第2図に示した送信装置から送られてくる直列符
号列の一例を示した図、第4図は第1図に示した相関器
から出力される相関値電圧特性(相関関数に同じ)例を
示した図、第5図は本発明の同期装置の他の実施例を示
した図である。
1・・・相関器
2.7・・・M系列符号発生器
3・・・同期判定回路
4・・・同期タイミング発生回路
5・・・サンプリング回路
6・・・符号発生器
9・・・切替制御部
8・・・スイッチ回路
12・・・整合フィルタFIG. 1 is a block diagram showing an embodiment of an information receiving device equipped with a synchronization device according to the present invention, and FIG. 2 is a block diagram showing an embodiment of an information transmitting device equipped with a synchronization device according to the present invention. 3 is a diagram showing an example of a serial code string sent from the transmitter shown in FIG. 2, and FIG. 4 is a diagram showing the correlation value voltage characteristics (correlation function FIG. 5 is a diagram showing another embodiment of the synchronization device of the present invention. 1... Correlator 2.7... M-sequence code generator 3... Synchronization determination circuit 4... Synchronization timing generation circuit 5... Sampling circuit 6... Code generator 9... Switching Control unit 8...Switch circuit 12...Matched filter
Claims (2)
信し、受信した直列符号列から前記同期ワードを検出す
ることによって、受信した直列符号列の同期をとる同期
装置において、前記同期ワードを構成する最長系列符号
と同一の最長系列符号を発生する符号発生手段と、前記
受信された同期ワードと前記符号発生手段により発生さ
れた最長系列符号との相関をとる相関算出手段と、この
相関算出手段により算出される前記同期ワードと最長系
列符号の相関値が別途設定された基準値を越えた場合に
受信した直列符号列の同期がとれたと判定する判定手段
と、この判定手段によって前記受信直列符号列の同期が
とれたと判定された時点に基づいて前記受信した直列符
号列をサンプリングするサンプリング手段とを具備した
ことを特徴とする同期装置。(1) A synchronization device that synchronizes the received serial code string by receiving a serial code string with the longest sequence code as the synchronization word and detecting the synchronization word from the received serial code string. code generating means for generating the same longest sequence code as the constituent longest sequence codes; correlation calculating means for correlating the received synchronization word with the longest sequence code generated by the code generating means; and correlation calculation means. determining means for determining that the received serial code string is synchronized when the correlation value between the synchronization word and the longest sequence code calculated by the means exceeds a separately set reference value; 1. A synchronization device comprising: sampling means for sampling the received serial code string based on a time point when it is determined that the code string is synchronized.
系列符号を発生する符号発生手段と、受信された同期ワ
ードと前記符号発生手段により発生された最長系列符号
との相関を取る相関算出手段とが有する両機能を合せ持
った整合フィルタを用いたことを特徴とする請求項(1
)記載の同期装置。(2) Code generation means for generating the same longest sequence code as the longest sequence code constituting the synchronization word, and correlation calculation means for correlating the received synchronization word with the longest sequence code generated by the code generation means. Claim (1) characterized in that a matched filter having both functions of
) synchronization device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327285A JPH03188726A (en) | 1989-12-19 | 1989-12-19 | Synchronous device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327285A JPH03188726A (en) | 1989-12-19 | 1989-12-19 | Synchronous device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03188726A true JPH03188726A (en) | 1991-08-16 |
Family
ID=18197418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327285A Pending JPH03188726A (en) | 1989-12-19 | 1989-12-19 | Synchronous device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03188726A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55500444A (en) * | 1978-06-09 | 1980-07-24 | ||
| JPS6016041A (en) * | 1983-07-06 | 1985-01-26 | Mitsubishi Electric Corp | Frame synchronization verification circuit |
| JPS60223081A (en) * | 1985-04-03 | 1985-11-07 | Hitachi Ltd | Synchronizing signal detector |
| JPS61158231A (en) * | 1984-12-28 | 1986-07-17 | Japan Radio Co Ltd | Frame synchronizing method |
| JPS6272241A (en) * | 1985-09-25 | 1987-04-02 | Mitsubishi Electric Corp | frame synchronizer |
-
1989
- 1989-12-19 JP JP1327285A patent/JPH03188726A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55500444A (en) * | 1978-06-09 | 1980-07-24 | ||
| JPS6016041A (en) * | 1983-07-06 | 1985-01-26 | Mitsubishi Electric Corp | Frame synchronization verification circuit |
| JPS61158231A (en) * | 1984-12-28 | 1986-07-17 | Japan Radio Co Ltd | Frame synchronizing method |
| JPS60223081A (en) * | 1985-04-03 | 1985-11-07 | Hitachi Ltd | Synchronizing signal detector |
| JPS6272241A (en) * | 1985-09-25 | 1987-04-02 | Mitsubishi Electric Corp | frame synchronizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2156035C2 (en) | Method for synchronization of data transmission in duplex transmission line | |
| RU98100294A (en) | SYNCHRONIZATION OF DATA TRANSFER IN A BILATERAL COMMUNICATION LINE | |
| KR100322426B1 (en) | Synchronizing signal detecting device | |
| JP2723818B2 (en) | Burst signal receiver | |
| JPH03188726A (en) | Synchronous device | |
| KR100194849B1 (en) | Method and apparatus for forming error detection code | |
| JP3048504B2 (en) | Signal detection circuit and frame synchronization circuit | |
| JPS5912644A (en) | Synchronizing system of spread spectrum communication device | |
| JP2512004B2 (en) | Bit error rate measuring device | |
| US7116738B1 (en) | Data synchronization apparatus and method | |
| JPS5912654A (en) | Synchronism circuit of error correcting decoder | |
| KR950010919B1 (en) | Synchronization acquisition device and method thereof using shift and add of code | |
| JP2762855B2 (en) | Frame synchronization protection circuit | |
| RU2025050C1 (en) | Receiver of majority-packed signals with check for parity | |
| JP2747994B2 (en) | Pseudo random signal synchronization circuit | |
| KR100580862B1 (en) | Time Demultiplex Circuit and Method for High Speed Packet Data Considering Packet Synchronization | |
| KR950001927B1 (en) | Circuit for detecting digital data synchronous signal | |
| KR0153622B1 (en) | 2-phase code decoding device | |
| JPH04323928A (en) | Frame synchronizing device | |
| JPH08163182A (en) | Serial communication system and serial communication device | |
| JPS63226147A (en) | Block synchronizing system | |
| JPH0258943A (en) | Synchronizing circuit | |
| JPH11154941A (en) | Communication equipment, communication system and communication method | |
| JPS63142730A (en) | Code detection circuit for burst synchronism | |
| JPS6410974B2 (en) |