JPH031888B2 - - Google Patents
Info
- Publication number
- JPH031888B2 JPH031888B2 JP10415683A JP10415683A JPH031888B2 JP H031888 B2 JPH031888 B2 JP H031888B2 JP 10415683 A JP10415683 A JP 10415683A JP 10415683 A JP10415683 A JP 10415683A JP H031888 B2 JPH031888 B2 JP H031888B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- relay
- power supply
- delay timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 230000005856 abnormality Effects 0.000 claims description 21
- 230000005611 electricity Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電力系統に発生する故障を電気量の変
化により検出する変化量検出継電装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a change detection relay device that detects a failure occurring in a power system based on a change in the amount of electricity.
電力系統によつては、系統故障を検出するため
に、過電流継電器に代つて電気量の変化幅を検出
する変化幅検出電流継電器（以下△Ｉリレーと称
する）を設置し、この△Ｉリレーの検出結果によ
り種々の判定をすることがある。
In some electric power systems, in order to detect system failures, a change range detection current relay (hereinafter referred to as △I relay) that detects the change range of electrical quantity is installed in place of an overcurrent relay, and this △I relay Various judgments may be made depending on the detection results.
その理由は、例えば系統に流れている大きな潮
流と、系統に地絡や短絡故障が発生した場合の故
障電流との大きさの差が極めて小さいことがあ
り、単に電流の大きさのみに応動する過電流継電
器を用いても、この大電流が故障によるものか否
かを区別することができない場合があるからであ
る。△Ｉリレーは前述のように電流が変化した時
に動作するものであるため、系統故障が発生して
から一定時限後にしや断器に引外し指令を与える
ようにする装置に使用する場合には、△Ｉリレー
の動作出力を何らかの方法で引延ばす必要があ
る。 The reason for this is that, for example, the difference in magnitude between a large power current flowing through the grid and the fault current when a ground fault or short circuit fault occurs in the grid is extremely small, and the system responds only to the magnitude of the current. This is because even if an overcurrent relay is used, it may not be possible to distinguish whether this large current is due to a failure or not. As mentioned above, the △I relay operates when the current changes, so when using it in a device that gives a tripping command to the circuit breaker after a certain period of time after a system failure occurs, , it is necessary to extend the operating output of the ΔI relay in some way.
この引延ばし方法について説明する。第１図に
おいて、△Ｉリレー１の出力２はノツト回路３を
介して、オンデイレイタイマ４に導入される。オ
ンデイレイタイマ４の出力はノツト回路５より反
転され出力６が得られる。その動作は第２図のタ
イムチヤートに示すようになり、引延ばし後の出
力６は△Ｉリレー１の出力２を時限T1引延ばし
たものとして得られる。なお第１図では、引延ば
しを行なうためのタイマとしてオンデイレイタイ
マ４を使用し、その前後にノツト回路３，５を接
続し、全体の機能としてオフデイレイタイマとす
るものについて説明したが、このようにオフデイ
レイタイマは通常その時限に着目すると、オンデ
イレイタイマ４により構成されていることが多
い。特に第３図に示すような△Ｉリレー１のくり
かえし動作に対して、引延ばし時限T1内に出力
される最後の出力（第３図では２回目として示し
た出力）を時限T1だけ引延ばす必要がある場合
には、オンデイレイタイマ４を用いて、その前後
にノツト回路３，５を接続し、全体の機能として
オフデイレイタイマとしたものが良く使用され
る。 This stretching method will be explained. In FIG. 1, the output 2 of the ΔI relay 1 is introduced to an on-delay timer 4 via a knot circuit 3. The output of the on-delay timer 4 is inverted by the NOT circuit 5 and an output 6 is obtained. The operation is as shown in the time chart of FIG. 2, and the extended output 6 is obtained by extending the output 2 of the ΔI relay 1 by a time period T1 . In Fig. 1, the on-delay timer 4 is used as a timer for stretching, and the knot circuits 3 and 5 are connected before and after it, and the overall function is an off-delay timer. When focusing on the time limit of the off-delay timer, it is often composed of an on-delay timer 4. In particular, for the repeated operation of the △I relay 1 as shown in Figure 3, the last output (the output shown as the second output in Figure 3 ) that is output within the extended time period T1 is pulled by the time period T1 . If it is necessary to extend the time, an on-delay timer 4 is often used, with knot circuits 3 and 5 connected before and after it, so that the entire function functions as an off-delay timer.
このような回路構成では、タイマ入力に着目す
ると、系統に故障がなく、△Ｉリレー出力２が論
理値「０」の場合、タイマ入力は論理値「１」と
なつている。しかし、オンデイレイタイマ４の制
御電源が投入または瞬断された場合には、タイマ
出力が「０」から「１」に立上る。リレー出力２
が「０」であるにもかかわらず、タイマ入力が
「０」から「１」になるため、出力６が「１」か
ら「０」になり、系統に故障が発生した時と同じ
出力が生じる。このような不要な出力により、誤
まつてしや断器引外しを行なうことになる。 In such a circuit configuration, focusing on the timer input, if there is no failure in the system and the ΔI relay output 2 has a logic value of "0", the timer input has a logic value of "1". However, when the control power of the on-delay timer 4 is turned on or momentarily cut off, the timer output rises from "0" to "1". Relay output 2
Even though is "0", the timer input changes from "0" to "1", so output 6 changes from "1" to "0", resulting in the same output as when a fault occurs in the grid. . Such unnecessary outputs may cause erroneous tripping or tripping of the disconnector.
この対策として、第４図に示すような装置が考
えられている。第４図において、制御電源の異常
検出回路７の出力８は電源正常時に「１」、異常
検出時に「０」となる。この出力８を時限T2を
もつオンデイレイタイマ９を介して、この出力１
０をアンド回路１１に導入する。アンド回路１１
のもう一方の入力には、△Ｉリレー出力２の引延
ばし後の出力６が接続されている。なおオンデイ
レイタイマ４の時限T1とオンデイレイタイマ９
の時限T2とはT1＜T2となるように設定されてい
る。このような装置における電源瞬断時の動作
を、第５図に示すタイムチヤートにより説明す
る。制御電源のレベルが低下して異常検出レベル
以下となつている期間では、電源異常検出回路７
の出力８は「０」となつている。そして、オンデ
イレイタイマ９の出力１０は電源異常検出回路７
の出力８が「０」となつている期間及び「０」か
ら「１」に変化した後のT2時限は「０」のまま
である。一方、系統に故障がなく△Ｉリレー出力
２が「０」のままでも、オンデイレイタイマ４の
制御電源のレベルが低下したことにより、オンデ
イレイタイマ４の出力は「０」となり、電源が正
常に復帰した後、時限T1だけ遅れて「１」とな
る。すなわち、見かけ上、系統に故障が発生した
場合と同じ動作をすることになる。ここでオンデ
イレイタイマ４による引延ばし後の出力６は電源
が正常に復帰してからT1時限経過するまで「１」
であるが、アンド回路１１でオンデイレイタイマ
９の出力１０が「０」を継続している間に、引延
ばし後の出力６が「０」となる。従つて、最終的
な出力１２は「０」のままとなり、不要な出力が
生じることが防止される。また電源投入時も同様
の動作により、出力１２には不要な出力が生じ
る。ことはない。このように第４図に示す装置で
は、電源投入時、瞬断時の不要出力が防止でき
る。 As a countermeasure to this problem, a device as shown in FIG. 4 has been considered. In FIG. 4, the output 8 of the control power supply abnormality detection circuit 7 becomes "1" when the power supply is normal, and becomes "0" when an abnormality is detected. This output 8 is passed through an on-delay timer 9 having a time limit of T2 .
0 is introduced into the AND circuit 11. AND circuit 11
The output 6 of the ΔI relay output 2 after being expanded is connected to the other input of the ΔI relay. Note that the time limit T1 of on-day delay timer 4 and on-day delay timer 9
The time limit T2 is set so that T1 < T2 . The operation of such a device when the power supply is momentarily cut off will be explained with reference to a time chart shown in FIG. During the period when the level of the control power supply decreases and becomes below the abnormality detection level, the power supply abnormality detection circuit 7
The output 8 of is "0". The output 10 of the on-delay timer 9 is output from the power supply abnormality detection circuit 7.
During the period when the output 8 of is "0" and after changing from "0" to "1", the T2 time period remains "0". On the other hand, even if there is no fault in the grid and △I relay output 2 remains "0", the level of the control power supply of on-delay timer 4 has decreased, so the output of on-delay timer 4 becomes "0" and the power supply is normal. After returning to , it becomes "1" with a delay of time T 1 . In other words, the system apparently operates in the same way as if a failure had occurred in the system. Here, the output 6 after being extended by the on-delay timer 4 remains "1" until the time period T1 elapses after the power is restored to normal.
However, while the output 10 of the on-delay timer 9 continues to be "0" in the AND circuit 11, the extended output 6 becomes "0". Therefore, the final output 12 remains at "0", and unnecessary output is prevented from occurring. Further, when the power is turned on, an unnecessary output is generated at the output 12 due to a similar operation. Never. In this way, the device shown in FIG. 4 can prevent unnecessary outputs when the power is turned on or momentarily interrupted.
しかし、時限がT1が長い場合には、前述のT1
＜T2の関係を満たす必要から、当然時限T2によ
るロツク時間も長くしなければならず、電源投入
や瞬断の直後の系統条件によつて、動作すべき時
にもロツクされた状態となり、△Ｉリレー１本来
の機能が著しく制限されてしまうという欠点があ
つた。 However, if the time period T 1 is long, the above T 1
Since it is necessary to satisfy the relationship <T 2 , the lock time due to the time limit T 2 must also be lengthened, and depending on the system conditions immediately after power-on or instantaneous power outage, the system may be in a locked state even when it should be operating. A drawback was that the original function of the ΔI relay 1 was severely limited.
本発明は上記欠点を除去するためになされたも
ので、制御電源の投入、瞬断等による誤動作を防
止し、かつこの投入、瞬断等の直後においても、
系統故障に応動し得る信頼度の高い変化量検出継
電装置を提供することを目的とする。
The present invention has been made to eliminate the above-mentioned drawbacks, and it prevents malfunctions caused by turning on the control power or momentary power interruption, etc., and even immediately after turning on the control power or momentary interruption, etc.
It is an object of the present invention to provide a highly reliable change detection relay device that can respond to system failures.
本発明では上記目的を達成するために、継電器
により電力系統の電気量の変化を検出し、電源異
常検出回路により制御電源電圧が所定レベル以下
であるか否かを検出し、継電器の動作時の出力を
記憶回路のセツト入力とし、また継電器の動作終
了によりオンデイレイタイマを起動しオンデイレ
イタイマ２のタイムアツプあるいは、制御電源電
圧が所定レベル以下となることにより前記記憶回
路をリセツトするようにしている。
In order to achieve the above object, the present invention uses a relay to detect changes in the amount of electricity in the power system, and a power supply abnormality detection circuit to detect whether the control power supply voltage is below a predetermined level. The output is used as a set input for the memory circuit, and the on-delay timer is started when the relay operation ends, and the memory circuit is reset when the on-delay timer 2 times up or the control power supply voltage falls below a predetermined level. .
本発明の一実施例を第６図及び第７図を参照し
て説明する。
An embodiment of the present invention will be described with reference to FIGS. 6 and 7.
第６図において、１は電力系統の電気量の変化
に応動する継電器としての△Ｉリレーである。２
は△Ｉリレー出力であり、記憶回路（以下フリツ
プフロツプという）１３のセツト入力端子に入力
される。１４はノツト回路であり、△Ｉリレー出
力２を反転させる。１５はアンド回路であり、ノ
ツト回路１４の出力と、フリツプフロツプ１３の
Ｑ端子出力１６とを入力してその論理積を出力す
る。４はオンデイレイタイマであり、アンド回路
１５の出力を時限T1遅延させる。７は電源異常
検出回路であり、常時は論理値「１」を、また制
御電源電圧が異常検出レベル以下となつたときに
「０」を出力する。８は電源異常検出回路７の出
力である。１９はノツト回路であり、電源異常検
出回路出力８を反転させる。２０はオア回路であ
り、ノツト回路１９の出力とオンデイレイタイマ
４の出力とを入力して、その論理和を出力２１と
してフリツプフロツプ１３のリセツト入力端子に
与える。１７はアンド回路でありフリツプフロツ
プ１３のＱ端子出力１６と、電源異常検出回路出
力８とを入力し、その論理積をしや断器のトリツ
プ指令１８として出力する。 In FIG. 6, reference numeral 1 denotes a ΔI relay as a relay that responds to changes in the amount of electricity in the power system. 2
is the ΔI relay output, which is input to the set input terminal of the memory circuit (hereinafter referred to as flip-flop) 13. 14 is a knot circuit which inverts the ΔI relay output 2. 15 is an AND circuit which inputs the output of the NOT circuit 14 and the Q terminal output 16 of the flip-flop 13 and outputs the logical product thereof. 4 is an on-delay timer, which delays the output of the AND circuit 15 by a time period T1 . Reference numeral 7 denotes a power supply abnormality detection circuit, which normally outputs a logical value of "1" and outputs "0" when the control power supply voltage falls below the abnormality detection level. 8 is the output of the power supply abnormality detection circuit 7. Reference numeral 19 denotes a knot circuit, which inverts the power supply abnormality detection circuit output 8. 20 is an OR circuit which inputs the output of the NOT circuit 19 and the output of the on-delay timer 4, and applies the logical sum thereof as an output 21 to the reset input terminal of the flip-flop 13. 17 is an AND circuit which inputs the Q terminal output 16 of the flip-flop 13 and the power supply abnormality detection circuit output 8, and outputs the logical product thereof as a trip command 18 for the breaker.
次に本実施例の作用を第７図を参照して説明す
る。 Next, the operation of this embodiment will be explained with reference to FIG.
第７図ａに示すように、制御電源が正常である
ときに、系統に故障が発生して引延し時限T1内
にくりかえして電流変化が生じた場合には、１回
目の△Ｉリレー１の動作により、△Ｉリレー出力
２が「１」となつてフリツプフロツプ１３はセツ
トされ、その出力１６が「１」となる。次に△Ｉ
リレー出力２が「０」となつた時に、アンド回路
１５の入力がともに「１」となつて出力が「１」
となり、オンデイレイタイマ４がカウント開始す
る。しかし、タイムアツプ（時限T1経過）前に
２回目に△Ｉリレー１の動作により△Ｉリレー出
力２が「１」となつて、アンド回路１５のアンド
条件は成立しなくなり、オンデイレイタイマ４は
カウントを中止する。このオンデイレイタイマ４
を、△Ｉリレー出力２のパルス幅内で途中までカ
ウントしていた状態から、初期状態に復帰できる
ようなものにしておくことにより、２回目の△Ｉ
リレー出力が「０」となつた時から時限T1経過
後にその出力が「１」となる。この時、ノツト回
路１９の出力は「０」であるが、オンデイレイタ
イマ４の出力が「１」となることにより、オア回
路２０の出力２１が「１」となり、フリツプフロ
ツプ１３はリセツトされる。そこでアンド回路１
７の出力１８は「１」から「０」となり、トリツ
プ指令として出力される。 As shown in Figure 7a, if a failure occurs in the system and the current changes repeatedly within the extended time period T1 when the control power supply is normal, the first △I relay 1, the ΔI relay output 2 becomes "1", the flip-flop 13 is set, and its output 16 becomes "1". Next △I
When relay output 2 becomes "0", both inputs of AND circuit 15 become "1" and the output becomes "1".
Then, the on-delay timer 4 starts counting. However, before the time-up (time limit T 1 elapses), the △I relay output 2 becomes "1" due to the second operation of the △I relay 1, and the AND condition of the AND circuit 15 no longer holds, and the on-delay timer 4 Stop counting. This on-day delay timer 4
By making it possible to return to the initial state from the state in which it was counting halfway within the pulse width of △I relay output 2, the second △I
After the time limit T1 has elapsed since the relay output became "0", the output becomes "1". At this time, the output of the NOT circuit 19 is "0", but as the output of the on-delay timer 4 becomes "1", the output 21 of the OR circuit 20 becomes "1", and the flip-flop 13 is reset. So AND circuit 1
The output 18 of 7 changes from "1" to "0" and is output as a trip command.
次に、第７図ｂに示すように、制御電源が瞬断
した場合には、制御電源電圧が異常検出レベル以
下となつた時、電源異常検出回路出力８が「０」
となり、オア回路２０の出力２１が「１」とな
り、フリツプフロツプ１３はリセツトされる。フ
リツプフロツプ１３がリセツトされて、その出力
１６が「０」となるから、アンド回路１５のアン
ド条件は成立せず、オンデイレイタイマ４は起動
されない。すなわち、トリツプ指令１８も出力さ
れない。さらに、制御電源電圧が異常検出レベル
以上となり、制御電源が回復した後、系統に故障
が発生した場合には、第７図ａで示したような動
作によりトリツプ指令１８が出力される。 Next, as shown in FIG. 7b, in the case of a momentary interruption of the control power supply, when the control power supply voltage becomes below the abnormality detection level, the power supply abnormality detection circuit output 8 becomes "0".
Therefore, the output 21 of the OR circuit 20 becomes "1", and the flip-flop 13 is reset. Since the flip-flop 13 is reset and its output 16 becomes "0", the AND condition of the AND circuit 15 is not satisfied and the on-delay timer 4 is not activated. That is, the trip command 18 is also not output. Further, if the control power supply voltage exceeds the abnormality detection level and a failure occurs in the system after the control power supply is restored, a trip command 18 is output by the operation shown in FIG. 7a.
また、制御電源の投入時にも同様にトリツプ指
令は出力されない。 Similarly, no trip command is output when the control power is turned on.
従つて、第４図に示した従来の装置では、制御
電源が瞬断、投入されると時限T1より長い時限
T2の期間、トリツプ指令をロツクしていたが、
本実施令では制御電源圧が異常検出レベル以下の
期間のみトリツプ指令１８を出力しないようにし
ており、瞬断、投入の直後に系統事故が発生した
場合にも、トリツプ指令１８を出力できる。 Therefore, in the conventional device shown in FIG .
The trip command was locked during T 2 , but
In this implementation order, the trip command 18 is not output only during the period when the control power supply voltage is below the abnormality detection level, and the trip command 18 can be output even if a system fault occurs immediately after a momentary power cut or power on.
本実施例によれば、制御電源の瞬断、投入等に
より誤まつてトリツプ指令１８が出力されること
はなく、瞬断、投入等の直後に、系統故障が発生
したときにもトリツプ指令１８を出力して、しや
断器引外しを行なうことができる。 According to this embodiment, the trip command 18 will not be output by mistake due to a momentary power cut or turn on, etc., and even if a system failure occurs immediately after a momentary power cut or turn on, the trip command 18 will not be output. can be output to trip the breaker.
なお第６図においては、制御電源の瞬断、投入
時には、電源異常検出回路７の出力８が「０」と
なることにより、フリツプフロツプ１３の出力１
６をロツクするようにしているが、これは制御電
源の立下り、立上り時にフリツプフロツプ１３の
リセツト信号であるオア回路２１の出力と、フリ
ツプフロツプ１３自身との協調がとれていない場
合に、過渡的に出力１６が「１」となつても、ト
リツプ指令を出さないようにしている。従つてフ
リツプフロツプ１３での協調がとれていれば、こ
のようにしなくても良い。 In FIG. 6, when the control power supply is momentarily cut off or turned on, the output 8 of the power supply abnormality detection circuit 7 becomes "0", so that the output 1 of the flip-flop 13 becomes "0".
6, but this is because the output of the OR circuit 21, which is the reset signal for the flip-flop 13, is not coordinated with the flip-flop 13 itself when the control power supply falls or rises. Even if the output 16 becomes "1", a trip command is not issued. Therefore, if the flip-flops 13 are coordinated, this need not be done.
次に本発明の他の一実施例について、第８図を
参照して説明する。 Next, another embodiment of the present invention will be described with reference to FIG.
第８図において、２２はオンデイレイタイマで
あり、電源異常検出回路出力８を時限T3遅延さ
せた出力２３を、ノツト回路１９及びアンド回路
１７に与える。 In FIG. 8, 22 is an on-delay timer, which supplies an output 23 obtained by delaying the power supply abnormality detection circuit output 8 by a time period T 3 to the NOT circuit 19 and the AND circuit 17.
制御電源が異常状態から正常状態になつた時、
電源異常検出回路出力８は「０」から「１」とな
るが、オンデイレイタイマ２２の出力２３は時限
T3だけ遅れて「０」から「１」となる。この遅
れ時間分だけフリツプフロツプ１３をリセツトし
続けるのでフリツプフロツプ１３の出力１６は
「０」のままである。 When the control power goes from an abnormal state to a normal state,
The power supply abnormality detection circuit output 8 changes from "0" to "1", but the output 23 of the on-delay timer 22 is timed.
It changes from "0" to "1" with a delay of T3 . Since the flip-flop 13 continues to be reset for this delay time, the output 16 of the flip-flop 13 remains at "0".
従つて本実施例によれば、制御電源が正常状態
に立上つた後も過渡的に△Ｉリレー１自身が誤出
力を生じるような場合にも、誤まつてトリツプ指
令１８を出力することはない。また、この時限
T3は△Ｉリレー１の誤出力が生じる期間で良い
ので、従来の装置の時限T2よりも、はるかに短
い時限で良い。 Therefore, according to the present embodiment, even if the △I relay 1 itself temporarily generates an erroneous output even after the control power source has started up to a normal state, it is possible to prevent the trip command 18 from being erroneously output. do not have. Also, this time limit
Since T 3 only needs to be a period during which an erroneous output from the ΔI relay 1 occurs, it can be much shorter than the time limit T 2 of the conventional device.
なお、以上の説明では、電気量の変化に応動す
る継電器を変化幅検出電流継電器（△Ｉリレー）
としたが、他の検出対象である電圧、電力、周波
数等の変化に応動する継電器を用いても良い。 In the above explanation, the relay that responds to changes in the amount of electricity is referred to as a change width detection current relay (△I relay).
However, a relay that responds to changes in other detection targets such as voltage, power, frequency, etc. may also be used.
本発明によれば以上説明したように、制御電源
の投入、瞬断等による誤動作を防止し、かつこの
投入、瞬断等の直後においても、系統故障に応動
し得る信頼度の高い変化量検出継電装置を提供す
ることができる。
According to the present invention, as explained above, it is possible to prevent malfunctions caused by turning on the control power, instantaneous power outage, etc., and detect highly reliable changes that can respond to system failures even immediately after turning on, instantaneous power outage, etc. A relay device can be provided.
第１図は従来装置の一例を示す構成図、第２図
及び第３図は第１図に示す装置の動作を示すタイ
ムチヤート、第４図は従来装置の他の一例を示す
構成図、第５図は第４図に示す装置の動作を示す
タイムチヤート、第６図は本発明の一実施例を示
す構成図、第７図は第６図に示す装置の動作を示
すタイムチヤート、第８図は本発明の他の一実施
例を示す構成図である。
１……継電器（△Ｉリレー）、４……オンデイ
レイタイマ、７……電源異常検出回路、１３……
フリツプフロツプ、１５……アンド回路、２０…
…オア回路。
FIG. 1 is a block diagram showing an example of a conventional device, FIGS. 2 and 3 are time charts showing the operation of the device shown in FIG. 1, and FIG. 4 is a block diagram showing another example of the conventional device. 5 is a time chart showing the operation of the device shown in FIG. 4, FIG. 6 is a configuration diagram showing an embodiment of the present invention, FIG. 7 is a time chart showing the operation of the device shown in FIG. 6, and FIG. The figure is a configuration diagram showing another embodiment of the present invention. 1... Relay (△I relay), 4... On-delay timer, 7... Power supply abnormality detection circuit, 13...
Flip-flop, 15...AND circuit, 20...
...OR circuit.
Claims (1)
と、制御電源電圧が所定レベル以下であるか否か
を検出する電源異常検出回路と、前記継電器の出
力を入力してその動作時にセツトされる記憶回路
と、前記継電器の出力を反転した信号及び前記記
憶回路の出力を入力してその論理積を出力するア
ンド回路と、このアンド回路の出力を設定時限遅
延させて出力するタイマと、前記電源異常検出回
路の出力を反転した信号及び前記タイマの出力を
入力として、その論理和を前記記憶回路のリセツ
ト信号として与えるオア回路とを具備することを
特徴とする変化量検出継電装置。1. A relay that responds to changes in the amount of electricity in the power system, a power supply abnormality detection circuit that detects whether the control power supply voltage is below a predetermined level, and a memory that inputs the output of the relay and is set during its operation. a circuit, an AND circuit that inputs a signal obtained by inverting the output of the relay and the output of the memory circuit and outputs the logical product thereof, a timer that outputs the output of the AND circuit after a set time delay, and the power supply abnormality. 1. A change detection relay device comprising: an OR circuit which receives as input a signal obtained by inverting the output of the detection circuit and the output of the timer, and provides the logical sum thereof as a reset signal for the storage circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10415683A JPS59230419A (en) | 1983-06-13 | 1983-06-13 | Variation amount detecting and relaying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10415683A JPS59230419A (en) | 1983-06-13 | 1983-06-13 | Variation amount detecting and relaying device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59230419A JPS59230419A (en) | 1984-12-25 |
| JPH031888B2 true JPH031888B2 (en) | 1991-01-11 |
Family
ID=14373196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10415683A Granted JPS59230419A (en) | 1983-06-13 | 1983-06-13 | Variation amount detecting and relaying device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59230419A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636649B2 (en) * | 1985-02-27 | 1994-05-11 | 株式会社東芝 | Variable width overcurrent relay |
-
1983
- 1983-06-13 JP JP10415683A patent/JPS59230419A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59230419A (en) | 1984-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419015A2 (en) | Power supply system | |
| EP0097321B1 (en) | Protective relay with second harmonic suppression | |
| CA1309136C (en) | Short-circuit protective circuit for uninterruptible power supply equipment | |
| JPH031888B2 (en) | ||
| US5157575A (en) | Circuit breaker failure relay system for power transmission line systems | |
| US4439803A (en) | Power interruption device | |
| JPS5949775B2 (en) | Stabilizer for power transmission system | |
| SU1341694A1 (en) | Device for protecting against voltage step-down | |
| EP0087700A1 (en) | System for detecting a predetermined phase relation between two input electrical quantities detected from an electric power system | |
| JPH1189080A (en) | Protective relay | |
| RU2811677C2 (en) | Electric protection systems and methods | |
| SU712965A1 (en) | Redudndancy automatic change-over switch | |
| JP2004274840A (en) | Power line protection relay | |
| JPS5944852B2 (en) | power supply | |
| JPH1169608A (en) | Digital protective relay | |
| JP3788883B2 (en) | Motion detection system | |
| JPH0216094B2 (en) | ||
| JP3940492B2 (en) | Digital type protective relay | |
| JPH0122367Y2 (en) | ||
| AU4539793A (en) | Trip energy monitor | |
| SU1728855A1 (en) | Secondary power supply system | |
| JPH04325823A (en) | Earth fault detection device | |
| JPH0714247B2 (en) | Protective relay | |
| JPH06284573A (en) | Power breaking controller | |
| JPH02184218A (en) | Continuous monitoring circuit |